CN109103184B - 双向高维持电流esd防护器件 - Google Patents

双向高维持电流esd防护器件 Download PDF

Info

Publication number
CN109103184B
CN109103184B CN201810972685.4A CN201810972685A CN109103184B CN 109103184 B CN109103184 B CN 109103184B CN 201810972685 A CN201810972685 A CN 201810972685A CN 109103184 B CN109103184 B CN 109103184B
Authority
CN
China
Prior art keywords
region
nwell
oxide layer
low trigger
gate oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810972685.4A
Other languages
English (en)
Other versions
CN109103184A (zh
Inventor
乔明
肖家木
齐钊
梁龙飞
何林蓉
梁旦业
张波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201810972685.4A priority Critical patent/CN109103184B/zh
Publication of CN109103184A publication Critical patent/CN109103184A/zh
Application granted granted Critical
Publication of CN109103184B publication Critical patent/CN109103184B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0646—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种双向高维持电流ESD防护器件，包括：P型衬底、第一NWELL区、第一N+接触区、第一P+接触区、第一隔离区、第一N型埋层；第二NWELL区、第二N+接触区、第二P+接触区、第二隔离区、第二N型埋层；第一N+接触区、第一P+接触区通过金属短接形成金属阳极；第二N+接触区、第二P+接触区通过金属短接形成金属阴极，本发明可以通过调整P+接触区下方的N型埋层浓度来调节维持电流，从而避免器件发生闩锁；N型埋层的存在能够改变电流分布，使器件IV曲线呈现出多次snapback的特性，提高器件在ESD脉冲电流下的鲁棒性。

Description

双向高维持电流ESD防护器件
技术领域
本发明属于电子科学与技术领域，主要涉及到集成电路片上静电泄放(ElectroStatic Discharge，简称为ESD)防护技术，具体的说是涉及一类同时具有低功耗，强抗闩锁(latch-up)能力的，用于高压集成电路的ESD防护器件。
背景技术
ESD即静电泄放，是自然界普遍存在的现象。ESD存在于人们日常生活的各个角落。而就是这样习以为常的电学现象对于精密的集成电路来讲却是致命的威胁。然而，对于已经完成封装的芯片来说，各个电源/输入/输出引脚就成为人体模型(HBM)，机器模型(MM)，人体金属模型(HMM)等脉冲电流的进入的通道。强的ESD脉冲不仅会造成芯片的硬失效，还会诱发由于ESD防护器件设计不当所带来的各种效应(如latch-up闩锁效应，soft leakage软失效等)。除此之外，在芯片的制造过程中，只有极少数的的ESD失效可以直接检测出来。大部分的ESD损伤并不会对芯片的性能产生明显影响从而通过标准测试，最终进入到客户手中。这类芯片在各种应用场合中“带病工作”，不断的威胁着其所在系统的可靠性。
对于高压集成电路而言，由于类闩锁效应(latch-up like)的存在，LDMOS结构(如图1所示)通常不能够直接用于ESD防护。而如通过一些方式将LDMOS的维持电压提升至VDD电压以上，以满足ESD防护器件的传统设计窗口。这样的高维持电压设计虽然能够消除latch-up现象，但同时也会提高器件开态时所承受的电压从而提高功率，再加上大电流下克尔克效应的影响，LDMOS本身的鲁棒性会大大降低。
为了使得LDMOS具有高的鲁棒性，多指状版图设计理论上能线性的提高ESD鲁棒性，但由于强snapback的原因在加上工艺误差等影响。每个指条可能不同时开启。因此更多的相关技术(如IEDM中提出的ESD栅极耦合技术)很好的解决了该问题。然而，在有强的ESD要求的高压应用芯片中，ESD器件的面积可能会很大，从而提高制造成本。因此ESD器件版图面积、避免latch-up以及强ESD鲁棒性三者构成了一个难以折中的矛盾关系。即：需要无闩锁工作则会降低鲁棒性，若需要提高无闩锁器件的ESD鲁棒性则需要增加面积。
为了解决此问题，研究结果表明，提高维持电流能够在一定程度上解决器件的类闩锁问题。若电源提供的的最大电流无法保证ESD器件的最低维持电流要求，闩锁效应将不会产生。这就为低维持电压无闩锁ESD防护器件的设计提供了一条新思路。本发明ESD防护器件突破了习惯用的高维持电压设计窗口，提出以高维持电流设计窗口进行器件设计。因此，该器件的维持电压比传统高维持电压的ESD防护器件低，泄放ESD脉冲时的功耗也随之降低，提高了器件的ESD鲁棒性。具体来说，本发明在传统双向SCR器件结构的基础上，通过一层高浓度N型埋层，实现了触发电压及维持电流可调、泄放功率低、鲁棒性高等特点。
发明内容
本发明要解决的问题是：实现ESD器件的准确及快速的触发(触发电压合适)，高的维持电流，低的ESD功耗，高的鲁棒性等特点。
为实现上述发明目的，本发明技术方案如下：
一种双向高维持电流ESD防护器件，包括：P型衬底00、位于P型衬底00上方左侧的第一NWELL区101、位于第一NWELL区101内部上方的第一N+接触区111、位于第一NWELL区101内部上方的第一P+接触区211、位于第一NWELL区101内部上方的第一隔离区011、位于第一NWELL区101内部第一N型埋层131；其中，第一P+接触区211位于第一N+接触区111右侧，第一隔离区011位于第一P+接触区211右侧，第一N型埋层131位于第一N+接触区111、第一P+接触区211、第一隔离区011下方且与第一N+接触区111、第一隔离区011相切；位于P型衬底上方右侧的第二NWELL区102、位于第二NWELL区102内部上方的第二N+接触区112、位于第二NWELL区102内部上方的第二P+接触区212、位于第二NWELL区102内部上方的第二隔离区012、位于第二NWELL区102内部第二N型埋层132；其中，第二P+接触区212位于第二N+接触区112左侧，第二隔离区012位于第二P+接触区212左侧，第二N型埋层132位于第二N+接触区112、第二P+接触区212、第二隔离区012下方且与第二N+接触区112、第二隔离区012相切；第一N+接触区111与第一P+接触区211通过金属短接形成金属阳极31；第二N+接触区、第二P+接触区通过金属短接形成金属阴极32；第一隔离区011为N+重掺杂区或STI区，第二隔离区012为N+重掺杂区或STI区。
作为优选方式，第一NWELL区101与第二NWELL区102中间设有PWELL区20，如图4所示。
作为优选方式，第一NWELL区101与PWELL区20之间设有第一低触发区021，且第一低触发区021一部分在第一NWELL区101内、一部分在PWELL区20内；第二NWELL区102与PWELL区20之间设有第二低触发区022，且第二低触发区022一部分在第二NWELL区102内、一部分在PWELL区20内，如图5所示。
作为优选方式，第一低触发区021的掺杂类型是P型，或N型；第二低触发区022的掺杂类型是P型，或N型。
作为优选方式，PWELL区20上表面设有栅氧化层030，且栅氧化层030左边与第一低触发区021相切、右边与第二低触发区022相切，栅氧化层030上设有多晶硅或金属栅极040，如图6所示。
作为优选方式，第一NWELL区101上表面设有第一栅氧化层031，且第一栅氧化层031左边与第一隔离区011相切、右边与第一低触发区021相切，第一栅氧化层031上设有第一多晶硅或金属栅极041；第二NWELL区102上表面设有第二栅氧化层032，且第二栅氧化层032左边与第二低触发区022相切、右边与第二隔离区012相切，第二栅氧化层032上设有第二多晶硅或金属栅极042，如图7所示。
作为优选方式，第一NWELL区101内部上表面设有第一NTOP层141；第二NWELL区102内部上表面设有第二NTOP层142；P型衬底上表面设有PTOP层24，如图8所示。
作为优选方式，第一NWELL区101与第二NWELL区102中间设有PWELL区20，PTOP层24位于PWELL区20内部上方，如图9所示。
作为优选方式，第一NWELL区101与PWELL区20之间设有第一低触发区021，且第一低触发区021一部分在第一NWELL区101内、一部分在PWELL区20内；第二NWELL区102与PWELL区20之间设有第二低触发区022，且第二低触发区022一部分在第二NWELL区102内、一部分在PWELL区20内，如图10所示。
作为优选方式，PWELL区20上表面设有栅氧化层030，且栅氧化层030左边与第一低触发区021相切、右边与第二低触发区022相切，栅氧化层030上设有多晶硅或金属栅极040，如图11所示。
作为优选方式，第一NWELL区101上表面设有第一栅氧化层031，且第一栅氧化层031左边与第一隔离区121相切、右边与第一低触发区021相切，第一栅氧化层031上设有第一多晶硅或金属栅极041；第二NWELL区102上表面设有第二栅氧化层032，且第二栅氧化层032左边与第二低触发区022相切、右边与第二隔离区122相切，第二栅氧化层032上设有第二多晶硅或金属栅极042，如图12所示。
作为优选方式，所述器件中各掺杂类型相应变为相反的掺杂，即P型掺杂变为N型掺杂的同时N型掺杂变为P型掺杂。
本发明的有益效果为1：本发明提出的高维持电流ESD防护器件可以通过提高电极接触区下方的N型埋层浓度及厚度来调节维持电流，从而避免闩锁效应。2：N型埋层的存在使器件IV曲线呈现出多次snapback的特性，提高器件在ESD脉冲电流下的鲁棒性。
附图说明
图1(a)为传统高维持电压ESD设计窗口；
图1(b)为高维持电流ESD设计窗口；
图2为传统双向SCR器件结构图；
图3为实施例1的结构图；
图4为实施例2的结构图；
图5为实施例3的结构图；
图6为实施例4的结构图；
图7为实施例5的结构图；
图8为实施例6的结构图；
图9为实施例7的结构图；
图10为实施例8的结构图；
图11为实施例9的结构图；
图12为实施例10的结构图；
图13为实施例1拉偏N型埋层浓度的I-V特性仿真；
图14为HBM混合仿真电路图；
图15为实施例1的时域仿真结果；
00为P型衬底，101为第一NWELL区；111为第一N+接触区，211为第一P+接触区，011为第一隔离区，131为第一N型埋层，第一NTOP层141，031为第一栅氧化层，041为第一多晶硅或金属栅极，20为PWELL区，021为第一低触发区，022为第二低触发区，030为栅氧化层，040为多晶硅或金属栅极，102为第二NWELL区；112为第二N+接触区，212为第二P+接触区，012为第二N+隔离区或第一STI区，132为第二N型埋层，第二NTOP层142，PTOP层24，032为第二栅氧化层，042为第二多晶硅或金属栅极，31为金属阳极，32为金属阴极。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
实施例1
如图3所示，本实施例器件结构，包括：P型衬底00、位于P型衬底00上方左侧的第一NWELL区101、位于第一NWELL区101内部上方的第一N+接触区111、位于第一NWELL区101内部上方的第一P+接触区211、位于第一NWELL区101内部上方的第一隔离区011、位于第一NWELL区101内部第一N型埋层131；其中，第一P+接触区211位于第一N+接触区111右侧，第一隔离区011位于第一P+接触区211右侧，第一N型埋层131位于第一N+接触区111、第一P+接触区211、第一隔离区011下方且与第一N+接触区111、第一隔离区011相切；位于P型衬底上方右侧的第二NWELL区102、位于第二NWELL区102内部上方的第二N+接触区112、位于第二NWELL区102内部上方的第二P+接触区212、位于第二NWELL区102内部上方的第二隔离区012、位于第二NWELL区102内部第二N型埋层132；其中，第二P+接触区212位于第二N+接触区112左侧，第二隔离区012位于第二P+接触区212左侧，第二N型埋层132位于第二N+接触区112、第二P+接触区212、第二隔离区012下方且与第二N+接触区112、第二隔离区012相切；第一N+接触区111与第一P+接触区211通过金属短接形成金属阳极31；第二N+接触区、第二P+接触区通过金属短接形成金属阴极32；第一隔离区011为N+重掺杂区或STI区，第二隔离区012为N+重掺杂区或STI区。
所述器件中各掺杂类型可相应变为相反的掺杂，即P型掺杂变为N型掺杂的同时N型掺杂变为P型掺杂。
本例的工作原理为：
当阳极ESD电压上升时，器件首先在表面第一NWELL区101/P型衬底00构成的PN结处发生击穿。击穿后的空穴电流流经P型衬底00、第二NWELL区102、第二N型埋层132、第二N+接触区112以及第二P+接触区212，被金属阴极32抽走。由于第一N型埋层131的存在，刚击穿时的大部分电子电流将流经第一NWELL区101、第一N型埋层131、第一N+接触区111，被金属阳极抽走。由于第一N型埋层131的存在，电子电流走低阻区，第一N型埋层131右边将出现电流集中。相应的，由于kirk效应第一N型埋层131右边将出现一个电场峰值，该电场使得小电流时器件的维持电压较高。
虽然当流经第一N型埋层131上的电流增大到一定值，使得第一P+接触区211与第一N型埋层131之间的压降达0.7V，则该PN结开启，但是由于第一N型埋层131的浓度较高，而小电流时第一P+接触区211注入到第一N型埋层131的空穴较少，将全部被第一N型埋层131复合，如此使得没有空穴可以对第一NWELL区101进行电导调制，这样SCR相互提供基区电流的正反馈也无法进行。所以必须要在电流足够大时，才有空穴可以渡越第一N型埋层131到达第一NWELL区101并对其进行电导调制，相应的SCR正反馈开启，器件维持电压也随之降低。
为了证明该器件能工作在VDD比其维持电压高的情况下且不发生latch-up现象，现通过电路混合仿真验证之。
图13为实施例1拉偏N型埋层浓度的I-V特性仿真，其中zn＝0.5e18表示N型埋层浓度为0.5×1018，其余以此类推；Conv.SCR为传统双向SCR器件结构仿真所得IV曲线。从仿真结果可以看出，仿真所用的四个器件的触发电压相同，传统双向SCR器件无法实现高维持电流；而实施例1的维持电流随N型埋层浓度的增大而逐渐升高，这与上述工作原理分析相吻合。
图14为人体模型(HBM)仿真电路图。该电路左侧虚线框内中的HBM circuit部分用于模拟人体泄放静电时的ESD脉冲波形；右侧回路为该器件的电源供给回路，其中HVsource为电源电压，RL为负载电阻，DUT为测试模块，并通过二极管隔离HBM circuit与HVsource回路，确保HBM circuit产生的ESD脉冲不会影响到HV source。
图15为实施例1的闩锁免疫混合仿真结果曲线，该曲线由图14所示HBM电路仿真得到的。由该图可知，输入HBM的模拟波形后，传统双向SCR器件将发生闩锁，导致器件在HBM波形过后无法正常关断，进而使得电源电压VDD被钳位在15V以下。而该专利所提出的双向高维持电流ESD防护器件，虽然在130ns时也会被钳位到一个低于电源电压VDD电位进行ESD泄放，但是由于该器件的维持电流Ih很高，当ESD脉冲消退之后，仅凭电源电压无法使整个回路的电流维持在Ih以上，从而达到闩锁免疫的目的。
实施例2
如图4所示，本实施例的器件结构和实施例1的区别在于：第一NWELL区101与第二NWELL区102中间设有PWELL区20。
实施例3
如图5所示，本实施例和实施例3的主要区别在于：第一NWELL区101与PWELL区20之间设有第一低触发区021，且第一低触发区021一部分在第一NWELL区101内、一部分在PWELL区20内；第二NWELL区102与PWELL区20之间设有第二低触发区022，且第二低触发区022一部分在第二NWELL区102内、一部分在PWELL区20内。
实施例4
如图6所示，本实施例和实施例3的区别在于：PWELL区20上表面设有栅氧化层030，且栅氧化层030左边与第一低触发区021相切、右边与第二低触发区022相切，栅氧化层030上设有多晶硅或金属栅极040。这样做的好处是使得第一低触发区021和第二低触发区022可以采用自对准工艺实现。
实施例5
如图7所示，本实施例和实施例4的区别在于：第一NWELL区101上表面设有第一栅氧化层031，且第一栅氧化层031左边与第一隔离区011相切、右边与第一低触发区021相切，第一栅氧化层031上设有第一多晶硅或金属栅极041；第二NWELL区102上表面设有第二栅氧化层032，且第二栅氧化层032左边与第二低触发区022相切、右边与第二隔离区012相切，第二栅氧化层032上设有第二多晶硅或金属栅极042。
实施例6
如图8所示，本实施例的器件结构和实施例1的区别在于：第一NWELL区101内部上表面设有第一NTOP层141；第二NWELL区102内部上表面设有第二NTOP层142；P型衬底上表面设有PTOP层24。
实施例7
如图9所示，本实施例的器件结构和实施例6的区别在于：第一NWELL区101与第二NWELL区102中间设有PWELL区20。PTOP层24位于PWELL区20内部上方。
实施例8
如图10所示，本实施例和实施例7的主要区别在于：第一NWELL区101与PWELL区20之间设有第一低触发区021，且第一低触发区021一部分在第一NWELL区101内、一部分在PWELL区20内；第二NWELL区102与PWELL区20之间设有第二低触发区022，且第二低触发区022一部分在第二NWELL区102内、一部分在PWELL区20内。
实施例9
如图11所示，本实施例和实施例8的区别在于：PWELL区20上表面设有栅氧化层030，且栅氧化层030左边与第一低触发区021相切、右边与第二低触发区022相切，栅氧化层030上设有多晶硅或金属栅极040。这样做的好处是使得第一低触发区021和第二低触发区022可以采用自对准工艺实现。
实施例10
如图12所示，本实施例和实施例9的区别在于：第一NWELL区101上表面设有第一栅氧化层031，且第一栅氧化层031左边与第一隔离区121相切、右边与第一低触发区021相切，第一栅氧化层031上设有第一多晶硅或金属栅极041；第二NWELL区102上表面设有第二栅氧化层032，且第二栅氧化层032左边与第二低触发区022相切、右边与第二隔离区122相切，第二栅氧化层032上设有第二多晶硅或金属栅极042。

Claims (12)

1.一种双向高维持电流ESD防护器件，其特征在于包括：P型衬底(00)、位于P型衬底(00)上方左侧的第一NWELL区(101)、位于第一NWELL区(101)内部上方的第一N+接触区(111)、位于第一NWELL区(101)内部上方的第一P+接触区(211)、位于第一NWELL区(101)内部上方的第一隔离区(011)、位于第一NWELL区(101)内部第一N型埋层(131)；其中，第一P+接触区(211)位于第一N+接触区(111)右侧，第一隔离区(011)位于第一P+接触区(211)右侧，第一N型埋层(131)位于第一N+接触区(111)、第一P+接触区(211)、第一隔离区(011)下方且与第一N+接触区(111)、第一隔离区(011)相切；位于P型衬底上方右侧的第二NWELL区(102)、位于第二NWELL区(102)内部上方的第二N+接触区(112)、位于第二NWELL区(102)内部上方的第二P+接触区(212)、位于第二NWELL区(102)内部上方的第二隔离区(012)、位于第二NWELL区(102)内部第二N型埋层(132)；其中，第二P+接触区(212)位于第二N+接触区(112)左侧，第二隔离区(012)位于第二P+接触区(212)左侧，第二N型埋层(132)位于第二N+接触区(112)、第二P+接触区(212)、第二隔离区(012)下方且与第二N+接触区(112)、第二隔离区(012)相切；第一N+接触区(111)与第一P+接触区(211)通过金属短接形成金属阳极(31)；第二N+接触区、第二P+接触区通过金属短接形成金属阴极(32)；第一隔离区(011)为N+重掺杂区或STI区，第二隔离区(012)为N+重掺杂区或STI区。
2.根据权利要求1所述的一种双向高维持电流ESD防护器件，其特征在于：第一NWELL区(101)与第二NWELL区(102)中间设有PWELL区(20)。
3.根据权利要求2所述的一种双向高维持电流ESD防护器件，其特征在于：第一NWELL区(101)与PWELL区(20)之间设有第一低触发区(021)，且第一低触发区(021)一部分在第一NWELL区(101)内、一部分在PWELL区(20)内；第二NWELL区(102)与PWELL区(20)之间设有第二低触发区(022)，且第二低触发区(022)一部分在第二NWELL区(102)内、一部分在PWELL区(20)内。
4.根据权利要求3所述的一种双向高维持电流ESD防护器件，其特征在于：第一低触发区(021)的掺杂类型是P型，或N型；第二低触发区(022)的掺杂类型是P型，或N型。
5.根据权利要求3所述的一种双向高维持电流ESD防护器件，其特征在于：PWELL区(20)上表面设有栅氧化层(030)，且栅氧化层(030)左边与第一低触发区(021)相切、右边与第二低触发区(022)相切，栅氧化层(030)上设有多晶硅或金属栅极(040)。
6.根据权利要求5所述的一种双向高维持电流ESD防护器件，其特征在于：第一NWELL区(101)上表面设有第一栅氧化层(031)，且第一栅氧化层(031)左边与第一隔离区(011)相切、右边与第一低触发区(021)相切，第一栅氧化层(031)上设有第一多晶硅或金属栅极(041)；第二NWELL区(102)上表面设有第二栅氧化层(032)，且第二栅氧化层(032)左边与第二低触发区(022)相切、右边与第二隔离区(012)相切，第二栅氧化层(032)上设有第二多晶硅或金属栅极(042)。
7.根据权利要求1所述的一种双向高维持电流ESD防护器件，其特征在于：第一NWELL区(101)内部上表面设有第一NTOP层(141)；第二NWELL区(102)内部上表面设有第二NTOP层(142)；P型衬底上表面设有PTOP层(24)。
8.根据权利要求7所述的一种双向高维持电流ESD防护器件，其特征在于：第一NWELL区(101)与第二NWELL区(102)中间设有PWELL区(20)，PTOP层(24)位于PWELL区(20)内部上方。
9.根据权利要求8所述的一种双向高维持电流ESD防护器件，其特征在于：第一NWELL区(101)与PWELL区(20)之间设有第一低触发区(021)，且第一低触发区(021)一部分在第一NWELL区(101)内、一部分在PWELL区(20)内；第二NWELL区(102)与PWELL区(20)之间设有第二低触发区(022)，且第二低触发区(022)一部分在第二NWELL区(102)内、一部分在PWELL区(20)内。
10.根据权利要求9所述的一种双向高维持电流ESD防护器件，其特征在于：PWELL区(20)上表面设有栅氧化层(030)，且栅氧化层(030)左边与第一低触发区(021)相切、右边与第二低触发区(022)相切，栅氧化层(030)上设有多晶硅或金属栅极(040)。
11.根据权利要求10所述的一种双向高维持电流ESD防护器件，其特征在于：第一NWELL区(101)上表面设有第一栅氧化层(031)，且第一栅氧化层(031)左边与第一隔离区(121)相切、右边与第一低触发区(021)相切，第一栅氧化层(031)上设有第一多晶硅或金属栅极(041)；第二NWELL区(102)上表面设有第二栅氧化层(032)，且第二栅氧化层(032)左边与第二低触发区(022)相切、右边与第二隔离区(122)相切，第二栅氧化层(032)上设有第二多晶硅或金属栅极(042)。
12.根据权利要求1～11任意一项所述的一种双向高维持电流ESD防护器件，其特征在于：所述器件中各掺杂类型相应变为相反的掺杂，即P型掺杂变为N型掺杂的同时N型掺杂变为P型掺杂。
CN201810972685.4A 2018-08-24 2018-08-24 双向高维持电流esd防护器件 Active CN109103184B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810972685.4A CN109103184B (zh) 2018-08-24 2018-08-24 双向高维持电流esd防护器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810972685.4A CN109103184B (zh) 2018-08-24 2018-08-24 双向高维持电流esd防护器件

Publications (2)

Publication Number Publication Date
CN109103184A CN109103184A (zh) 2018-12-28
CN109103184B true CN109103184B (zh) 2023-05-26

Family

ID=64851387

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810972685.4A Active CN109103184B (zh) 2018-08-24 2018-08-24 双向高维持电流esd防护器件

Country Status (1)

Country Link
CN (1) CN109103184B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105428354A (zh) * 2015-12-17 2016-03-23 江南大学 一种具有内嵌叉指nmos双向scr结构的esd保护器件
CN106876473A (zh) * 2017-04-24 2017-06-20 电子科技大学 用于高压esd保护的高维持电流ldmos结构

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090230470A1 (en) * 2006-02-08 2009-09-17 Mika Ebihara Semiconductor device
US20110068366A1 (en) * 2009-09-22 2011-03-24 Richtek Technology Corporation Bi-directional SCR ESD device
CN102034811B (zh) * 2010-09-21 2012-07-04 电子科技大学 一种用于集成电路芯片esd保护的低压scr结构
CN102034858A (zh) * 2010-10-28 2011-04-27 浙江大学 一种用于射频集成电路静电放电防护的双向可控硅
CN102110686B (zh) * 2010-12-17 2012-11-28 无锡华润上华半导体有限公司 一种基于scr的集成电路静电保护器件
CN102544001B (zh) * 2012-03-15 2014-04-09 电子科技大学 一种为集成电路i/o端口提供全模式esd保护的scr结构
CN203071072U (zh) * 2012-12-18 2013-07-17 江南大学 一种双向衬底触发的高压esd保护器件
US9275991B2 (en) * 2013-02-13 2016-03-01 Analog Devices, Inc. Apparatus for transceiver signal isolation and voltage clamp
TWI582986B (zh) * 2015-05-08 2017-05-11 創意電子股份有限公司 矽控整流器
CN106340515B (zh) * 2015-07-09 2018-08-28 张俊彦 硅控整流器与静电放电箝制电路
CN107731814A (zh) * 2017-11-15 2018-02-23 淮阴师范学院 一种内嵌低触发电压pnp结构的双向esd防护结构

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105428354A (zh) * 2015-12-17 2016-03-23 江南大学 一种具有内嵌叉指nmos双向scr结构的esd保护器件
CN106876473A (zh) * 2017-04-24 2017-06-20 电子科技大学 用于高压esd保护的高维持电流ldmos结构

Also Published As

Publication number Publication date
CN109103184A (zh) 2018-12-28

Similar Documents

Publication Publication Date Title
KR100642651B1 (ko) 정전기 방전용 실리콘 제어 정류기
CN108520875B (zh) 一种高维持电压npnpn型双向可控硅静电防护器件
CN108807372B (zh) 一种低压触发高维持电压可控硅整流器静电释放器件
CN107731811B (zh) 一种用于esd防护的依靠纵向bjt触发的scr器件
US10910362B2 (en) High voltage ESD protection device
CN113540070B (zh) 静电保护电路
CN109599387B (zh) 静电放电保护电路及其结构和工作方法
CN110190052B (zh) 一种用于全芯片esd防护的三端紧凑复合型scr器件
CN107564901B (zh) 具有esd保护功能的ldmos器件及其版图
Huang et al. An SCR-incorporated BJT device for robust ESD protection with high latchup immunity in high-voltage technology
CN109119416B (zh) 高维持电流esd防护器件
US10163888B2 (en) Self-biased bidirectional ESD protection circuit
CN109103182B (zh) 双向esd防护器件
CN109768041B (zh) 一种基于scr的高维持电压esd器件
CN109119417B (zh) 闩锁免疫的双向esd防护器件
CN109103183B (zh) 双向高维持电流scr器件
CN109065537B (zh) 用于esd防护的高维持电流scr器件
CN109103184B (zh) 双向高维持电流esd防护器件
CN109273532B (zh) 应用于高压电路防静电保护的无回滞效应硅控整流器
CN107946372B (zh) 用于esd防护的可控硅整流器
CN112466937B (zh) 一种维持电压可调的soi工艺可控硅静电放电保护结构
CN107591401B (zh) 一种用于高压esd保护的ldmos-scr器件
CN111900159A (zh) 功率器件静电放电保护电路
CN111900160A (zh) 一种功率器件静电放电保护电路
CN114664815B (zh) 内嵌npn结构的高维持电压tvs分立器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant