CN109103183B - 双向高维持电流scr器件 - Google Patents

双向高维持电流scr器件 Download PDF

Info

Publication number
CN109103183B
CN109103183B CN201810972096.6A CN201810972096A CN109103183B CN 109103183 B CN109103183 B CN 109103183B CN 201810972096 A CN201810972096 A CN 201810972096A CN 109103183 B CN109103183 B CN 109103183B
Authority
CN
China
Prior art keywords
area
gate oxide
region
pwell
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810972096.6A
Other languages
English (en)
Other versions
CN109103183A (zh
Inventor
乔明
肖家木
齐钊
何林蓉
梁龙飞
梁旦业
张波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201810972096.6A priority Critical patent/CN109103183B/zh
Publication of CN109103183A publication Critical patent/CN109103183A/zh
Application granted granted Critical
Publication of CN109103183B publication Critical patent/CN109103183B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices

Abstract

本发明提供一种双向高维持电流SCR器件，包括：P型衬底、N型外延层、第一PWELL区、第一N+接触区、第一P+接触区、第二PWELL区、第二N+接触区、第二P+接触区；位于N型外延层上方的NTOP层；第一N+接触区、第一P+接触区通过金属短接形成金属阳极；第二N+接触区、第二P+接触区通过金属短接形成金属阴极，本发明通过在N型外延层上方引入NTOP层来改变电流分布，使器件IV曲线呈现出多次snapback的特性，提高器件在ESD脉冲电流下的鲁棒性；为避免器件发生闩锁，可以通过调整NTOP层与第一PWELL区、第二PWELL区之间的间距、NTOP层的厚度来调节维持电流。

Description

双向高维持电流SCR器件
技术领域
本发明属于电子科学与技术领域，主要涉及到集成电路片上静电泄放(ElectroStatic Discharge，简称为ESD)防护技术，具体的说是涉及一类同时具有低功耗，强抗闩锁(latch-up) 能力的，用于高压集成电路的ESD防护器件。
背景技术
ESD即静电泄放，是自然界普遍存在的现象。ESD存在于人们日常生活的各个角落。而就是这样习以为常的电学现象对于精密的集成电路来讲却是致命的威胁。然而，对于已经完成封装的芯片来说，各个电源/输入/输出引脚就成为人体模型(HBM)，机器模型(MM)，人体金属模型(HMM)等脉冲电流的进入的通道。强的ESD脉冲不仅会造成芯片的硬失效，还会诱发由于ESD防护器件设计不当所带来的各种效应(如latch-up闩锁效应，soft leakage软失效等)。除此之外，在芯片的制造过程中，只有极少数的的ESD失效可以直接检测出来。大部分的ESD损伤并不会对芯片的性能产生明显影响从而通过标准测试，最终进入到客户手中。这类芯片在各种应用场合中“带病工作”，不断的威胁着其所在系统的可靠性。
对于高压集成电路而言，由于类闩锁效应(latch-up like)的存在，LDMOS结构(如图1 所示)通常不能够直接用于ESD防护。而如通过一些方式将LDMOS的维持电压提升至VDD电压以上，以满足ESD防护器件的传统设计窗口。这样的高维持电压设计虽然能够消除latch-up现象，但同时也会提高器件开态时所承受的电压从而提高功率，再加上大电流下克尔克效应的影响，LDMOS本身的鲁棒性会大大降低。
为了使得LDMOS具有高的鲁棒性，多指状版图设计理论上能线性的提高ESD鲁棒性，但由于强snapback的原因在加上工艺误差等影响。每个指条可能不同时开启。因此更多的相关技术(如IEDM中提出的ESD栅极耦合技术)很好的解决了该问题。然而，在有强的ESD要求的高压应用芯片中，ESD器件的面积可能会很大，从而提高制造成本。因此ESD器件版图面积、避免latch-up以及强ESD鲁棒性三者构成了一个难以折中的矛盾关系。即：需要无闩锁工作则会降低鲁棒性，若需要提高无闩锁器件的ESD鲁棒性则需要增加面积。
为了解决此问题，研究结果表明，提高维持电流能够在一定程度上解决器件的类闩锁问题。若电源提供的的最大电流无法保证ESD器件的最低维持电流要求，闩锁效应将不会产生。这就为低维持电压无闩锁ESD防护器件的设计提供了一条新思路。本发明ESD防护器件突破了习惯用的高维持电压设计窗口，提出以高维持电流设计窗口进行器件设计。因此，该器件的维持电压比传统高维持电压的ESD防护器件低，泄放ESD脉冲时的功耗也随之降低，提高了器件的ESD鲁棒性。具体来说，本发明在传统SCR的基础上，在N外延层上方引入NTOP层，实现了触发电压及维持电流可调、泄放功率低、鲁棒性高等特点。
发明内容
本发明要解决的问题是：在工艺一定的情况下，实现ESD器件的准确及快速的触发(触发电压合适)，高的维持电流，低的ESD功耗，高的鲁棒性等特点。
为实现上述发明目的，本发明技术方案如下：
一种双向高维持电流SCR器件，包括：P型衬底、位于P型衬底上方的N型外延层、位于N型外延层上方左侧的第一PWELL区、位于第一PWELL区内部上方的第一N+接触区、位于第一PWELL区内部上方的第一P+接触区、位于N型外延层上方右侧的第二PWELL区、位于第二PWELL区内部上方的第二N+接触区、位于第二PWELL区内部上方的第二P+接触区；位于N型外延层上方NTOP层；第一N+接触区、第一P+接触区通过金属短接形成金属阳极；第二N+接触区、第二P+接触区通过金属短接形成金属阴极。
作为优选方式，第一PWELL区201与第二PWELL区202中间设有NWELL区10，NTOP 层13位于NWELL区10内部上方。
作为优选方式，第一PWELL区201与NWELL区10之间设有第一N+低触发区121，且第一N+低触发区121一部分位于第一PWELL区201内、一部分位于NWELL区10内；第二PWELL区202与NWELL区10之间设有第二N+低触发区122，且第二N+低触发区122 一部分在第二PWELL区202内、一部分在NWELL区10内。
作为优选方式，NTOP层13包括i个不连续的子区域131、132……13i，i≥2。
作为优选方式，第一N+接触区111与第一N+低触发区121之间设有第一栅氧化层031，第一N+低触发区121与NTOP层第一子区域131之间设有第二栅氧化层032，NTOP层13 相邻子区域之间分别设有第三栅氧化层033、第四栅氧化层034、……第i栅氧化层03i、第 i+1栅氧化层03i+1；第i子区域13i和第二N+低触发区122之间设有第i+2栅氧化层03i+2，第二N+低触发区122和第二N+接触区112之间设有第i+3栅氧化层03i+3；第一栅氧化层 031、第二栅氧化层032、第三栅氧化层033、第四栅氧化层034、……第i栅氧化层03i、第 i+1栅氧化层03i+1、第i+2栅氧化层03i+2、第i+3栅氧化层03i+3上方分别设有第一栅极041、第二栅极042、……第i栅极04i、第i+1栅极04i+1、第i+2栅极04i+2、第i+3栅极04i+3。
作为优选方式，所述器件中各掺杂类型相应变为相反的掺杂，即P型掺杂变为N型掺杂的同时N型掺杂变为P型掺杂。
本发明的有益效果为：1.本发明提出的高维持电流ESD防护器件可以通过调整NTOP层与第一PWELL区、第二PWELL区之间的间距以及NTOP层的厚度来调节维持电流，从而避免闩锁效应；2.NTOP层的引入能改变电流分布，使器件IV曲线呈现出多次snapback的特性，提高器件在ESD脉冲电流下的鲁棒性。
附图说明
图1(a)为传统高维持电压ESD设计窗口；
图1(b)为高维持电流ESD设计窗口；
图2为传统双向SCR器件结构图；
图3为实施例1的结构图；
图4为实施例2的结构图；
图5为实施例3的结构图；
图6为实施例4的结构图；
图7为实施例5的结构图；
图8为实施例2与传统双向SCR器件I-V特性仿真对比图；
图9为HBM混合仿真电路图；
图10为实施例2的时域仿真结果；
00为P型衬底，01为N型外延层，10为NWELL区，13为NTOP层，131、132……13i 依次为NTOP层的第一子区域、第二子区域、第i子区域，031为第一栅氧化层，032为第二栅氧化层…03i为第i栅氧化层，03i+1为第i+1栅氧化层，03i+2为第i+2栅氧化层，03i+3 为第i+3栅氧化层，041为第一栅极，042为第二栅极…04i为第i栅极，04i+1为第i+1栅极， 04i+2为第i+2栅极、04i+3为第i+3栅极。
31为金属阳极，32为金属阴极，201为第一PWELL区，111为第一N+接触区，211为第一P+接触区，121为第一N+低触发区，202为第二PWELL区，112为第二N+接触区，212 为第二P+接触区，122为第二N+低触发区。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
实施例1
如图3所示，本实施例器件结构，其特征在于包括：P型衬底00、位于P型衬底上方N型外延层01、位于N型外延层上方左侧的第一PWELL区201、位于第一PWELL区内部上方的第一N+接触区111、位于第一PWELL区内部上方的第一P+接触区211；其中第一P+ 接触区211位于第一N+接触区111左侧；位于N型外延层上方右侧的第二PWELL区202、位于第二PWELL区内部上方的第二N+接触区112、位于第二PWELL区内部上方的第二P+ 接触区212，其中第二P+接触区212位于第一N+接触区112右侧；位于N型外延层上方NTOP 层13；第一N+接触区111与第一P+接触区211通过金属短接形成金属阳极31；第二N+接触区112、第二P+接触区212通过金属短接形成金属阴极32。
实施例2
如图4所示，本实施例的器件结构和实施例1的区别在于：第一PWELL区201与第二PWELL区202中间加了NWELL区10。NTOP层13位于NWELL区10内部上方。
本例的工作原理为：
当阳极ESD电压上升时，器件首先在表面第二PWELL区202/NWELL区10构成的PN 结处发生击穿。击穿后的空穴电流流经第二PWELL区202、第二P+接触区212，被金属阴极32抽走。当电流流经第二P+接触区212的电流增大到一定值，使得第二PWELL区202 与第二N+接触区112之间压降达到0.7V，寄生的NPN三极管开启。大部分电子电流将流经 NWELL区10、NTOP层13、第一N+接触区111，被金属阳极31抽走。由于NTOP层13的存在，电子电流走低阻区，NTOP层13右边将出现电流集中。相应的，由于kirk效应NTOP 层13右边将出现一个电场峰值，该电场使得小电流时器件的维持电压Vh较高。随着电流的增加，NTOP层13右侧的电场峰值将逐渐变高，相应的也将碰撞电离产生更多的电子空穴对。由于电导调制效应，NWELL区10电阻降低，当电流上升到一定值时，NWELL区10对电子电流分流，流经NTOP层13的电子电流减小，位于NTOP层13右边的电场峰值减小，器件的维持电压Vh减小。
为了证明该器件能工作在VDD比其维持电压高的情况下且不发生latch-up现象，现通过电路混合仿真验证之。
图8为实施例2的I-V特性仿真，Conv.SCR为传统双向SCR器件结构仿真所得IV曲线。从仿真结果可以看出，实施例2与传统双向SCR器件结构的触发电压相近，传统双向SCR器件无法实现高维持电流；而实施例2的IV曲线，与上述工作原理分析相吻合。
图9为人体模型(HBM)仿真电路图。该电路左侧虚线框内中的HBM circuit部分用于模拟人体泄放静电时的ESD脉冲波形；右侧回路为该器件的电源供给回路，其中HVsource 为电源电压，RL为负载电阻，DUT为测试模块，并通过二极管隔离HBM circuit与HVsource 回路，确保HBM circuit产生的ESD脉冲不会影响到HV source。
图10为实施例2的闩锁免疫混合仿真结果曲线，该曲线由图9所示HBM电路仿真得到的。由该图可知，输入HBM的模拟波形后，传统双向SCR器件将发生闩锁，导致器件在HBM波形过后无法正常关断，进而使得电源电压VDD被钳位在15V以下。而该专利所提出的双向高维持电流SCR器件，虽然在120ns处也会被钳位到一个低于电源电压VDD电位进行ESD 泄放，但是由于该器件的维持电流Ih很高，当ESD脉冲消退之后，仅凭电源电压无法使整个回路的电流维持在Ih以上，从而达到闩锁免疫的目的。
实施例3
如图5所示，本实施例和实施例2的主要区别在于：第一PWELL区201与NWELL区 10之间设有第一N+低触发区121，且第一N+低触发区121一部分位于第一PWELL区201 内、一部分位于NWELL区10内；第二PWELL区202与NWELL区10之间设有第二N+低触发区122，且第二N+低触发区122一部分在第二PWELL区202内、一部分在NWELL区 10内。
实施例4
如图6所示，本实施例和实施例3的区别在于：NTOP层13包括i个不连续的子区域131、 132……13i，i≥2。
实施例5
如图7所示，本实施例和实施例4的区别在于：第一N+接触区111与第一N+低触发区121之间设有第一栅氧化层031，第一N+低触发区121与第一子区域131之间设有第二栅氧化层032，NTOP层13相邻子区域之间分别设有第三栅氧化层033、第四栅氧化层034、……第i栅氧化层03i、第i+1栅氧化层03i+1；第i子区域13i和第二N+低触发区122之间设有第i+2栅氧化层03i+2，第二N+低触发区122和第二N+接触区112之间设有第i+3栅氧化层 03i+3；第一栅氧化层031、第二栅氧化层032、第三栅氧化层033、第四栅氧化层034、……第i栅氧化层03i、第i+1栅氧化层03i+1、第i+2栅氧化层03i+2、第i+3栅氧化层03i+3上方分别设有第一栅极041、第二栅极042、……第i栅极04i、第i+1栅极04i+1、第i+2栅极 04i+2、第i+3栅极04i+3,这样做的好处是可以采用自对准工艺实现第一N+接触区111、第一 N+低触发区121、NTOP层13、第二N+接触区112、第二N+低触发区122。

Claims (6)

1.一种双向高维持电流SCR器件，其特征在于包括：P型衬底（00）、位于P型衬底上方N型外延层（01）、位于N型外延层上方左侧的第一PWELL区（201）、位于第一PWELL区（201）内部上方的第一N+接触区（111）、位于第一PWELL区（201）内部上方的第一P+接触区（211）；其中第一P+接触区（211）位于第一N+接触区（111）左侧；位于N型外延层上方右侧的第二PWELL区（202）、位于第二PWELL区（202）内部上方的第二N+接触区（112）、位于第二PWELL区（202）内部上方的第二P+接触区（212），其中第二P+接触区（212）位于第二N+接触区（112）右侧；位于N型外延层（01）上方的NTOP层（13）；第一N+接触区（111）与第一P+接触区（211）通过金属短接形成金属阳极（31）；第二N+接触区（112）、第二P+接触区（212）通过金属短接形成金属阴极（32）。
2.根据权利要求1所述的一种双向高维持电流SCR器件，其特征在于：第一PWELL区（201）与第二PWELL区（202）中间设有NWELL区（10），NTOP层（13）位于NWELL区（10）内部上方。
3.根据权利要求2所述的一种双向高维持电流SCR器件，其特征在于：第一PWELL区（201）与NWELL区（10）之间设有第一N+低触发区（121），且第一N+低触发区（121）一部分位于第一PWELL区（201）内、一部分位于NWELL区（10）内；第二PWELL区（202）与NWELL区（10）之间设有第二N+低触发区（122），且第二N+低触发区（122）一部分在第二PWELL区（202）内、一部分在NWELL区（10）内。
4.根据权利要求3所述的一种双向高维持电流SCR器件，其特征在于：NTOP层（13）包括i个不连续的子区域(131、132……13i)，i≥2。
5.根据权利要求4所述的一种双向高维持电流SCR器件，其特征在于：第一N+接触区（111）与第一N+低触发区（121）之间设有第一栅氧化层（031），第一N+低触发区（121）与NTOP层第一子区域（131）之间设有第二栅氧化层（032）， NTOP层（13）相邻子区域之间分别设有第三栅氧化层（033）、第四栅氧化层（034）、……第i栅氧化层（03i）、第i+1栅氧化层（03i+1）；第i子区域（13i）和第二N+低触发区（122）之间设有第i+2栅氧化层（03i+2），第二N+低触发区（122）和第二N+接触区（112）之间设有第i+3栅氧化层（03i+3）；第一栅氧化层（031）、第二栅氧化层（032）、第三栅氧化层（033）、第四栅氧化层（034）、……第i栅氧化层（03i）、第i+1栅氧化层（03i+1）、第i+2栅氧化层（03i+2）、第i+3栅氧化层（03i+3）上方分别设有第一栅极（041）、第二栅极（042）、……第i栅极（04i）、第i+1栅极（04i+1）、第i+2栅极（04i+2）、第i+3栅极（04i+3）。
6.根据权利要求1所述的一种双向高维持电流SCR器件，其特征在于：所述器件中各掺杂类型相应变为相反的掺杂，即P型掺杂变为N型掺杂的同时N型掺杂变为P型掺杂。
CN201810972096.6A 2018-08-24 2018-08-24 双向高维持电流scr器件 Active CN109103183B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810972096.6A CN109103183B (zh) 2018-08-24 2018-08-24 双向高维持电流scr器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810972096.6A CN109103183B (zh) 2018-08-24 2018-08-24 双向高维持电流scr器件

Publications (2)

Publication Number Publication Date
CN109103183A CN109103183A (zh) 2018-12-28
CN109103183B true CN109103183B (zh) 2021-12-17

Family

ID=64851346

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810972096.6A Active CN109103183B (zh) 2018-08-24 2018-08-24 双向高维持电流scr器件

Country Status (1)

Country Link
CN (1) CN109103183B (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102082183A (zh) * 2010-10-22 2011-06-01 上海北京大学微电子研究院 用于静电放电保护的器件和系统
US8872223B2 (en) * 2012-02-08 2014-10-28 Robert Newton Rountree Programmable SCR for ESD protection
CN107731814A (zh) * 2017-11-15 2018-02-23 淮阴师范学院 一种内嵌低触发电压pnp结构的双向esd防护结构

Also Published As

Publication number Publication date
CN109103183A (zh) 2018-12-28

Similar Documents

Publication Publication Date Title
CN107017248B (zh) 一种基于浮空阱触发的低触发电压scr结构
KR100642651B1 (ko) 정전기 방전용 실리콘 제어 정류기
CN107731811B (zh) 一种用于esd防护的依靠纵向bjt触发的scr器件
CN108807372B (zh) 一种低压触发高维持电压可控硅整流器静电释放器件
US20050045952A1 (en) Pfet-based esd protection strategy for improved external latch-up robustness
CN109698195B (zh) 一种小回滞双向瞬态电压抑制器及其应用
CN109119416B (zh) 高维持电流esd防护器件
CN111668209A (zh) 一种低漏电的用于低压esd防护的可控硅整流器
US10910362B2 (en) High voltage ESD protection device
CN109065537B (zh) 用于esd防护的高维持电流scr器件
CN109103182B (zh) 双向esd防护器件
CN109119417B (zh) 闩锁免疫的双向esd防护器件
CN109768041B (zh) 一种基于scr的高维持电压esd器件
CN109411468A (zh) 可控硅静电保护器件
CN109103183B (zh) 双向高维持电流scr器件
CN107946372B (zh) 用于esd防护的可控硅整流器
CN109103184B (zh) 双向高维持电流esd防护器件
CN113421924B (zh) 一种二极管触发的双向scr器件
CN107579065A (zh) 一种高维持电压可控硅静电防护器件
CN111900160A (zh) 一种功率器件静电放电保护电路
CN114664815B (zh) 内嵌npn结构的高维持电压tvs分立器件
CN212625577U (zh) 一种功率器件静电放电保护电路
CN212485327U (zh) 功率器件静电放电保护电路
CN112466940B (zh) 一种可控硅器件
CN114823909B (zh) 一种利用分割技术的高维持电压的ldmos-scr器件结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant