CN109768041B - 一种基于scr的高维持电压esd器件 - Google Patents

Abstract

本发明提供一种基于SCR的高维持电压ESD器件，包括：P型衬底、NWELL区、第一N+接触区、第一P+接触区、PWELL区、第一齐纳注入区、第二N+接触区、第二P+接触区；第一齐纳注入区覆盖第二N+接触区尺寸为D1，第二P+接触区位于第二N+接触区右侧；第一N+接触区、第一P+接触区通过金属短接形成金属阳极；第二N+接触区、第二P+接触区通过金属短接形成金属阴极，本发明可以通过控制齐纳注入覆盖第二N+接触区距离D1调节器件的维持电压，可以通过控制浮空N+区与浮空P+区距离D2调节触发电压，本发明版图结构，在不增加横向面积的条件下，显著提高了器件的鲁棒性。

Description

一种基于SCR的高维持电压ESD器件

技术领域

本发明属于电子科学与技术领域，主要涉及到集成电路片上静电泄放(ElectroStatic Discharge，简称为ESD)防护技术，具体的说是涉及一类同时具有高鲁棒性，强抗闩锁(latch-up)能力的，用于高压集成电路的ESD防护器件。

背景技术

ESD即静电泄放，是自然界普遍存在的现象。ESD存在于人们日常生活的各个角落。而就是这样习以为常的电学现象对于精密的集成电路来讲却是致命的威胁。然而，对于已经完成封装的芯片来说，各个电源/输入/输出引脚就成为人体模型(HBM)，机器模型(MM)，人体金属模型(HMM)等脉冲电流的进入的通道。强的ESD脉冲不仅会造成芯片的硬失效，还会诱发由于ESD防护器件设计不当所带来的各种效应(如latch-up闩锁效应，soft leakage软失效等)。除此之外，在芯片的制造过程中，只有极少数的ESD失效可以直接检测出来。大部分的ESD损伤并不会对芯片的性能产生明显影响从而通过标准测试，最终进入到客户手中。这类芯片在各种应用场合中“带病工作”，不断的威胁着其所在系统的可靠性。

对于高压集成电路而言，由于闩锁效应(latch-up like)的存在，传统SCR结构(如图1所示)通常不能够直接用于高压ESD防护。为了避免在高压应用中由于ESD引起的闩锁效应，需要将ESD防护器件的维持电压提升至VDD电压以上，以满足ESD防护器件的传统设计窗口。根据SCR器件的工作原理，高维持电压技术可大致分为两类：BJT退化和堆叠SCR结构。然而这样的高维持电压设计虽然能够消除latch-up现象，但同时也会提高器件开态时所承受的电压从而提高功率，ESD防护器件本身的鲁棒性会大大降低。为了使得器件具有高鲁棒性，将不可避免的增加了芯片面积，如堆叠SCR结构、多指状版图结构。因此ESD器件版图面积、高维持电压以及强ESD鲁棒性三者构成了一个难以折中的矛盾关系。

发明内容

为了解决上述问题，本发明提供了一种具有高维持电压的ESD防护结构、小面积且强鲁棒性的版图方案，可用于高压ESD防护。

为实现上述发明目的，本发明技术方案如下：

一种基于SCR的高维持电压ESD器件，包括：P型衬底101、位于P型衬底101上方左侧的NWELL区201、位于NWELL区201内部上方的第一N+接触区211、位于NWELL区201内部上方的第一P+接触区111；其中，P+接触区111位于第一N+接触区211右侧；位于P型衬底101上方右侧的PWELL区102、位于PWELL区102内部上方的第一齐纳注入区121、位于PWELL区102内部上方的第二N+接触区212、位于PWELL区102内部上方的第二P+接触区112；其中，第一齐纳注入区121覆盖第二N+接触区212尺寸为D1，0≤D1<第二N+接触区总尺寸，第二P+接触区112位于第二N+接触区212右侧；第一N+接触区211、第一P+接触区111通过金属短接形成金属阳极301；第二N+接触区212、第二P+接触区112通过金属短接形成金属阴极302。

作为优选方式，NWELL区201与PWELL区102上方相交处中间设有与第一P+接触区111相切的N+浮空区213，N+浮空区213右侧与第一齐纳注入区121距离为D2。作为优选方式，PWELL区102上表面设有P+浮空区113，P+浮空区113左侧与第一齐纳注入区121左侧重合，P+浮空区113右侧与第二N+接触区212左侧相切。

作为优选方式，NWELL区201表面第一P+接触区111替换为第二齐纳注入区122，第二齐纳注入区122右侧与N+浮空区213相切。

作为优选方式，所述NWELL区201与PWELL区102相切；N+浮空区213、第一齐纳注入区121与P+浮空区113在宽度方向(y方向)形成尺寸比第二齐纳注入区122、第二N+接触区212更大的终端结构。

作为优选方式，N+浮空区213形成半包围第二齐纳注入区122终端结构，第一齐纳+注入区121与P+浮空区113形成半包围第二N+接触区212终端结构。

本发明的有益效果为1：本发明提出的ESD防护器件可以通过控制齐纳注入覆盖第二N+接触区距离D1调节器件的维持电压。2：本发明提出的ESD防护器件可以通过控制浮空N+区与浮空P+区距离D2调节触发电压。3：本发明提出的ESD防护器件的版图结构，在不增加横向面积的条件下，显著提高了器件的鲁棒性。

附图说明

图1为传统SCR器件结构图；

图2为实施例1的结构图；

图3为实施例2的结构图；

图4为实施例3的结构图；

图5为实施例4的结构图；

图6为实施例1等效电路图；

图7为实施例1传统版图结构；

图8为实施例5的版图结构；

图9为实施例6的版图结构；

图10为实施例1拉偏参数D1的I-V特性；

图11为实施例3拉偏参数D1的I-V特性；

图12为实施例4不同版图结构的I-V特性；

图13为实施例4不同版图结构的失效点分布；

101为P型衬底，201为NWELL区，102为PWELL区；211为第一N+接触区、212为第二N+接触区、213为N+浮空区、111为第一P+接触区、112为第二P+接触区、113为P+浮空区、121为第一齐纳注入区、122为第二齐纳注入区、301为金属阳极，302为金属阴极、401为有源区、501为接触孔。

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

实施例1

如图2所示，本实施例器件结构，包括：P型衬底101、位于P型衬底101上方左侧的NWELL区201、位于NWELL区201内部上方的第一N+接触区211、位于NWELL区201内部上方的第一P+接触区111；其中，P+接触区111位于第一N+接触区211右侧；位于P型衬底101上方右侧的PWELL区102、位于PWELL区102内部上方的第一齐纳注入区121、位于PWELL区102内部上方的第二N+接触区212、位于PWELL区102内部上方的第二P+接触区112；其中，第一齐纳注入区121覆盖第二N+接触区212尺寸为D1，0≤D1<第二N+接触区总尺寸，第二P+接触区112位于第二N+接触区212右侧；第一N+接触区211、第一P+接触区111通过金属短接形成金属阳极301；第二N+接触区212、第二P+接触区112通过金属短接形成金属阴极302。

本例的工作原理为：

图6为本发明技术方案提供的基于SCR的高维持电压ESD器件的等效电路图，与现有的基于SCR的ESD器件相比，新增的第一齐纳注入区121与第二N+接触区212形成了齐纳二极管。R_pw为P阱区电阻，R_nw1为N阱区电阻，ZD为齐纳二极管，Q1、Q1’为寄生PNP晶体管，Q2为寄生NPN晶体管。ZP/NWELL/PWELL结构提供了一种新的PNP路径(Q1’+ZD称为路径1)。未被第一齐纳注入区121覆盖的第二N+接触区212(有效N+)/NWELL/PWELL也形成了SCR路径(Q1+Q2称为路径2)。

下面对照图6说明本发明的工作原理：当阳极ESD电压上升时，器件首先在表面的NWELL区201/PWELL区102构成的PN结处发生击穿。电子电流流经NWELL区201、第一N+接触区211，被金属阳极301抽走，由于第一齐纳注入区121覆盖第二N+接触区212部分区域，形成齐纳二极管，使得第二N+接触区的212的注入效率降低，寄生NPN管的双极效应被削弱，随着D1的增加，有效N+区面积的减小额外的增加了SCR路径的电阻，SCR开启形成正反馈压降更大，从而导致路径2的维持电压增加。当路径2的维持电压接近路径1时，就可以实现无snapback的性能(如PNP)。

图10为实施例1拉偏参数D1的I-V特性图，其中Conv.SCR为传统SCR器件结构仿真所得IV曲线。从仿真结果可以看出，通过改变参数D1可以调节维持电压Vh。随着D1增加，本发明器件的维持电压Vh增加，这与上述工作原理的分析相吻合。

实施例2

如图3所示，本实施例的器件结构和实施例1的区别在于NWELL区201与PWELL区102上方相交处中间设有与第一P+接触区111相切的N+浮空区213，N+浮空区213右侧与第一齐纳注入区121距离为D2。

实施例3

如图4所示，本实施例和实施例2的主要区别在于：PWELL区102上表面设有P+浮空区113，P+浮空区113左侧与第一齐纳注入区121左侧重合，P+浮空区113右侧与第二N+接触区212左侧相切。

图11为实施例1拉偏参数D1的I-V特性图，其中Conv.SCR为传统SCR器件结构仿真所得IV曲线。通过调节浮空N+区与浮空P+区距离D2调节触发电压，从实验结果可以看出，随着D1增加，本发明器件的I-V特性接近基于PNP的ESD防护器件特性，当D1＝1μm，器件无snapback特性。

实施例4

如图5所示，本实施例和实施例3的区别在于：NWELL区201表面第一P+接触区111替换为第二齐纳注入区122，第二齐纳注入区122右侧与N+浮空区213相切。

实施例5

如图8所示，所述NWELL区201与PWELL区102相切；N+浮空区213、第一齐纳注入区121与P+浮空区113在宽度方向(y方向)形成尺寸比第二齐纳注入区122、第二N+接触区212更大的终端结构。

实施例6

如图9所示，本实施例和实施例5的区别在于：N+浮空区213形成半包围第二齐纳注入区122终端结构，第一齐纳+注入区121与P+浮空区113形成半包围第二N+接触区212终端结构。

图12为实施例4的传统版图结构、实施例5和实施例6版图结构的I-V特性。图13为实施例4的传统版图结构、实施例5和实施例6版图结构的失效点分布图，其中layout1为传统版图结构、layout2为实施例5所述版图结构、layout3为实施例6所述版图结构。从实验结果可以看出，layout2和layout3结构失效点不再位于边缘SCR位置，本发明所提出的版图布局方案改善了边缘SCR注入引起的电流集中，有效提高了失效电流It2，获得了更强的ESD能力。此外由于电流分布更加均匀，SCR的开态电阻在相同的版图面加下大大降低。

综上所述，本发明提供了一种消除SCR器件固有的snapback特性的方法。不同以往的是，该方法不仅抑制了snapback特性，同时也能得到非常可观的ESD鲁棒性与开态电阻，同时不增加器件的触发电压和面积。因此，无论采用基于本发明的堆叠ESD结构或单独的器件，本发明提出的SCR结构均能够为高压集成电路应用提供很好的ESD保护。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (5)

1.一种基于SCR的高维持电压ESD器件，其特征在于包括：P型衬底(101)、位于P型衬底(101)上方左侧的NWELL区(201)、位于NWELL区(201)内部上方的第一N+接触区(211)、位于NWELL区(201)内部上方的第一P+接触区(111)；其中，第一P+接触区(111)位于第一N+接触区(211)右侧；位于P型衬底(101)上方右侧的PWELL区(102)、位于PWELL区(102)内部上方的第一齐纳注入区(121)、位于PWELL区(102)内部上方的第二N+接触区(212)、位于PWELL区(102)内部上方的第二P+接触区(112)；其中，第一齐纳注入区(121)覆盖第二N+接触区(212)尺寸为D1，0≤D1<第二N+接触区总尺寸，第二P+接触区(112)位于第二N+接触区(212)右侧；第一N+接触区(211)、第一P+接触区(111)通过金属短接形成金属阳极(301)；第二N+接触区(212)、第二P+接触区(112)通过金属短接形成金属阴极(302)；NWELL区(201)与PWELL区(102)上方相交处中间设有与第一P+接触区(111)相切的N+浮空区(213)，N+浮空区(213)右侧与第一齐纳注入区(121)距离为D2。

2.根据权利要求1所述的一种基于SCR的高维持电压ESD器件，其特征在于：PWELL区(102)上表面设有P+浮空区(113)，P+浮空区(113)左侧与第一齐纳注入区(121)左侧重合，P+浮空区(113)右侧与第二N+接触区(212)左侧相切。

3.根据权利要求2所述的一种基于SCR的高维持电压ESD器件，其特征在于：NWELL区(201)表面第一P+接触区(111)替换为第二齐纳注入区(122)，第二齐纳注入区(122)右侧与N+浮空区(213)相切。

4.根据权利要求2所述的一种基于SCR的高维持电压ESD器件，其特征在于：所述NWELL区(201)与PWELL区(102)相切；N+浮空区(213)、第一齐纳注入区(121)与P+浮空区(113)在宽度方向形成尺寸比第二齐纳注入区(122)、第二N+接触区(212)更大的终端结构。

5.根据权利要求4所述的一种基于SCR的高维持电压ESD器件，其特征在于：N+浮空区(213)形成半包围第二齐纳注入区(122)终端结构，第一齐纳注入区(121)与P+浮空区(113)形成半包围第二N+接触区(212)终端结构。

Images