CN109119416B - 高维持电流esd防护器件 - Google Patents
高维持电流esd防护器件 Download PDFInfo
- Publication number
- CN109119416B CN109119416B CN201810971515.4A CN201810971515A CN109119416B CN 109119416 B CN109119416 B CN 109119416B CN 201810971515 A CN201810971515 A CN 201810971515A CN 109119416 B CN109119416 B CN 109119416B
- Authority
- CN
- China
- Prior art keywords
- area
- pwell
- region
- contact
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000002184 metal Substances 0.000 claims abstract description 22
- 238000012423 maintenance Methods 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 230000001681 protective effect Effects 0.000 abstract description 2
- 239000004065 semiconductor Substances 0.000 abstract 1
- 238000013461 design Methods 0.000 description 10
- 238000004088 simulation Methods 0.000 description 9
- 230000002457 bidirectional effect Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 230000005374 Kerr effect Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000036039 immunity Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种高维持电流ESD防护器件，包括：P型衬底、第一N型外延层、第一PWELL区、第一P+接触区、第一N+接触区、第二PWELL区、第二P+接触区、第二N+接触区；第一N+接触区与第一P+接触区通过金属短接形成金属阴极；第二P+接触区与第二N+接触区通过金属短接形成金属阳极，本发明可以通过调整第二PWELL区的浓度和长度来调节维持电流，从而避免器件发生闩锁，并使器件IV曲线呈现出多次snapback的特性，提高器件在ESD脉冲电流下的鲁棒性。
Description
技术领域
本发明属于电子科学与技术领域，主要涉及到集成电路片上静电泄放(ElectroStatic Discharge，简称为ESD)防护技术，具体的说是涉及一类同时具有低功耗，强抗闩锁(latch-up)能力的，用于高压集成电路的ESD防护器件。
背景技术
ESD即静电泄放，是自然界普遍存在的现象。ESD存在于人们日常生活的各个角落。而就是这样习以为常的电学现象对于精密的集成电路来讲却是致命的威胁。然而，对于已经完成封装的芯片来说，各个电源/输入/输出引脚就成为人体模型(HBM)，机器模型(MM)，人体金属模型(HMM)等脉冲电流的进入的通道。强的ESD脉冲不仅会造成芯片的硬失效，还会诱发由于ESD防护器件设计不当所带来的各种效应(如latch-up闩锁效应，soft leakage软失效等)。除此之外，在芯片的制造过程中，只有极少数的的ESD失效可以直接检测出来。大部分的ESD损伤并不会对芯片的性能产生明显影响从而通过标准测试，最终进入到客户手中。这类芯片在各种应用场合中“带病工作”，不断的威胁着其所在系统的可靠性。
对于高压集成电路而言，由于类闩锁效应(latch-up like)的存在，LDMOS结构通常不能够直接用于ESD防护。而如通过一些方式将LDMOS的维持电压提升至VDD电压以上，以满足ESD防护器件的传统设计窗口。这样的高维持电压设计虽然能够消除latch-up现象，但同时也会提高器件开态时所承受的电压从而提高功率，再加上大电流下克尔克效应的影响，LDMOS本身的鲁棒性会大大降低。
为了使得LDMOS具有高的鲁棒性，多指状版图设计理论上能线性的提高ESD鲁棒性，但由于强snapback的原因在加上工艺误差等影响。每个指条可能不同时开启。因此更多的相关技术(如IEDM中提出的ESD栅极耦合技术)很好的解决了该问题。然而，在有强的ESD要求的高压应用芯片中，ESD器件的面积可能会很大，从而提高制造成本。因此ESD器件版图面积、避免latch-up以及强ESD鲁棒性三者构成了一个难以折中的矛盾关系。即：需要无闩锁工作则会降低鲁棒性，若需要提高无闩锁器件的ESD鲁棒性则需要增加面积。
为了解决此问题，研究结果表明，提高维持电流能够在一定程度上解决器件的类闩锁问题。若电源提供的的最大电流无法保证ESD器件的最低维持电流要求，闩锁效应将不会产生。这就为低维持电压无闩锁ESD防护器件的设计提供了一条新思路。本发明ESD防护器件突破了习惯用的高维持电压设计窗口，提出以高维持电流设计窗口进行器件设计。因此，该器件的维持电压比传统高维持电压的ESD防护器件低，泄放ESD脉冲时的功耗也随之降低，提高了器件的ESD鲁棒性。具体来说，本发明在传统SCR的基础上，通过一个阱电阻来调节器件的维持电流，在不改变工艺的条件下，实现了触发电压及维持电流可调、泄放功率低、鲁棒性高等特点。
发明内容
本发明要解决的问题是：在工艺一定的情况下，实现ESD器件的准确及快速的触发(触发电压合适)，高的维持电流，低的ESD功耗，高的鲁棒性等特点。
为实现上述发明目的，本发明技术方案如下：
一种高维持电流ESD防护器件，包括：P型衬底00、位于P型衬底00上方的第一N型外延层01、位于第一N型外延层01内部上方左侧的第一PWELL区201、位于第一PWELL区201内部上方的第一P+接触区21、位于第一PWELL区201内部上方的第一N+接触区11；其中，第一P+接触区21位于第一N+接触区11左侧；位于第一N型外延层01内部上方右侧的第二PWELL区202、位于第二PWELL区202内部上方的第二P+接触区22；位于第一N型外延层01上方且不与第一PWELL区201及第二PWELL区202相接触的第二N+接触区12；第一N+接触区11与第一P+接触区21通过金属短接形成金属阴极31；第二P+接触区22与第二N+接触区12通过金属短接形成阳极32。
作为优选方式，第一PWELL区201与第二PWELL区202中间设有NWELL区10，第二N+接触区12位于NWELL区10内部上方。
作为优选方式，第二PWELL区202内部上方设有TOP区23。
作为优选方式，TOP区23为P型掺杂，或N型掺杂。
作为优选方式，第一PWELL区201右侧与NWELL区10左侧相切处设有触发区14，且触发区14一部分位于第一PWELL区201内，一部分位于NWELL区10内。。
作为优选方式，触发区14为P型掺杂，或N型掺杂。
作为优选方式，第一N+接触区11与第二N+接触区12之间的上表面设有氧化层03，且氧化层03左边与第一N+接触区11相切且右边与第二N+接触区12相切；在氧化层03上表面设有多晶硅或金属栅极04。
作为优选方式，所述器件中各掺杂类型相应变为相反的掺杂，即P型掺杂变为N型掺杂的同时N型掺杂变为P型掺杂。
本发明的有益效果为1：本发明提出的高维持电流ESD防护器件可以通过调整第二PWELL区的浓度和长度来调节维持电流，从而避免器件发生闩锁；2：第二PWELL区的存在使器件IV曲线呈现出多次snapback的特性，提高器件在ESD脉冲电流下的鲁棒性。
附图说明
图1(a)为传统高维持电压ESD设计窗口；
图1(b)为高维持电流ESD设计窗口；
图2为传统双向SCR器件结构图；
图3为实施例1的结构图；
图4为实施例2的结构图；
图5为实施例3的结构图；
图6为实施例4的结构图；
图7为实施例5的结构图；
图8为实施例1与传统双向SCR器件I-V特性仿真对比图；
图9为HBM混合仿真电路图；
图10为实施例1的时域仿真结果；
00为P型衬底，01为第一N型外延层，201为第一PWELL区，21为第一P+接触区，11为第一N+接触区，202为第二PWELL区，22为第二P+接触区，12为第二N+接触区，14为触发区，10为NWELL区，23为TOP区，03为氧化层，04为多晶硅或金属栅极，31为金属阴极，32为金属阳极。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
实施例1
如图3所示，本实施例器件结构，包括：P型衬底00、位于P型衬底00上方的第一N型外延层01、位于第一N型外延层01内部上方左侧的第一PWELL区201、位于第一PWELL区201内部上方的第一P+接触区21、位于第一PWELL区201内部上方的第一N+接触区11；其中，第一P+接触区21位于第一N+接触区11左侧；位于第一N型外延层01内部上方右侧的第二PWELL区202、位于第二PWELL区202内部上方的第二P+接触区22；位于第一N型外延层01上方且不与第一PWELL区201及第二PWELL区202相接触的第二N+接触区12；第一N+接触区11与第一P+接触区21通过金属短接形成金属阴极31；第二P+接触区22与第二N+接触区12通过金属短接形成阳极32。
本例的工作原理为：
当阳极ESD电压上升时，器件首先在表面第一N型外延层01/第一PWELL区201构成的PN结处发生击穿。击穿后的空穴电流流经第一PWELL区201、第一P+接触区21被金属阴极32抽走。击穿时的大部分电子电流将流经第一N型外延层01、第二N+接触区12被金属阳极抽走。
虽然当流经第一N型外延层01上的电流增大到一定值，使得第二PWELL区202与第一N型外延层01之间的压降达0.7V，则该PN结开启，相应的SCR结构中的PNPN正反馈也随之开启。但是由于第二PWELL区202具有较大阱电阻，这就相当于在传统SCR结构上串联了一个阱电阻，相同电流下该器件的维持电压也比传统双向SCR器件高。但是随着电流的增大，从第一N型外延层01注入到第二PWELL区202的电子也随着增多，并对第二PWELL区202形成有效的电导调制，这样第二PWELL区202的阱电阻也将随着降低。即在大电流情况下SCR结构上串联的阱电阻变得很小，因此该阱电阻将无法有效提升该结构的维持电压，相应的该器件的维持电压也随之降低。
图8为实施例1的I-V特性仿真，Conv.SCR为传统双向SCR器件结构仿真所得IV曲线。从仿真结果可以看出，实施例1与传统双向SCR器件结构的触发电压相近，传统双向SCR器件无法实现高维持电流；而实施例1的IV曲线与上述工作原理分析相吻合。
为了证明该器件能工作在VDD比其维持电压高的情况下且不发生latch-up现象，现通过电路混合仿真验证之。
图9为人体模型(HBM)仿真电路图。该电路左侧虚线框内中的HBM circuit部分用于模拟人体泄放静电时的ESD脉冲波形；右侧回路为该器件的电源供给回路，其中HVsource为电源电压，RL为负载电阻，DUT为测试模块，并通过二极管隔离HBM circuit与HVsource回路，确保HBM circuit产生的ESD脉冲不会影响到HV source。
图10为实施例1的闩锁免疫混合仿真结果曲线，该曲线由图9所示HBM电路仿真得到。由该图可知，输入HBM的模拟波形后，传统双向SCR器件将发生闩锁，导致器件在HBM波形过后无法正常关断，进而使得电源电压VDD被钳位在15V以下。而该专利所提出的高维持电流ESD防护器件，虽然在120ns处也会被钳位到一个低于电源电压VDD电位进行ESD泄放，但是由于该器件的维持电流Ih很高，当ESD脉冲消退之后，仅凭电源电压无法使整个回路的电流维持在Ih以上，从而达到闩锁免疫的目的。
实施例2
如图4所示，本实施例的器件结构和实施例1的区别在于：第一PWELL区201与第二PWELL区202中间设有NWELL区10，第二N+接触区12位于NWELL区10内部上方。
实施例3
如图5所示，本实施例和实施例2的主要区别在于：第二PWELL区202内部上方设有TOP区23。其中，TOP区23为P型掺杂，或N型掺杂。
实施例4
如图6所示，本实施例和实施例3的区别在于：第一PWELL区201右侧与NWELL区10左侧相切处设有触发区14，且触发区14一部分位于第一PWELL区201内，一部分位于NWELL区10内。
实施例5
如图7所示，本实施例和实施例3的区别在于：第一N+接触区11与第二N+接触区12之间的上表面设有氧化层03，且氧化层03左边与第一N+接触区11相切且右边与第二N+接触区12相切；在氧化层03上表面设有多晶硅或金属栅极04。
Claims (8)
1.一种高维持电流ESD防护器件，其特征在于包括：P型衬底(00)、位于P型衬底00上方的第一N型外延层(01)、位于第一N型外延层(01)内部上方左侧的第一PWELL区(201)、位于第一PWELL区(201)内部上方的第一P+接触区(21)、位于第一PWELL区(201)内部上方的第一N+接触区(11)；其中，第一P+接触区(21)位于第一N+接触区(11)左侧；位于第一N型外延层(01)内部上方右侧的第二PWELL区(202)、位于第二PWELL区(202)内部上方的第二P+接触区(22)；位于第一N型外延层(01)上方且不与第一PWELL区(201)及第二PWELL区(202)相接触的第二N+接触区(12)；第一N+接触区(11)与第一P+接触区(21)通过金属短接形成金属阴极(31)；第二P+接触区(22)与第二N+接触区(12)通过金属短接形成阳极(32)。
2.根据权利要求1所述的一种高维持电流ESD防护器件，其特征在于：第一PWELL区(201)与第二PWELL区(202)中间设有NWELL区(10)，第二N+接触区(12)位于NWELL区(10)内部上方。
3.根据权利要求2所述的一种高维持电流ESD防护器件，其特征在于：第二PWELL区(202)内部上方设有TOP区(23)。
4.根据权利要求3所述的一种高维持电流ESD防护器件，其特征在于：TOP区(23)为P型掺杂，或N型掺杂。
5.根据权利要求3所述的一种高维持电流ESD防护器件，其特征在于：第一PWELL区(201)右侧与NWELL区(10)左侧相切处设有触发区(14)，且触发区(14)一部分位于第一PWELL区(201)内，一部分位于NWELL区(10)内。
6.根据权利要求5所述的一种高维持电流ESD防护器件，其特征在于：触发区(14)为P型掺杂，或N型掺杂。
7.根据权利要求3所述的一种高维持电流ESD防护器件，其特征在于：第一N+接触区(11)与第二N+接触区(12)之间的上表面设有氧化层(03)，且氧化层(03)左边与第一N+接触区(11)相切且右边与第二N+接触区(12)相切；在氧化层(03)上表面设有多晶硅或金属栅极(04)。
8.根据权利要求1～7任意一项所述的一种高维持电流ESD防护器件，其特征在于：所述器件中各掺杂类型相应变为相反的掺杂，即P型掺杂变为N型掺杂的同时N型掺杂变为P型掺杂。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810971515.4A CN109119416B (zh) | 2018-08-24 | 2018-08-24 | 高维持电流esd防护器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810971515.4A CN109119416B (zh) | 2018-08-24 | 2018-08-24 | 高维持电流esd防护器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109119416A CN109119416A (zh) | 2019-01-01 |
| CN109119416B true CN109119416B (zh) | 2023-03-03 |
Family
ID=64860639
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810971515.4A Active CN109119416B (zh) | 2018-08-24 | 2018-08-24 | 高维持电流esd防护器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109119416B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114664815B (zh) * | 2022-03-18 | 2023-10-24 | 电子科技大学 | 内嵌npn结构的高维持电压tvs分立器件 |
| CN114783995B (zh) * | 2022-04-21 | 2023-04-25 | 电子科技大学 | 一种用于esd保护的高维持电压环流scr结构 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6236087B1 (en) * | 1998-11-02 | 2001-05-22 | Analog Devices, Inc. | SCR cell for electrical overstress protection of electronic circuits |
| CN102544115A (zh) * | 2012-03-15 | 2012-07-04 | 电子科技大学 | 一种低触发电压高镇流电阻的scr esd保护器件 |
| CN103456722A (zh) * | 2012-05-30 | 2013-12-18 | 新加坡商格罗方德半导体私人有限公司 | 闩锁周全以硅控整流器为基础的设备 |
| CN104576639A (zh) * | 2014-12-11 | 2015-04-29 | 江南大学 | 一种具有小回滞窗口的高压esd保护器件 |
| CN106328644A (zh) * | 2015-06-18 | 2017-01-11 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件和电子装置 |
| CN106449604A (zh) * | 2016-11-23 | 2017-02-22 | 电子科技大学 | 一种用于esd防护的具有高维持电压的scr |
| CN106449733A (zh) * | 2016-11-23 | 2017-02-22 | 电子科技大学 | 一种用于esd防护的无闩锁scr |
| CN107731814A (zh) * | 2017-11-15 | 2018-02-23 | 淮阴师范学院 | 一种内嵌低触发电压pnp结构的双向esd防护结构 |
| CN107833884A (zh) * | 2017-11-02 | 2018-03-23 | 杰华特微电子（杭州）有限公司 | 用于静电保护的可控硅电路及其器件结构 |
-
2018
- 2018-08-24 CN CN201810971515.4A patent/CN109119416B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6236087B1 (en) * | 1998-11-02 | 2001-05-22 | Analog Devices, Inc. | SCR cell for electrical overstress protection of electronic circuits |
| CN102544115A (zh) * | 2012-03-15 | 2012-07-04 | 电子科技大学 | 一种低触发电压高镇流电阻的scr esd保护器件 |
| CN103456722A (zh) * | 2012-05-30 | 2013-12-18 | 新加坡商格罗方德半导体私人有限公司 | 闩锁周全以硅控整流器为基础的设备 |
| CN104576639A (zh) * | 2014-12-11 | 2015-04-29 | 江南大学 | 一种具有小回滞窗口的高压esd保护器件 |
| CN106328644A (zh) * | 2015-06-18 | 2017-01-11 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件和电子装置 |
| CN106449604A (zh) * | 2016-11-23 | 2017-02-22 | 电子科技大学 | 一种用于esd防护的具有高维持电压的scr |
| CN106449733A (zh) * | 2016-11-23 | 2017-02-22 | 电子科技大学 | 一种用于esd防护的无闩锁scr |
| CN107833884A (zh) * | 2017-11-02 | 2018-03-23 | 杰华特微电子（杭州）有限公司 | 用于静电保护的可控硅电路及其器件结构 |
| CN107731814A (zh) * | 2017-11-15 | 2018-02-23 | 淮阴师范学院 | 一种内嵌低触发电压pnp结构的双向esd防护结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109119416A (zh) | 2019-01-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100642651B1 (ko) | 정전기 방전용 실리콘 제어 정류기 | |
| CN107017248B (zh) | 一种基于浮空阱触发的低触发电压scr结构 | |
| CN108520875B (zh) | 一种高维持电压npnpn型双向可控硅静电防护器件 | |
| CN108461491B (zh) | 一种高维持电压的低触发双向可控硅静电防护器件 | |
| CN108807372B (zh) | 一种低压触发高维持电压可控硅整流器静电释放器件 | |
| CN107731811B (zh) | 一种用于esd防护的依靠纵向bjt触发的scr器件 | |
| CN110335866B (zh) | 一种基于纳米级集成电路工艺的双向低触发esd保护器件 | |
| CN107452735B (zh) | 一种嵌入无沟道型ldpmos的双向可控硅静电防护器件 | |
| CN110190052B (zh) | 一种用于全芯片esd防护的三端紧凑复合型scr器件 | |
| US10910362B2 (en) | High voltage ESD protection device | |
| CN111668209A (zh) | 一种低漏电的用于低压esd防护的可控硅整流器 | |
| CN109119416B (zh) | 高维持电流esd防护器件 | |
| CN109103182B (zh) | 双向esd防护器件 | |
| CN109065537B (zh) | 用于esd防护的高维持电流scr器件 | |
| CN109768041B (zh) | 一种基于scr的高维持电压esd器件 | |
| CN109119417B (zh) | 闩锁免疫的双向esd防护器件 | |
| CN109103183B (zh) | 双向高维持电流scr器件 | |
| CN107946372B (zh) | 用于esd防护的可控硅整流器 | |
| US7012305B2 (en) | Electro-static discharge protection circuit for dual-polarity input/output pad | |
| CN107579065B (zh) | 一种高维持电压可控硅静电防护器件 | |
| CN212485327U (zh) | 功率器件静电放电保护电路 | |
| CN212625577U (zh) | 一种功率器件静电放电保护电路 | |
| CN113421924B (zh) | 一种二极管触发的双向scr器件 | |
| CN109103184B (zh) | 双向高维持电流esd防护器件 | |
| KR100783641B1 (ko) | 트리거 전압을 낮춘 실리콘 제어 정류기 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |