CN111668209A - 一种低漏电的用于低压esd防护的可控硅整流器 - Google Patents

一种低漏电的用于低压esd防护的可控硅整流器 Download PDF

Info

Publication number
CN111668209A
CN111668209A CN202010522705.5A CN202010522705A CN111668209A CN 111668209 A CN111668209 A CN 111668209A CN 202010522705 A CN202010522705 A CN 202010522705A CN 111668209 A CN111668209 A CN 111668209A
Authority
CN
China
Prior art keywords
heavily doped
conductivity type
doped region
region
low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010522705.5A
Other languages
English (en)
Other versions
CN111668209B (zh
Inventor
刘志伟
邹柯鹏
杜飞波
刘继芝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN202010522705.5A priority Critical patent/CN111668209B/zh
Publication of CN111668209A publication Critical patent/CN111668209A/zh
Application granted granted Critical
Publication of CN111668209B publication Critical patent/CN111668209B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明属于电子技术领域，涉及静电放电(ESD)保护电路的设计，具体提供一种低漏电的用于低压ESD防护的可控硅整流器，用以克服传统DCSCR在基于局部IO端口的ESD防护架构下会产生较大的漏电和静态功耗的问题。本发明通过在器件内部嵌入一个PMOS开关，能够在非常紧凑的版图面积下，实现动态的触发电压；具体来说，当ESD脉冲来临时，PMOS开关导通，此时器件能够在很低的电压下及时触发开启；而在芯片正常工作时，PMOS开关断开，此时触发路径中反偏PN结的存在使得器件的触发电压大幅度提高，因而能够在电源电压下实现很低的直流漏电流。综上，本发明所提出的器件结构能够在满足先进的低压ESD防护需求的基础上大幅减小静态功耗，同时维持非常紧凑的版图布局。

Description

一种低漏电的用于低压ESD防护的可控硅整流器
技术领域
本发明属于电子技术领域，具体涉及静电放电(ESD：Electro-Static discharge)保护电路的设计，尤其指一种二极管直连触发的可控硅整流器(Direct-ConnectedSilicon-Controlled Rectifier简称DCSCR)；具体为一种低漏电的用于低压ESD防护的可控硅整流器(Low lea kageDirect-Connected Silicon-Controlled Rectifie简称LLDCSCR)。
背景技术
当两个带有不同电势的物体相互靠近或接触时，往往会产生电荷的转移现象，而这种现象称之为静电放电(Electro-Static discharge，简称ESD)现象。由于ESD现象会影响芯片的工作状态，因此提出了相应的ESD防护技术，同时应用于芯片的生产和运输中。片上芯片的防护往往通过引脚与引脚之间引入防护电路来达到相应的防护能力；因此为了适用于各种设计芯片的要求，不同的ESD防护器件(SCR，GGNMOS，diode)得到了发展。而随着工艺尺寸的逐渐变小，栅氧化层的击穿电压也随之变小，这使得ESD防护的窗口也随之变窄，从而大大增大了设计的难度。
针对设计要求的提高(即需要低触发，以及相对高的维持电压)提出了DCSCR，通过两个二极管辅助SCR的开启实现电流的放电。如图1所示为传统的DCSCR器件结构，该DCSCR器件由二极管触发部分和SCR电流泄放部分构成；其中，P型重掺杂区131、N型阱区130、N型重掺杂区132构成一个二极管，P型重掺杂区141、P型阱区140、N型重掺杂区142构成一个二极管，两个二极管经金属线150串联构成器件触发部分；P型重掺杂区131、N型阱区130、P型阱区140、N型重掺杂区142构成SCR电流泄放部分；且上述重掺杂区之间通过浅沟槽隔离；DCSCR器件的P型阱区140在水平方向上与N型阱区130、N型阱去区160相邻且被N型阱区130和N型阱区160构成的环所包围，P型阱区140在纵向方向上又被N型深阱区120将其与P型衬底110相隔离；所述P型重掺杂区131与PAD1相连，作为DCSCR器件的阳极(Anode，简称A)；所述N型重掺杂区142与PAD2相连，作为DCSCR器件的阴极(Cathode，简称C)。然而传统DCSCR结构通常用于如图2所示的基于电源轨的全芯片ESD防护架构下，但是在一些ESD设计要求中只能使用到如图3所示的基于局部IO端口的ESD防护架构；而在该架构下使用DCSCR结构用于ESD防护，将会由于DCSCR触发特性，使得在电路正常工作时，DCSCR很容易就开启，致使虽然泄放通路很短能很快实现快速泄放电流，但这会产生较大的漏电和静态功耗；而要想减小漏电可以通过堆叠DCSCR，而这样将会提高器件的占用面积以及触发电压。
基于此，本发明提出了一种低漏电的用于低压ESD防护的可控硅整流器，在如图3所示的基于局部IO端口的ESD防护架构下，同时具有低压与低漏电的特性。
发明内容
本发明的目的在于提供一种新型低漏电的用于低压ESD防护的可控硅整流器，在维持低触发电压的特性的前提下，进一步降低了漏电。本发明通过内部结构设计，在器件内部引入一个PMOS管辅助触发SCR，同时通过将栅连接于VDD达到控制漏电的作用；在基于局部IO端口的ESD防护架构下，用于IO到GND，利用VDD做为开关控制的三端器件。
为实现上述目的，本发明采用的技术方案如下：
一种低漏电的用于低压ESD防护的可控硅整流器，包括：
第一种导电类型硅衬底110；所述第一种导电类型硅衬底110上形成的相邻接的第一个第二种导电类型阱区130、第一种导电类型阱区140以及第二个第二种导电类型阱区160；且第一个第二种导电类型阱区130和第二个第二种导电类型阱区160将第一种导电类型阱区140包围，第一种导电类型阱区140与所述第一种导电类型硅衬底110之间通过第二种导电类型深阱区120相隔离；
所述第一个第二种导电类型阱区130内设有第一个第一种导电类型重掺杂区131、第一个第二种导电类型重掺杂区132、第二个第一种导电类型重掺杂区133和第三个第一种导电类型重掺杂区134；其中，第一个第一种导电类型重掺杂区131与GND相连、且与第一个第二种导电类型重掺杂区132之间设有浅沟槽隔离；所述第一个第二种导电类型重掺杂区132与第二个第一种导电类型重掺杂区133之间设有浅沟槽隔离；所述第二个第一种导电类型重掺杂区133和第三个第一种导电类型重掺杂区134之间的硅表面上设置有第一个栅氧化层区150；所述第一个第二种导电类型重掺杂区132与第三个第一种导电类型重掺杂区134两者均与IO相连；
所述第一种导电类型阱区140内设有第二个第二种导电类型重掺杂区141和第四个第一种导电类型重掺杂区142；所述第二个第二种导电类型重掺杂区141与第四个第一种导电类型重掺杂区142之间的硅表面上有第二个栅氧化层区151；所述第二个第一种导电类型重掺杂区133与第四个第一种导电类型重掺杂区142通过金属直接连接；所述第三个第一种导电类型重掺杂区134与第二个第二种导电类型重掺杂区141之间设有浅沟槽隔离；所述第二个第二种导电类型重掺杂区141与GND相连；
所述第一个栅氧化层150上覆盖有多晶硅层通过电阻R与VDD端口相连。
本发明的有益效果在于：
本发明提供一种用于低压ESD防护的低漏电型可控硅整流器，通过在器件内部嵌入一个PMOS开关，能够在非常紧凑的版图面积下，实现动态的触发电压；具体来说，当ESD脉冲来临时，PMOS开关导通，此时器件能够在很低的电压下及时触发开启；而在芯片正常工作时，PMOS开关断开，此时触发路径中反偏PN结的存在使得器件的触发电压大幅度提高，因而能够在电源电压下实现很低的直流漏电流。综上，本发明所提出的器件结构能够在满足先进的低压ESD防护需求的基础上大幅减小静态功耗，同时维持非常紧凑的版图布局。
附图说明
图1为传统DCSCR的截面图。
图2为基于电源轨的全芯片ESD防护架构图。
图3为基于局部IO端口的ESD防护架构图。
图4为本发明低漏电的用于低压ESD防护的可控硅整流器截面图。
图5为本发明低漏电的用于低压ESD防护的可控硅整流器等效电路图。
具体实施方式
下面结合附图和具体实施方式对本发明进行详细说明。
本实施例提供一种低漏电的用于低压ESD防护的可控硅整流器，其结构如图1所示，包括：
P型硅衬底110；所述P型硅衬底110上形成的相邻接的N型阱区130、P型阱区140以及N型阱区160；且N型阱区130和N型阱区160将P型阱区140包围，P型阱区140与所述P型硅衬底110之间通过N型深阱区120相隔离；
所述N型阱区130内设有P型重掺杂区131、N型重掺杂区132、P型重掺杂区133和P型重掺杂区134；其中，P型重掺杂区131与GND相连、且与N型重掺杂区132之间设有浅沟槽隔离；所述N型重掺杂区132与P型重掺杂区133之间设有浅沟槽隔离；所述P型重掺杂区133和P型重掺杂区134之间的硅表面上设置有栅氧化层区150；所述N型重掺杂区132与P型重掺杂区134两者均与IO相连；
所述N型阱区140内设有N型重掺杂区141和P型重掺杂区142；所述N型重掺杂区141与P型重掺杂区142之间的硅表面上有栅氧化层区151；所述P型重掺杂区133与P型重掺杂区142通过金属直接连接；所述P型重掺杂区134与N型重掺杂区141之间设有浅沟槽隔离；所述N型重掺杂区141与GND相连；
所述栅氧化层150上覆盖有多晶硅层通过电阻R与VDD端口相连。
从工作原理上讲：
当ESD到来时，此时内部芯片处于掉电状态；此时PMOS的栅近似处于浮空状态，给所述LLDCSCR器件的IO施加一个正向脉冲；当IO上电位Vin大于开启电压Vt1＝Vg+Vth+Vd(其中Vg为第一个PMOS栅上电压，Vth为第一个PMOS开启的阈值电压，Vd为P型阱区140和N型重掺杂区141构成的二极管的导通电压)，电流首先从IO流经由P型重掺杂区134，然后经过第一个PMOS管沟道到达P型重掺杂区133，经过金属线流经由P型重掺杂区142、P型阱区140、N型重掺杂区141构成的二极管后到达GND，形成了正向触发路径；此时，由于P型阱区140和N型重掺杂区141构成的p-n结正偏，因此N型重掺杂区132、N型阱区130、P型阱区140、N型重掺杂区141，构成的寄生npn晶体管导通；此时npn晶体管将有大量的电子从发射区注入到集电区，并在N型阱电阻Rn上产生压降，随着电流的逐渐增大使得Rn上压降逐渐高于0.7V；此时P型重掺杂区134和N型阱区130构成的p-n结正偏，则由P型重掺杂区134、N型阱区130、P型阱区140构成的寄生pnp晶体管导通；此后，寄生pnp管的集电极电流为寄生npn管提供基极电流，同时寄生npn管的集电极电流为寄生pnp管提供基极电流，两管形成电流正反馈机制，由P型重掺杂区134、N型阱区130、P型阱区140、N型重掺杂区141构成的SCR电流泄放通路导通；
当给LLDCSCR器件的IO施加一个反向脉冲时；此时IO上电位只需要大于Vd(P型重掺杂区131、N型阱区130形成的二极管的导通电压)，电流将从GND流经P型重掺杂区131、N型阱区130、N型重掺杂区132后通过IO实现放电；
当电路正常工作时，此时内部芯片处于上电状态；此时PMOS的栅上电压处于电源电压VDD，而IO上电位Vin需大于开启电压Vt1＝Vg+Vth+Vd(其中Vg＝VDD为第一个PMOS栅上电压，Vth为第一个PMOS开启的阈值电压，Vd为P型阱区140和N型重掺杂区141构成的二极管的导通电压)电流才会从IO流经由P型重掺杂区134，然后经过第一个PMOS管沟道到达P型重掺杂区133，经过金属线流经由P型重掺杂区142、P型阱区140、N型重掺杂区141构成的二极管后到达GND；由于IO上的电位Vin是处于VDD和GND之间，所以该电流路径将很难形成；其次IO上电位需大于开启电压Vt2＝VB(VB为pn结雪崩击穿电压)，而IO上电位Vin也不会超过N型阱区和P型重掺杂区131之间的雪崩击穿电压；因而此时器件从IO到GND的电流路径难以实现，从IO流经到GND上的电流仅仅为非常微弱的反向漏电电流，从而大大的减小了漏电的产生；
由此，一种低漏电的用于低压ESD防护的可控硅整流器得以实现。
以上所述，仅为本发明的具体实施方式，本说明书中所公开的任一特征，除非特别叙述，均可被其他等效或具有类似目的的替代特征加以替换；所公开的所有特征、或所有方法或过程中的步骤，除了互相排斥的特征和/或步骤以外，均可以任何方式组合。

Claims (1)

1.一种低漏电的用于低压ESD防护的可控硅整流器，包括：
第一种导电类型硅衬底(110)；所述第一种导电类型硅衬底(110)上形成的相邻接的第一个第二种导电类型阱区(130)、第一种导电类型阱区(140)以及第二个第二种导电类型阱区(160)；且第一个第二种导电类型阱区(130)和第二个第二种导电类型阱区(160)将第一种导电类型阱区(140)包围，第一种导电类型阱区(140)与所述第一种导电类型硅衬底(110)之间通过第二种导电类型深阱区(120)相隔离；
所述第一个第二种导电类型阱区(130)内设有第一个第一种导电类型重掺杂区(131)、第一个第二种导电类型重掺杂区(132)、第二个第一种导电类型重掺杂区(133)和第三个第一种导电类型重掺杂区(134)；其中，第一个第一种导电类型重掺杂区(131)与GND相连、且与第一个第二种导电类型重掺杂区(132)之间设有浅沟槽隔离；所述第一个第二种导电类型重掺杂区(132)与第二个第一种导电类型重掺杂区(133)之间设有浅沟槽隔离；所述第二个第一种导电类型重掺杂区(133)和第三个第一种导电类型重掺杂区(134)之间的硅表面上设置有第一个栅氧化层区(150)；所述第一个第二种导电类型重掺杂区(132)与第三个第一种导电类型重掺杂区(134)两者均与IO相连；
所述第一种导电类型阱区(140)内设有第二个第二种导电类型重掺杂区(141)和第四个第一种导电类型重掺杂区(142)；所述第二个第二种导电类型重掺杂区(141)与第四个第一种导电类型重掺杂区(142)之间的硅表面上有第二个栅氧化层区(151)；所述第二个第一种导电类型重掺杂区(133)与第四个第一种导电类型重掺杂区(142)通过金属直接连接；所述第三个第一种导电类型重掺杂区(134)与第二个第二种导电类型重掺杂区(141)之间设有浅沟槽隔离；所述第二个第二种导电类型重掺杂区(141)与GND相连；
所述第一个栅氧化层(150)上覆盖有多晶硅层通过电阻R与VDD端口相连。
CN202010522705.5A 2020-06-10 2020-06-10 一种低漏电的用于低压esd防护的可控硅整流器 Active CN111668209B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010522705.5A CN111668209B (zh) 2020-06-10 2020-06-10 一种低漏电的用于低压esd防护的可控硅整流器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010522705.5A CN111668209B (zh) 2020-06-10 2020-06-10 一种低漏电的用于低压esd防护的可控硅整流器

Publications (2)

Publication Number Publication Date
CN111668209A true CN111668209A (zh) 2020-09-15
CN111668209B CN111668209B (zh) 2022-03-15

Family

ID=72386265

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010522705.5A Active CN111668209B (zh) 2020-06-10 2020-06-10 一种低漏电的用于低压esd防护的可控硅整流器

Country Status (1)

Country Link
CN (1) CN111668209B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113990865A (zh) * 2021-12-28 2022-01-28 北京芯可鉴科技有限公司 一种硅控整流器、芯片及电路
CN114361134A (zh) * 2022-01-20 2022-04-15 北京泽声科技有限公司 一种芯片的防表面漏电结构及其应用
CN114497032A (zh) * 2022-04-02 2022-05-13 深圳市晶扬电子有限公司 适用于消费电子的紧凑型静电防护器件及静电防护电路
US20230128298A1 (en) * 2021-10-26 2023-04-27 Shanghai Huali Microelectronics Corporation Electro-Static Discharge Protection Structure and High-Voltage Integrated Circuit

Citations (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6031405A (en) * 1997-10-07 2000-02-29 Winbond Electronics Corporation ESD protection circuit immune to latch-up during normal operation
US6521952B1 (en) * 2001-10-22 2003-02-18 United Microelectronics Corp. Method of forming a silicon controlled rectifier devices in SOI CMOS process for on-chip ESD protection
US20030081362A1 (en) * 2001-10-30 2003-05-01 Dong-Jin Lee Semiconductor controlled rectifier for use in electrostatic discharge protection circuit
JP2005268379A (ja) * 2004-03-17 2005-09-29 Nippon Telegr & Teleph Corp <Ntt> 低容量ｅｓｄ保護回路
US20050269641A1 (en) * 2004-06-04 2005-12-08 Chun-Hsiang Lai Electrostatic protection circuit
US20100103570A1 (en) * 2008-10-27 2010-04-29 Ming-Hsiang Song Circuit and Method for Power Clamp Triggered Dual SCR ESD Protection
CN101834181A (zh) * 2010-03-23 2010-09-15 浙江大学 一种nmos管辅助触发的可控硅电路
CN101916760A (zh) * 2010-05-28 2010-12-15 上海宏力半导体制造有限公司 一种有效避免闩锁效应的可控硅esd保护结构
US20100328826A1 (en) * 2009-06-24 2010-12-30 Salman Akram A Field Effect Resistor for ESD Protection
CN102148241A (zh) * 2010-12-30 2011-08-10 浙江大学 一种耦合电容触发可控硅器件
CN102244105A (zh) * 2011-06-20 2011-11-16 北京大学 具有高维持电压低触发电压esd特性的晶闸管
CN103633087A (zh) * 2013-12-19 2014-03-12 电子科技大学 一种具有esd保护功能的强抗闩锁可控ligbt器件
EP2789012A1 (en) * 2011-12-08 2014-10-15 Sofics BVBA A high holding voltage, mixed-voltage domain electrostatic discharge clamp
CN104124243A (zh) * 2014-08-07 2014-10-29 杨变霞 一种用于esd防护的具有强抗闩锁能力的scr_pnp结构
CN104332981A (zh) * 2014-11-06 2015-02-04 北京大学 一种直流触发与瞬态触发结合的电源钳位esd保护电路
CN104392989A (zh) * 2014-11-06 2015-03-04 北京大学 一种基于可控硅的静电放电保护电路
US20150236011A1 (en) * 2014-02-17 2015-08-20 Allegro Microsystems, Llc Direct connected silicon controlled rectifier (scr) having internal trigger
CN105448908A (zh) * 2015-12-24 2016-03-30 北京大学 一种硅控整流器
KR20160143461A (ko) * 2015-06-06 2016-12-14 강희복 Pn 바리스터 내장5-단자 엔모스 트랜지스터 소자를 이용한 led 장치
KR20160147222A (ko) * 2015-06-14 2016-12-22 강희복 Power LDMOS트립 구동부 내장 5-단자 엔모스 트랜지스터 소자를 이용한 누전 차단 장치
CN107403797A (zh) * 2016-05-20 2017-11-28 中芯国际集成电路制造(上海)有限公司 高压 esd 保护器件、电路及装置
CN108493186A (zh) * 2018-02-28 2018-09-04 南京邮电大学 一种pmos触发并箝拉内部电压的scr型esd防护器件
CN108538831A (zh) * 2018-04-10 2018-09-14 电子科技大学 一种用于输入输出端口和电源钳位的scr器件
EP3382757A1 (en) * 2017-03-28 2018-10-03 Nxp B.V. Electrostatic discharge (esd) protection device and method for operating an esd protection device
CN110323207A (zh) * 2019-06-26 2019-10-11 电子科技大学 一种用于低压防护的新型scr器件
CN110335866A (zh) * 2019-06-26 2019-10-15 电子科技大学 一种基于纳米级集成电路工艺的双向低触发esd保护器件

Patent Citations (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6031405A (en) * 1997-10-07 2000-02-29 Winbond Electronics Corporation ESD protection circuit immune to latch-up during normal operation
US6521952B1 (en) * 2001-10-22 2003-02-18 United Microelectronics Corp. Method of forming a silicon controlled rectifier devices in SOI CMOS process for on-chip ESD protection
US20030081362A1 (en) * 2001-10-30 2003-05-01 Dong-Jin Lee Semiconductor controlled rectifier for use in electrostatic discharge protection circuit
JP2005268379A (ja) * 2004-03-17 2005-09-29 Nippon Telegr & Teleph Corp <Ntt> 低容量ｅｓｄ保護回路
US20050269641A1 (en) * 2004-06-04 2005-12-08 Chun-Hsiang Lai Electrostatic protection circuit
US20100103570A1 (en) * 2008-10-27 2010-04-29 Ming-Hsiang Song Circuit and Method for Power Clamp Triggered Dual SCR ESD Protection
US20100328826A1 (en) * 2009-06-24 2010-12-30 Salman Akram A Field Effect Resistor for ESD Protection
CN101834181A (zh) * 2010-03-23 2010-09-15 浙江大学 一种nmos管辅助触发的可控硅电路
CN101916760A (zh) * 2010-05-28 2010-12-15 上海宏力半导体制造有限公司 一种有效避免闩锁效应的可控硅esd保护结构
CN102148241A (zh) * 2010-12-30 2011-08-10 浙江大学 一种耦合电容触发可控硅器件
CN102244105A (zh) * 2011-06-20 2011-11-16 北京大学 具有高维持电压低触发电压esd特性的晶闸管
EP2789012A1 (en) * 2011-12-08 2014-10-15 Sofics BVBA A high holding voltage, mixed-voltage domain electrostatic discharge clamp
CN103633087A (zh) * 2013-12-19 2014-03-12 电子科技大学 一种具有esd保护功能的强抗闩锁可控ligbt器件
US20150236011A1 (en) * 2014-02-17 2015-08-20 Allegro Microsystems, Llc Direct connected silicon controlled rectifier (scr) having internal trigger
CN104124243A (zh) * 2014-08-07 2014-10-29 杨变霞 一种用于esd防护的具有强抗闩锁能力的scr_pnp结构
CN104332981A (zh) * 2014-11-06 2015-02-04 北京大学 一种直流触发与瞬态触发结合的电源钳位esd保护电路
CN104392989A (zh) * 2014-11-06 2015-03-04 北京大学 一种基于可控硅的静电放电保护电路
KR20160143461A (ko) * 2015-06-06 2016-12-14 강희복 Pn 바리스터 내장5-단자 엔모스 트랜지스터 소자를 이용한 led 장치
KR20160147222A (ko) * 2015-06-14 2016-12-22 강희복 Power LDMOS트립 구동부 내장 5-단자 엔모스 트랜지스터 소자를 이용한 누전 차단 장치
CN105448908A (zh) * 2015-12-24 2016-03-30 北京大学 一种硅控整流器
CN107403797A (zh) * 2016-05-20 2017-11-28 中芯国际集成电路制造(上海)有限公司 高压 esd 保护器件、电路及装置
EP3382757A1 (en) * 2017-03-28 2018-10-03 Nxp B.V. Electrostatic discharge (esd) protection device and method for operating an esd protection device
CN108493186A (zh) * 2018-02-28 2018-09-04 南京邮电大学 一种pmos触发并箝拉内部电压的scr型esd防护器件
CN108538831A (zh) * 2018-04-10 2018-09-14 电子科技大学 一种用于输入输出端口和电源钳位的scr器件
CN110323207A (zh) * 2019-06-26 2019-10-11 电子科技大学 一种用于低压防护的新型scr器件
CN110335866A (zh) * 2019-06-26 2019-10-15 电子科技大学 一种基于纳米级集成电路工艺的双向低触发esd保护器件

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
仝壮，李浩亮，刘志伟，刘俊杰，尹沙楠: "一种用于片上静电防护的新型闩锁免疫可控硅", 《微电子学》 *
尹沙楠，李浩亮，刘志伟，刘俊杰，仝壮: "一种新型的高维持电压可控硅", 《微电子学》 *
王源，贾嵩，张钢刚，陈中建，吉利久: "新型低泄漏防闩锁ESD钳位保护电路", 《北京大学学报(自然科学版)》 *
许海龙，李浩亮，刘志伟，邹望辉，陈瑞博: "用于片上ESD防护的新型高维持电压可控硅", 《微电子学》 *
陈磊，李浩亮，刘志伟，刘俊杰，杨波: "内嵌PMOS的高维持电压LVTSCR设计", 《现代电子技术》 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230128298A1 (en) * 2021-10-26 2023-04-27 Shanghai Huali Microelectronics Corporation Electro-Static Discharge Protection Structure and High-Voltage Integrated Circuit
CN113990865A (zh) * 2021-12-28 2022-01-28 北京芯可鉴科技有限公司 一种硅控整流器、芯片及电路
CN114361134A (zh) * 2022-01-20 2022-04-15 北京泽声科技有限公司 一种芯片的防表面漏电结构及其应用
CN114497032A (zh) * 2022-04-02 2022-05-13 深圳市晶扬电子有限公司 适用于消费电子的紧凑型静电防护器件及静电防护电路
CN114497032B (zh) * 2022-04-02 2022-07-15 深圳市晶扬电子有限公司 适用于消费电子的紧凑型静电防护器件及静电防护电路

Also Published As

Publication number Publication date
CN111668209B (zh) 2022-03-15

Similar Documents

Publication Publication Date Title
CN111668209B (zh) 一种低漏电的用于低压esd防护的可控硅整流器
CN107017248B (zh) 一种基于浮空阱触发的低触发电压scr结构
US8039899B2 (en) Electrostatic discharge protection device
CN108520875B (zh) 一种高维持电压npnpn型双向可控硅静电防护器件
TWI409930B (zh) 靜電放電保護之架構
CN110335866B (zh) 一种基于纳米级集成电路工艺的双向低触发esd保护器件
CN110491875B (zh) 一种双向可控硅静电保护器件
US9041054B2 (en) High holding voltage electrostatic discharge protection device
CN110323207B (zh) 一种用于低压防护的scr器件
CN110649016A (zh) 无回滞效应硅控整流器型esd保护结构及其实现方法
CN110265391B (zh) 一种内嵌浮空n+区的ligbt型esd防护器件
CN111933639A (zh) 一种用于高压容限电路的静电保护结构
CN113871382B (zh) 一种优化esd防护性能的dcscr器件
CN109148438B (zh) 高压静电保护器件及等效电路
CN109244068B (zh) 一种ligbt型高压esd保护器件
CN108766964B (zh) Ldmos静电保护器件
CN113421924B (zh) 一种二极管触发的双向scr器件
CN115621277A (zh) 用于esd防护的pwell隔离的栅控二极管触发scr器件
US11222886B2 (en) ESD protection device with low trigger voltage
CN111739887B (zh) 基于晶闸管的静电保护单元及其并联结构
KR101349998B1 (ko) 정전기 방전 보호 장치
CN110690213A (zh) 一种双向可控硅静电防护器件
CN111725204A (zh) 一种具有双向scr结构的esd保护器件
CN115708208B (zh) 静电保护电路和静电保护结构
CN114664815B (zh) 内嵌npn结构的高维持电压tvs分立器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant