CN114497032B - 适用于消费电子的紧凑型静电防护器件及静电防护电路 - Google Patents

适用于消费电子的紧凑型静电防护器件及静电防护电路 Download PDF

Info

Publication number
CN114497032B
CN114497032B CN202210343059.5A CN202210343059A CN114497032B CN 114497032 B CN114497032 B CN 114497032B CN 202210343059 A CN202210343059 A CN 202210343059A CN 114497032 B CN114497032 B CN 114497032B
Authority
CN
China
Prior art keywords
well region
type
heavily doped
doped active
electrostatic protection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210343059.5A
Other languages
English (en)
Other versions
CN114497032A (zh
Inventor
高东兴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Jingyang Electronics Co ltd
Original Assignee
Shenzhen Jingyang Electronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Jingyang Electronics Co ltd filed Critical Shenzhen Jingyang Electronics Co ltd
Priority to CN202210343059.5A priority Critical patent/CN114497032B/zh
Publication of CN114497032A publication Critical patent/CN114497032A/zh
Application granted granted Critical
Publication of CN114497032B publication Critical patent/CN114497032B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0292—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using a specific configuration of the conducting means connecting the protective devices, e.g. ESD buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种适用于消费电子的紧凑型静电防护器件及静电防护电路，本发明静电防护器件包括第一导电类型衬底，设置在第一导电类型衬底上的第一导电类型阱区、第二导电类型阱区及第二导电类型深阱区，所述第二导电类型深阱区设置在所述第一导电类型阱区和第一导电类型衬底之间；所述第一导电类型阱区内设有两个第二类型重掺杂有源区，所述第二导电类型阱区内设有两个第一类型重掺杂有源区；一第二类型重掺杂有源区和一第一类型重掺杂有源区分别设有电源脚，用于连接电源端和电源地端，另一第二类型重掺杂有源区及另一第一类型重掺杂有源区用于接I/O端口。本发明能够大幅降低电子产品的制造成本和封装尺寸。

Description

适用于消费电子的紧凑型静电防护器件及静电防护电路
技术领域
本发明涉及集成电路结构领域，具体涉及一种适用于消费电子的紧凑型静电防护器件，还设计一种包括所述适用于消费电子的紧凑型静电防护器件的静电防护电路。
背景技术
静电放电（Electro-Static Discharge，简称ESD）是集成电路可靠性领域的一个重要分支。随着半导体制造工艺的不断发展，静电放电事件所引起的芯片/印刷电路板（Printed Circuit Board，简称PCB）损伤愈发严重，这很大程度上会延长电子产品的研发周期，增大研发费用，并很有可能恶化产品最终的使用寿命。因此，为电子产品提供有效的片上（on-chip）ESD防护，以及为PCB电路提供可靠的片外（off-chip）防护，如瞬变电压抑制二极管（Transient Voltage Suppressor，简称TVS），均是十分必要的。
目前，工业界最典型的整体静电防护方案由“二极管器件 + 电源钳位电路”所构成，见附图1（a）。其中，电源钳位电路通常被放置于电源轨（VDD，VCC等）和地轨（GND，VSS等）之间，用于泄放供电轨道上的静电荷。而二极管器件，细分为P型二极管（P型重掺杂区/N阱DIODE，简称DP）和N型二极管（N型重掺杂区/P阱 DIODE，简称DN），两者的结构剖面图见附图1（b）。通常P型二极管被放置于信号端（Input/Output，简称I/O）与电源轨之间，具有单向导电性，ESD整流方向为：I/O→VDD；而N型二极管被放置于信号端（Input/Output，简称I/O）与地轨之间，同样具有单向导电性，ESD整流方向为：GND→I/O。通过上述的“二极管器件 + 电源钳位电路”防护网络，便可以实现任意两个端口之间的静电防护功能。
然而需要注意的是，ESD器件自身的寄生参数（如寄生电容）还会对内部电路造成影响，尤其是在一些高频的信号端口上，放置于I/O端口两侧的ESD防护器件自身的寄生电容会严重干扰内部电路的正常工作。ESD器件额外引入的寄生电容很可能会造成电路功能的紊乱。在高频端口的ESD防护工程中，通常需要在ESD鲁棒性和寄生电容之间进行折衷，因而，在不牺牲鲁棒性的前提下，如何有效降低ESD防护器件的寄生电容一直是高频ESD防护工程中的一大难题。
传统的二极管器件，由于其器件结构和版图通常较为简单，因而优化空间很小。近些年来，一种P-N-P-N四层器件，也叫浮空基极的可控硅整流器，作为一种低电容ESD防护器件在多种制造工艺中被广泛的提出，以取代传统的ESD二极管器件，如附图2（a）、图2（b）、图2（c）所示。相比二极管，P-N-P-N器件的器件结构和工作机理都要复杂的多，但其I-V特性通常却与二极管相差不大，如附图2（d）所示，这也使得其能够在整体静电防护网络中替代传统二极管的角色。然而，对于典型的商用CMOS工艺，在版图实现中，P-N-P-N器件相比二极管，需要多使用一个深N阱和一个环状的N阱（用于隔离P阱），这会大大增加版图面积。对比附图1（a）和2（a）可知，当信号端口的数量较多时，利用P-N-P-N器件替换二极管，所额外增加的版图面积是相当可观的，这会大幅增加产品的封装尺寸及制造成本，尤其是对于消费电子，如手机和平板电脑等便携式设备，是无法容忍的。
发明内容
为解决现有技术中实现低寄生电容而带来的版图面积增大的技术问题，本发明提供一种适用于消费电子的紧凑型静电防护器件及包括所述适用于消费电子的紧凑型静电防护器件的静电防护电路。
本发明一种适用于消费电子的紧凑型静电防护器件,包括第一导电类型衬底，设置在第一导电类型衬底上的第一导电类型阱区、第二导电类型阱区及第二导电类型深阱区，所述第二导电类型深阱区设置在所述第一导电类型阱区和第一导电类型衬底之间，用于隔离所述第一导电类型衬底和所述第一导电类型阱区；
所述第一导电类型阱区内设有两个第二类型重掺杂有源区，所述第二导电类型阱区内设有两个第一类型重掺杂有源区；
一第二类型重掺杂有源区和一第一类型重掺杂有源区分别设有电源脚，包括用于连接电源端和电源地端的第一脚和第二脚，另一第二类型重掺杂有源区及另一第一类型重掺杂有源区设有接I/O端口的第三脚。
本发明作进一步改进，所述第二导电类型深阱区的范围从硅片表面到其与第一导电类型衬底相连的结深处，呈现出一阱状，所述第一导电类型阱区形成于所述第二导电类型深阱区内。
本发明作进一步改进，所述第二导电类型深阱区为设置在所述第一导电类型阱区和第二导电类型阱区下方的埋层，所示第二导电类型阱区为设置在所述第一导电类型阱区外围的、用于隔离所述第一导电类型阱区和第一导电类型衬底的第二导电类型阱区环。
本发明作进一步改进，所述第一导电类型衬底为P型衬底，所述第一导电类型阱区为P阱区，所述第二导电类型阱区为N阱区，所述第二导电类型深阱区为N深阱，所述第二类型重掺杂有源区为N型重掺杂有源区，所述第一类型重掺杂有源区为P型重掺杂有源区，所述N型重掺杂有源区的电源脚用于接电源端，所述P型重掺杂有源区的电源脚用于接电源地端。
本发明作进一步改进，所述第一导电类型衬底为N型衬底，所述第一导电类型阱区为N阱区，所述第二导电类型阱区为P阱区，所述第二导电类型深阱区为P深阱，所述第二类型重掺杂有源区为P型重掺杂有源区，所述第一类型重掺杂有源区为N型重掺杂有源区，所述N型重掺杂有源区的电源脚用于接电源端，所述P型重掺杂有源区的电源脚用于接电源地端。
本发明作进一步改进，所述两个第二类型重掺杂有源区及两个第一类型重掺杂有源区均为条状，在所述第一导电类型衬底上方平行并列设置。
本发明作进一步改进，所述两个第二类型重掺杂有源区在所述第一导电类型阱区内纵向叠放，两个第一类型重掺杂有源区在第二导电类型阱区内纵向叠放。
本发明作进一步改进，重掺杂有源区之间设有隔离结构，所述隔离结构包括但不限于浅沟槽隔离结构或场氧化层隔离结构。
本发明还提供一种包括所述适用于消费电子的紧凑型静电防护器件的静电防护电路，还包括电源模块、设置在电源模块电源轨和电源地轨之间的电源钳位电路，所述紧凑型静电防护器件的数量为一个以上，其两个电源脚分别接电源端和电源地端，第三脚接电子器件内部电路的I/O端口。
本发明作进一步改进，所述电源钳位电路包括但不限于RC延迟触发的MOSFET器件、栅极接地的N-MOSFET器件、栅极接电源的P-MOSFET器件、栅极接电阻的N-MOSFET器件、低电压触发的可控硅整流器（LVTSCR）、二极管辅助触发的可控硅整流器中的一种或多种。
与现有技术相比，本发明的有益效果是：相比现有P-N-P-N器件（每一个器件只能提供一条P-N-P-N电流通道），本发明可以在近似的版图面积下同时提供两路P-N-P-N电流通道，从而使得本发明利用一个该紧凑型静电防护器件便可以同时实现对I/O→VDD和GND→I/O两条通路的静电防护。也就是说，本发明采用一个该紧凑型静电防护器件可以替代现有的两个P-N-P-N器件的功能，从而实现非常紧凑的版图布局，大幅降低电子产品的制造成本和封装尺寸；本发明尤其适用于消费类电子领域，对其产品的小型化、便携化需求提供了一种良好的整体静电防护解决方案；此外，本发明对于各个防护路径VDD→I/O，VDD→GND，以及I/O→GND通路，均不存在任何的P-N-P-N通道，这保证了本发明电路具有足够的耐压能力和抗闩锁能力。
附图说明
为了更清楚地说明本申请或现有技术中的方案，下面将对实施例或现有技术描述中所需要使用的附图作一个简单介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1（a）为现有技术利用二极管实现的经典的静电防护方案的架构拓扑图；
图1（b）为现有技术利用二极管实现的经典的静电防护方案的二极管剖面结构示意图；
图2（a）为现有的利用P-N-P-N器件实现的静电防护方案的架构拓扑图；
图2（b）为现有的利用P-N-P-N器件实现的静电防护方案P-N-P-N器件的剖面结构示意图；
图2（c）为现有的利用P-N-P-N器件实现的静电防护方案P-N-P-N器件的电路等效图；
图2（d）为现有的利用P-N-P-N器件实现的静电防护方案P-N-P-N器件的I-V特性示意图；
图3为本发明静电防护电路架构拓扑图；
图4（a）本发明紧凑型静电防护器件第一实施例结构示意图；
图4（b）为第一实施例紧凑型静电防护器件水平方向纵剖面结构示意图；
图5（a）为本发明紧凑型静电防护器件第二实施例结构示意图；
图5（b）为第二实施例紧凑型静电防护器件A-A’剖面结构示意图；
图5（c）为第二实施例紧凑型静电防护器件B-B’剖面结构示意图。
具体实施方式
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请技术领域的技术人员通常理解的含义相同；本文中在申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请；本申请的说明书和权利要求书及上述附图说明中的术语“包括”和“具有”以及它们的任何变形，意图在于覆盖不排他的包含。本申请的说明书和权利要求书或上述附图中的术语“第一”、“第二”等是用于区别不同对象，而不是用于描述特定顺序。
在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。
为了使本技术领域的人员更好地理解本申请方案，下面将结合附图，对本申请实施例中的技术方案进行清楚、完整地描述。
如图3所示，本发明静电防护电路包括适用于消费电子的紧凑型静电防护器件和电源模块，还包括设置在电源模块电源轨和电源地轨之间的电源钳位电路，本例可以根据电子器件内部电路的I/O端口数量设置多个紧凑型静电防护器件，其中，一个紧凑型静电防护器件器件可以替换原来两个二极管或两个P-N-P-N器件的功能，这使得对于每个信号端口，只需要放置一个该紧凑型静电防护器件，便可以在电源钳位的协助下，实现任意端口之间的静电防护。这有利于大幅减小产品的版图面积，封装尺寸，降低制造成本。
本发明相比现有P-N-P-N器件（每一个器件只能提供一条P-N-P-N电流通道），可以在近似的版图面积下同时提供两路P-N-P-N电流通道，从而使得在相应提出的紧凑型静电防护方案中，利用一个该紧凑型静电防护器件便可以同时实现对I/O→VDD和GND→I/O两条通路的静电防护。也就是说，一个该紧凑型静电防护器件可以替代两个P-N-P-N器件的功能，从而实现非常紧凑的版图布局，大幅降低电子产品的制造成本和封装尺寸。本发明专利尤其适用于消费类电子领域，对其产品的小型化、便携化需求提供了一种良好的整体静电防护解决方案。
优选地，本发明的电源钳位电路，可以采用各种典型电源钳位电路，如RC延迟触发的MOSFET器件（RC-MOS），栅极接地的N-MOSFET器件（GGNMOS），栅极接电源的P-MOSFET器件（GDPMOS），栅极接电阻的N-MOSFET器件（GCNMOS），低电压触发的可控硅整流器（LVTSCR），二极管辅助触发的可控硅整流器（DTSCR）等等。
优选地，在本发明静电防护电路，对于I/O端口的ESD防护器件选用上，并不仅仅局限于本发明所提出的紧凑型静电防护器件，对于不同的I/O端口，以及单个I/O端口内部，根据不同的性能需求，在现有的ESD防护器件与本发明所提出的紧凑型静电防护器件之间，可以进行灵活的组合使用。本发明在设置紧凑型静电防护器件外，还可以根据需求组合设置现有的各种典型I/O端口ESD防护器件，例如：各种二极管及其堆叠形式，直连型可控硅整流器（DCSCR），其他结构形式的P-N-P-N器件等等。
如图4（a）、4（b）、5（a）、5（b）和5（c）所示，本发明适用于消费电子的紧凑型静电防护器件，存在一个P阱（P150），该P阱周围存在一个N阱环（N140），该P阱下方存在一个深N阱（N120）。N阱环和深N阱共同将该P阱与P型衬底（P110）相隔离开。在N阱（N140）内部存在两个P型重掺杂有源区（P+141和P+142），分别通过导线102、103连接至I/O端口和电源地；在P阱（P150）内部存在两个N型重掺杂有源区（N+151和N+152），分别通过导线101、102连接至电源和I/O端口。
其中，各个部件的含义及用途如下：
P110通常代表半导体工艺的P型衬底；
N120和N130通常代表深N阱，旨在将其内部的P阱与工艺的P型衬底相隔离；
N140和N160通常代表N阱，而P150和P170通常代表P阱；
P+141、P+142和P+161通常代表重掺杂的P型区域（即P型有源区）；
N+151、N+152和N+171通常代表重掺杂的N型区域（即N型有源区）；
101、102和103代表导线，也称为金属互联线。其中，101通常接至电源端（VDD），102通常接至信号端（I/O），103通常接至地端（GND）。
本发明对于不同的制造工艺，当衬底为N型时，上述紧凑型静电防护器件仍然有效，其结构组成变为：存在一个N阱，该N阱周围存在一个P阱环，该N阱下方存在一个深P阱。P阱环和深P阱共同将该N阱与N型衬底相隔离开。在P阱内部存在两个N型重掺杂有源区，分别连接至电源和I/O端口；在N阱内部存在两个P型重掺杂有源区，分别连接至地端和I/O端口。
本发明静电防护器件，对于不同的制造工艺，深N（P）阱的形貌可能发生变化。对于大尺寸工艺，深N（P）阱的范围为从硅片表面到其结深处，呈现出一个阱状，此时只利用深N（P）阱就可以将其内部的P（N）阱与外部的P（N）型衬底相隔离开；但对于一些先进CMOS工艺，深N（P）阱可能会演变为一个N（P）型埋层，只存在于N（P）阱和P（N）阱区域的下方，此时为了有效地将P（N）阱与P（N）型衬底相隔离，还需要在P（N）阱的周围设置一圈N（P）阱（即N（P）阱环），与下方的深N（P）阱共同实现电学隔离功能。
本发明针对不同的制造工艺，两种类型的重掺杂有源区之间的隔离结构可能有所不同，比如无隔离结构，或采用浅沟槽隔离（Shallow Trench Isolation，简称STI）或场氧化层（Field Oxide，简称FOX）的隔离结构等等。
通过上述结构可知：
本发明紧凑型静电防护器件通过在每个阱中放置两个相同掺杂类型的重掺杂有源区，并合理的分配每个有源区的电极连接，便可以在不改变整体结构配置（一个N阱环（N140），一个P阱（P150）和一个深N阱（N120））的前提下，实现两条具有低寄生电容特性的P-N-P-N电流泄放通道（如图4（b）、图5（b）、图5（c）虚线所示，分别为P+142/N140/P150/N+152和P+141/N140/P150/N+151），分别代表了GND→I/O和I/O→VDD的防护路径。与此同时，对于VDD→I/O，VDD→GND，以及I/O→GND通路，均不存在任何的P-N-P-N通道，这保证了足够的耐压能力和抗闩锁（latch-up）能力。
如图5（a）、图5（b）和图5（c）所示，作为本发明的第二实施例，该实施例旨在解决第一实施例的缺陷——每条P-N-P-N路径较长。在该版图实施例中，位于同一个阱内的两个相同掺杂类型的有源区，采用“纵向叠放”，使得两个有源区到 “N阱（N140）和P阱（P150）交界处”的距离均为最短值，便可以大幅缩短P-N-P-N路径的长度（见图5（b）和图5（c）），从而优化导通电阻和开启速度。
本发明在不改变各个脚金属电极的连接关系情况下，每个阱内部的重掺杂有源区排列方式可变，即N阱内的两个P型重掺杂有源区的相对位置可变，P阱内的两个N型重掺杂有源区的相对位置可变，并不仅限于图4（a）和图5（a）的实施例。
以上所述之具体实施方式为本发明的较佳实施方式，并非以此限定本发明的具体实施范围，本发明的范围包括并不限于本具体实施方式，凡依照本发明所作的等效变化均在本发明的保护范围内。

Claims (10)

1.适用于消费电子的紧凑型静电防护器件，其特征在于，包括：第一导电类型衬底，设置在第一导电类型衬底上的第一导电类型阱区、第二导电类型阱区及第二导电类型深阱区，所述第二导电类型深阱区设置在所述第一导电类型阱区和第一导电类型衬底之间，用于隔离所述第一导电类型衬底和所述第一导电类型阱区；
所述第一导电类型阱区内设有两个第二类型重掺杂有源区，所述第二导电类型阱区内设有两个第一类型重掺杂有源区；
一第二类型重掺杂有源区和一第一类型重掺杂有源区分别设有电源脚，包括用于连接电源端和电源地端的第一脚和第二脚，另一第二类型重掺杂有源区及另一第一类型重掺杂有源区设有接I/O端口的第三脚。
2.根据权利要求1所述的适用于消费电子的紧凑型静电防护器件，其特征在于：所述第二导电类型深阱区的范围从硅片表面到其与第一导电类型衬底相连的结深处，呈现出一阱状，所述第一导电类型阱区形成于所述第二导电类型深阱区内。
3.根据权利要求1所述的适用于消费电子的紧凑型静电防护器件，其特征在于：所述第二导电类型深阱区为设置在所述第一导电类型阱区和第二导电类型阱区下方的埋层，所示第二导电类型阱区为设置在所述第一导电类型阱区外围的、用于隔离所述第一导电类型阱区和第一导电类型衬底的第二导电类型阱区环。
4.根据权利要求1-3任一项所述的适用于消费电子的紧凑型静电防护器件，其特征在于：所述第一导电类型衬底为P型衬底，所述第一导电类型阱区为P阱区，所述第二导电类型阱区为N阱区，所述第二导电类型深阱区为N深阱，所述第二类型重掺杂有源区为N型重掺杂有源区，所述第一类型重掺杂有源区为P型重掺杂有源区，所述N型重掺杂有源区的电源脚用于接电源端，所述P型重掺杂有源区的电源脚用于接电源地端。
5.根据权利要求1-3任一项所述的适用于消费电子的紧凑型静电防护器件，其特征在于：所述第一导电类型衬底为N型衬底，所述第一导电类型阱区为N阱区，所述第二导电类型阱区为P阱区，所述第二导电类型深阱区为P深阱，所述第二类型重掺杂有源区为P型重掺杂有源区，所述第一类型重掺杂有源区为N型重掺杂有源区，所述N型重掺杂有源区的电源脚用于接电源端，所述P型重掺杂有源区的电源脚用于接电源地端。
6.根据权利要求1-3任一项所述的适用于消费电子的紧凑型静电防护器件，其特征在于：所述两个第二类型重掺杂有源区及两个第一类型重掺杂有源区均为条状，在所述第一导电类型衬底上方平行并列设置。
7.根据权利要求1-3任一项所述的适用于消费电子的紧凑型静电防护器件，其特征在于：所述两个第二类型重掺杂有源区在所述第一导电类型阱区内纵向叠放，两个第一类型重掺杂有源区在第二导电类型阱区内纵向叠放。
8.根据权利要求1-3任一项所述的适用于消费电子的紧凑型静电防护器件，其特征在于：重掺杂有源区之间设有隔离结构，所述隔离结构包括但不限于浅沟槽隔离结构或场氧化层隔离结构。
9.一种静电防护电路，包括电源模块和权利要求1-8任一项所述的适用于消费电子的紧凑型静电防护器件，其特征在于：还包括设置在电源模块电源轨和电源地轨之间的电源钳位电路，所述紧凑型静电防护器件的数量为一个以上，其两个电源脚分别接电源端和电源地端，第三脚接电子器件内部电路的I/O端口。
10.根据权利要求9所述的静电防护电路，其特征在于：所述电源钳位电路包括但不限于RC延迟触发的MOSFET器件、栅极接地的N-MOSFET器件、栅极接电源的P-MOSFET器件、栅极接电阻的N-MOSFET器件、低电压触发的可控硅整流器（LVTSCR）、二极管辅助触发的可控硅整流器中的一种或多种。
CN202210343059.5A 2022-04-02 2022-04-02 适用于消费电子的紧凑型静电防护器件及静电防护电路 Active CN114497032B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210343059.5A CN114497032B (zh) 2022-04-02 2022-04-02 适用于消费电子的紧凑型静电防护器件及静电防护电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210343059.5A CN114497032B (zh) 2022-04-02 2022-04-02 适用于消费电子的紧凑型静电防护器件及静电防护电路

Publications (2)

Publication Number Publication Date
CN114497032A CN114497032A (zh) 2022-05-13
CN114497032B true CN114497032B (zh) 2022-07-15

Family

ID=81487428

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210343059.5A Active CN114497032B (zh) 2022-04-02 2022-04-02 适用于消费电子的紧凑型静电防护器件及静电防护电路

Country Status (1)

Country Link
CN (1) CN114497032B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114709210B (zh) * 2022-06-07 2022-09-02 深圳市晶扬电子有限公司 适用纳米级FinFET工艺的低钳位电压静电保护器件
CN115050736B (zh) * 2022-06-10 2023-05-23 深圳市晶扬电子有限公司 低压工艺的静电保护器件及整体静电防护方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106486476A (zh) * 2015-08-28 2017-03-08 台湾积体电路制造股份有限公司 保护电路
CN110335866A (zh) * 2019-06-26 2019-10-15 电子科技大学 一种基于纳米级集成电路工艺的双向低触发esd保护器件
CN111599806A (zh) * 2020-05-18 2020-08-28 深圳市晶扬电子有限公司 用于esd保护的低功耗双向scr器件和静电防护电路
CN111668209A (zh) * 2020-06-10 2020-09-15 电子科技大学 一种低漏电的用于低压esd防护的可控硅整流器
CN111725204A (zh) * 2019-07-18 2020-09-29 中国科学院上海微系统与信息技术研究所 一种具有双向scr结构的esd保护器件
CN113871382A (zh) * 2021-09-23 2021-12-31 电子科技大学 一种优化esd防护性能的dcscr器件

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4437682B2 (ja) * 2004-03-17 2010-03-24 日本電信電話株式会社 低容量ｅｓｄ保護回路
US8299533B2 (en) * 2010-11-24 2012-10-30 International Business Machines Corporation Vertical NPNP structure in a triple well CMOS process

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106486476A (zh) * 2015-08-28 2017-03-08 台湾积体电路制造股份有限公司 保护电路
CN110335866A (zh) * 2019-06-26 2019-10-15 电子科技大学 一种基于纳米级集成电路工艺的双向低触发esd保护器件
CN111725204A (zh) * 2019-07-18 2020-09-29 中国科学院上海微系统与信息技术研究所 一种具有双向scr结构的esd保护器件
CN111599806A (zh) * 2020-05-18 2020-08-28 深圳市晶扬电子有限公司 用于esd保护的低功耗双向scr器件和静电防护电路
CN111668209A (zh) * 2020-06-10 2020-09-15 电子科技大学 一种低漏电的用于低压esd防护的可控硅整流器
CN113871382A (zh) * 2021-09-23 2021-12-31 电子科技大学 一种优化esd防护性能的dcscr器件

Also Published As

Publication number Publication date
CN114497032A (zh) 2022-05-13

Similar Documents

Publication Publication Date Title
KR101042140B1 (ko) 바이폴라 트랜지스터 베이스 스내치를 사용한 대칭 블로킹 과도전압 억제기
US9318479B2 (en) Electrostatic discharge (ESD) silicon controlled rectifier (SCR) with lateral gated section
CN114497032B (zh) 适用于消费电子的紧凑型静电防护器件及静电防护电路
US8039899B2 (en) Electrostatic discharge protection device
CN104733454B (zh) 用于保护射频和微波集成电路的装置与方法
CN109599393B (zh) 侧向瞬时电压抑制器
CN106057781B (zh) 静电放电保护器件的制造方法
CN111599806A (zh) 用于esd保护的低功耗双向scr器件和静电防护电路
US7772650B2 (en) Layout structure of electrostatic discharge protection circuit
CN112216690A (zh) 具有低寄生电容的静电放电保护结构及其静电放电保护电路
US6590264B2 (en) Hybrid diodes with excellent ESD protection capacity
CN113871382B (zh) 一种优化esd防护性能的dcscr器件
US7138701B2 (en) Electrostatic discharge protection networks for triple well semiconductor devices
US20140302647A1 (en) Symmetric blocking transient voltage suppressor (tvs) using bipolar npn and pnp transistor base snatch
CN111785717B (zh) Scr静电保护结构及其形成方法
CN114783997B (zh) 一种可控硅静电放电保护结构
CN113838847B (zh) 一种用于低压esd防护的双向dcscr器件
US11621262B2 (en) Dual-directional silicon-controlled rectifier
CN114068525A (zh) 一种双向硅控整流器
CN111341770B (zh) 一种低触发电压的esd保护结构、集成电路及设备
CN102891186A (zh) 保护二极管以及具备该保护二极管的半导体装置
CN217562565U (zh) 一种双向硅控整流器
CN108109964A (zh) 瞬态电压抑制器及其制作方法
CN111370401B (zh) 一种esd保护结构、集成电路及电子设备
CN115954356B (zh) 高压双向可控硅静电放电保护器件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant