CN113838847B - 一种用于低压esd防护的双向dcscr器件 - Google Patents
一种用于低压esd防护的双向dcscr器件 Download PDFInfo
- Publication number
- CN113838847B CN113838847B CN202111026423.7A CN202111026423A CN113838847B CN 113838847 B CN113838847 B CN 113838847B CN 202111026423 A CN202111026423 A CN 202111026423A CN 113838847 B CN113838847 B CN 113838847B
- Authority
- CN
- China
- Prior art keywords
- heavily doped
- conductivity
- type
- injection region
- doped injection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000002457 bidirectional effect Effects 0.000 title abstract description 38
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 8
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 8
- 239000010703 silicon Substances 0.000 claims abstract description 8
- 238000002347 injection Methods 0.000 claims description 107
- 239000007924 injection Substances 0.000 claims description 107
- 239000002184 metal Substances 0.000 claims description 22
- 239000000758 substrate Substances 0.000 claims description 9
- 238000002955 isolation Methods 0.000 claims description 8
- 238000000034 method Methods 0.000 abstract description 10
- 230000001681 protective effect Effects 0.000 abstract description 6
- 230000001960 triggered effect Effects 0.000 abstract description 5
- 238000005457 optimization Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002427 irreversible effect Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
- H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明属于静电放电(Electro‑Static discharge，简称ESD)保护电路设计领域，尤指二极管直连触发的可控硅整流器(Diode‑Connected Silicon Controlled Rectifier，简称DCSCR)，具体提供一种用于低压ESD防护的双向DCSCR器件，该器件为二端器件，可以用于低压任意的IO端口与电源之间提供ESD保护，对正反向的ESD事件，该器件均能做出快速的响应。本发明能够提供双向的ESD防护，且具有低触发电压、高泄流能力、高稳定性等优点；同时，在优化连接方式后拥有更小的导通电阻，实现器件性能进一步优化；此外，在利用双向ESD防护器件组成ESD防护网络时，能够只使用一个双向ESD器件与RC Clamp协同组成ESD防护网络，显著减小版图面积；尤其适用于纳米工艺下的片上双向ESD防护需求。
Description
技术领域
本发明属于静电放电(Electro-Static discharge，简称ESD)保护电路设计领域，尤指二极管直连触发的可控硅整流器(Diode-Connected Silicon ControlledRectifier，简称DCSCR)，具体为一种用于低压ESD防护的双向DCSCR器件。
背景技术
ESD现象在现实世界中无处不在，但在半导体芯片的生产、制造、封装运输以及用户使用过程中，却会对半导体芯片产生破坏性；当ESD来临时，其产生的瞬间高压静电脉冲将会通过芯片的外部管脚流入到芯片内部，使得内部电路的栅极发生不可逆的击穿，从而影响芯片的正常工作。随着集成电路的发展，集成电路的线宽进一步减小，MOSFET器件的栅氧层也越来越薄，使得集成电路芯片对ESD事件越来越敏感；研究发现，约有35％的芯片失效是由ESD事件引起的；因此，集成电路中ESD防护的研究及设计极其重要。
ESD脉冲电流可能会出现在任意两个端口之间，因此对任意的两个端口，均需要为其提供合适的泄流路径使得ESD电流能够快速地进行泄放。通常而言，在输入输出的IO端口，通常可选择的器件有GGNMOS、GCNMOS、二极管串、SCR等器件；而在电源轨线之间，即VDD到VSS亦或是VSS到VDD间，通常采用的解决方式为RC Clamp电路；这样一来，任意方向的ESD事件都可以得到有效的解决，使得被保护的内部电路能免受ESD事件的损坏。
在具体的电路中，为了应对各个方向的ESD事件，从而避免内部电路的损坏，通常需要在IO与VDD、IO与VSS以及VDD与VSS之间分别放置对应的器件进行ESD的防护。例如，如图1所示，位于VDD与IO、IO与VSS间的两个二极管器件，能够提供PD、NS两种模式下的ESD防护；而VDD与VSS之间的Power Clamp电路，可以提供DS与SD两种模式下的ESD防护；二极管与RC Clamp相互组合搭配可以提供PS、ND两种模式下的ESD防护，综上，便实现了全芯片的ESD防护。
DCSCR是一种低触发电压、低电容的ESD防护器件，当电路对于电容较为敏感时，可采用DCSCR代替二极管作为全芯片的防护器件，但如图2所示；尽管这样的策略可以提供ESD的全芯片防护，但针对于PS与ND两种模式而言，ESD泄流路径无疑是十分漫长的，这大大增加了内部电路的损坏风险，因此，双向ESD防护器件的设计是十分有必要的；如图3所示，双向的ESD防护器件组成的ESD防护网络对PS、ND模式都有良好的防护效果。此外，如图4所示，单个的双向ESD防护器件便可以同RC Clamp一起组成ESD的全芯片防护网络，能够在有效地节省版图面积的同时，不破坏ESD防护的完整性。
如图5所示为传统DCSCR的器件结构，该器件具有触发电压低、泄流能力强、稳定性好等优点；该结构可分为二极管触发部分与SCR泄流部分，其中二极管触发部分由P型重掺杂注入区域131、N阱130、N型重掺杂注入区132、金属连接线150、P型重掺杂注入区141、P阱140、N型重掺杂注入区142组成，SCR泄流部分由P型重掺杂注入区131、N阱130、P阱140、N型重掺杂注入区142组成，图中阴影区域为浅槽隔离；当正方向的ESD脉冲电流来临时，二极管率先触发，其后在二极管的辅助下SCR器件触发进行大电流的泄放；但当反方向的ESD事件发生时，由于二极管反偏结的击穿电压过大，器件往往无法开启，无法对内部电路进行有效的保护。
基于此，本发明提出了一种用于低压ESD防护的双向DCSCR器件，该器件可用于低压IO端口的双向ESD防护亦或是电源轨线之间的双向ESD防护。
发明内容
本发明的目的在于提供了一种低压触发的双向DCSCR器件，该器件为二端器件，可以用于低压任意的IO端口与电源之间提供ESD保护；对正反向的ESD事件，该器件均能做出快速的响应；此外，用该器件组成ESD全芯片防护网络时，可以仅使用一个该器件与用于电源轨之间的Power Clamp协同组成防护网络，能有效减小版图面积。
为实现上述的目的，本发明采用的技术方案如下：
一种用于低压ESD防护的双向DCSCR器件，包括：
第一种导电类型硅衬底(110)，所述第一种导电类型硅衬底(110)上形成的第二种导电类型深阱区(120)；所述第二种导电类型深阱区(120)上形成的第一个第一种导电类型阱区(130)、第二种导电类型阱区(140)与第二个第一种导电类型阱区(150)，第一个第一种导电类型阱区(130)与第二个第一种导电类型阱区(150)均位于第二种导电类型阱区(140)内且彼此隔离；
所述第一个第一种导电类型阱区(130)内依次设有第一个第二种导电类型重掺杂注入区(131)和第一个第一种导电类型重掺杂注入区(132)，所述第一个第二种导电类型重掺杂注入区(131)与第一个第一种导电类型重掺杂注入区(132)之间设有浅沟槽隔离；
所述第二个第一种导电类型阱区(150)内依次设有第二个第一种导电类型重掺杂注入区(151)和第二个第二种导电类型重掺杂注入区(152)，所述第二个第二种导电类型重掺杂注入区(152)与第二个第一种导电类型重掺杂注入区(151)之间设有浅沟槽隔离；
位于第一个第一种导电类型阱区(130)与第二个第一种导电类型阱区(150)之间的第二种导电类型阱区(140)内依次设有第三个第一种导电类型重掺杂重掺杂注入区(141)、第三个第二种导电类型重掺杂重掺杂注入区(142)与第四个第一种导电类型重掺杂重掺杂注入区(143)，所述第三个第一种导电类型重掺杂重掺杂注入区(141)、第三个第二种导电类型重掺杂重掺杂注入区(142)与第四个第一种导电类型重掺杂重掺杂注入区(143)之间设有浅沟槽隔离；
所述第一个第一种导电类型重掺杂注入区(132)与第三个第一种导电类型重掺杂重掺杂注入区(141)之间设有浅沟槽隔离，所述第四个第一种导电类型重掺杂重掺杂注入区(143)与第二个第一种导电类型重掺杂注入区(151)之间设有浅沟槽隔离；
所述第一个第一种导电类型重掺杂注入区(132)、第三个第二种导电类型重掺杂重掺杂注入区(142)与第二个第一种导电类型重掺杂注入区(151)均通过金属互联线(160)相连；
所述第一个第二种导电类型重掺杂注入区(131)与第三个第一种导电类型重掺杂重掺杂注入区(141)通过金属均与端口一相连，所述第四个第一种导电类型重掺杂重掺杂注入区(143)与第二个第二种导电类型重掺杂注入区(152)通过金属均与端口二相连；或者，所述第一个第二种导电类型重掺杂注入区(131)与第四个第一种导电类型重掺杂重掺杂注入区(143)通过金属均与端口一相连，所述第三个第一种导电类型重掺杂重掺杂注入区(141)与第二个第二种导电类型重掺杂注入区(152)通过金属均与端口二相连。
本发明的有益效果在于：
本发明提供一种用于ESD防护的低开启电压双向DCSCR器件，能够提供双向的ESD防护，且具有低触发电压、高泄流能力、高稳定性等优点；同时，在优化连接方式后拥有更小的导通电阻，实现器件性能进一步优化；此外，在利用双向ESD防护器件组成ESD防护网络时，能够只使用一个双向ESD器件与RC Clamp协同组成ESD防护网络，显著减小版图面积；尤其适用于纳米工艺下的片上双向ESD防护需求。
附图说明
图1为使用二极管作为防护器件的全芯片ESD保护电路拓扑结构。
图2为使用DCSCR作为防护器件的全芯片ESD保护电路拓扑结构，包括PS、ND模式下的电流路径。
图3为使用双向ESD器件作为防护器件的全芯片ESD保护电路拓扑结构，包括PS、ND模式下的电流路径。
图4为使用单个双向ESD防护器件的全芯片ESD保护电路拓扑结构。
图5为传统DCSCR器件结构图。
图6为本发明提出的双向DCSCR器件结构在T1端遭受正ESD脉冲的电流路径图。
图7为本发明提出的双向DCSCR器件结构在T2端遭受正ESD脉冲的电流路径图。
图8为本发明提出的双向DCSCR器件结构的一种改进型连接方式示意图。
图9为本发明提出的双向DCSCR器件结构的与DCSCR结合使用的全芯片ESD防护方式示意图。
图10为本发明提出的双向DCSCR器件结构的与DCSCR结合使用的全芯片ESD防护的另一种方式示意图。
具体实施方式
下面结合附图和实施例对本发明进行详细说明。
本实施例提供一种用于低压IO端口ESD防护的双向DCSCR器件，如图6、图7所示；具体包括：
P型衬底110，P型衬底上设置的深N阱120；深N阱120上依次设置的N阱140、P阱130、P阱150，P阱130与P阱150设置于N阱140之中并通过N阱隔离排布，P阱130与P阱150的下方通过深N阱120与P型衬底110相隔离；
一侧的P阱130中设置有第一N+重掺杂注入区131与第一P+重掺杂注入区132，另一侧的P阱150中设置有第二P+重掺杂注入区151与第二N+重掺杂注入区152，位于中间的N阱140中设置有第三P+重掺杂注入区141、第三N+重掺杂注入区142与第四P+重掺杂注入区143；其中，第一P+重掺杂注入区、第三N+重掺杂注入区、第二P+重掺杂注入区通过金属导线160相连；第一N+重掺杂注入区与第三P+重掺杂注入区通过金属导线与端口T1相连；第四P+重掺杂注入区与第二N+重掺杂注入区通过金属导线与端口T2相连；相邻重掺杂注入区之间均设有浅沟槽隔离。
从工作原理上讲：
当T1端遭受正ESD脉冲电流时，电流路径如图6所示；器件的导通过程为：电流由T1端的P型重掺杂注入区141流入，经过第一个二极管P+/N阱后进入N阱140并流到N型重掺杂注入区142，通过金属连接线160流向P型重掺杂注入区151，其后通过P阱150并经过P阱/N+二极管流到N型重掺杂注入区152并流向T2端，二极管路径由此导通；二极管导通后，由P型重掺杂注入区141、N阱140、P型重掺杂注入区143组成的寄生PNP三极管也随之导通并进行电流的泄放；最后，由于P阱130、N阱140、P阱150有各自的重掺杂注入区并通过金属导线160相连，因此三个阱的电位为等电位关系，通过二级管与寄生三极管的辅助，由P型重掺杂注入区141、N阱140、P阱150、N型重掺杂注入区152构成的SCR路径导通并进行大电流的泄放。
当T2端遭受正ESD脉冲电流时，电流路径如图7所示；器件的导通过程为：电流由T2端的P型重掺杂注入区143流入，经过第一个二极管P+/N阱后进入N阱140并流到N型重掺杂注入区142，通过金属连接线160流向P型重掺杂注入区132，其后通过P阱130并经过P阱/N+二极管流到N型重掺杂注入区131并流向T1端，二极管路径由此导通；二极管导通后，由P型重掺杂注入区143、N阱140、P型重掺杂注入区141组成的寄生PNP三极管也随之导通并进行电流的泄放；最后，由于P阱150、N阱140、P阱130有各自的重掺杂注入区并通过金属导线160相连，因此三个阱的电位为等电位关系，这将有利于器件触发电压的降低以及快速导通，通过二级管与寄生三极管的辅助，由P型重掺杂注入区143、N阱140、P阱130、N型重掺杂注入区131构成的SCR路径导通并进行大电流的泄放。
本实施例还提出的双向DCSCR器件结构的一种改进型连接方式如图8所示，P型重掺杂注入区132、N型重掺杂注入区142与P型重掺杂注入区151仍通过金属互联线160相连，N型重掺杂注入区131与P型重掺杂注入区143则通过金属连接到端口T1上，P型重掺杂注入区141与N型重掺杂注入区152则通过金属连接到端口T2上；通过这样的连接方式，由P型重掺杂注入区143、N阱140、P阱150、N型重掺杂注入区152构成的SCR路径中，N阱140的部分的电流路径得到大幅度的缩短，这将使得器件的导通电阻减小，防护能力增强，有利于保护内部电路免于ESD事件的损伤。同时，改变连接方式后的器件仍为双向DCSCR，仍具有极低的开启电压与双向的ESD防护能力。
另外，当电路设计对电容的要求较为严格时，也可选择性地将双向DCSCR换为电容值更小的DCSCR以减小电容值；在全芯片保护电路中，将单个双向DCSCR换为DCSCR，如图9～图10所示；如图9所示，将图2中VDD与IO之间的双向DCSCR换为DCSCR，可以降低部分IO电容的同时，仍对PS模式做出了良好的防护；如图10所示，将图2中VSS与IO之间的双向DCSCR换为DCSCR，可以降低部分IO电容的同时，仍对ND模式做出了良好的防护。
综上，本发明提出的双向DCSCR器件能够对双向的ESD脉冲电流进行防护，相比传统的DCSCR，在保持了低触发电压、高泄流能力、高稳定性等优点的同时做到了双向防护；此外，在利用双向ESD防护器件组成ESD防护网络时，可以只使用一个双向ESD器件与RC Clamp协同组成ESD防护网络，这对于减小版图面积有着巨大的帮助。当电路设计对电容的要求较为严格时，也可选择性地将双向DCSCR换为电容值更小的DCSCR以减小电容值，此时针对PS或是ND模式其中之一仍然做了良好的防护。
以上所述，仅为本发明的具体实施方式，本说明书中所公开的任一特征，除非特别叙述，均可被其他等效或具有类似目的的替代特征加以替换；所公开的所有特征、或所有方法或过程中的步骤，除了互相排斥的特征和/或步骤以外，均可以任何方式组合。
Claims (2)
1.一种用于低压ESD防护的双向DCSCR器件，包括：
第一种导电类型硅衬底(110)，所述第一种导电类型硅衬底(110)上形成的第二种导电类型深阱区(120)；所述第二种导电类型深阱区(120)上形成的第一个第一种导电类型阱区(130)、第二种导电类型阱区(140)与第二个第一种导电类型阱区(150)，第一个第一种导电类型阱区(130)与第二个第一种导电类型阱区(150)均位于第二种导电类型阱区(140)内且彼此隔离；
所述第一个第一种导电类型阱区(130)内依次设有第一个第二种导电类型重掺杂注入区(131)和第一个第一种导电类型重掺杂注入区(132)，所述第二个第一种导电类型阱区(150)内依次设有第二个第一种导电类型重掺杂注入区(151)和第二个第二种导电类型重掺杂注入区(152)，位于第一个第一种导电类型阱区(130)与第二个第一种导电类型阱区(150)之间的第二种导电类型阱区(140)内依次设有第三个第一种导电类型重掺杂重掺杂注入区(141)、第三个第二种导电类型重掺杂重掺杂注入区(142)与第四个第一种导电类型重掺杂重掺杂注入区(143)，相邻重掺杂注入区之间均设有浅沟槽隔离；
所述第一个第一种导电类型重掺杂注入区(132)、第三个第二种导电类型重掺杂重掺杂注入区(142)与第二个第一种导电类型重掺杂注入区(151)均通过金属互联线(160)相连；所述第一个第二种导电类型重掺杂注入区(131)与第三个第一种导电类型重掺杂重掺杂注入区(141)通过金属均与端口一相连，所述第四个第一种导电类型重掺杂重掺杂注入区(143)与第二个第二种导电类型重掺杂注入区(152)通过金属均与端口二相连。
2.一种用于低压ESD防护的双向DCSCR器件，包括：
第一种导电类型硅衬底(110)，所述第一种导电类型硅衬底(110)上形成的第二种导电类型深阱区(120)；所述第二种导电类型深阱区(120)上形成的第一个第一种导电类型阱区(130)、第二种导电类型阱区(140)与第二个第一种导电类型阱区(150)，第一个第一种导电类型阱区(130)与第二个第一种导电类型阱区(150)均位于第二种导电类型阱区(140)内且彼此隔离；
所述第一个第一种导电类型阱区(130)内依次设有第一个第二种导电类型重掺杂注入区(131)和第一个第一种导电类型重掺杂注入区(132)，所述第二个第一种导电类型阱区(150)内依次设有第二个第一种导电类型重掺杂注入区(151)和第二个第二种导电类型重掺杂注入区(152)，位于第一个第一种导电类型阱区(130)与第二个第一种导电类型阱区(150)之间的第二种导电类型阱区(140)内依次设有第三个第一种导电类型重掺杂重掺杂注入区(141)、第三个第二种导电类型重掺杂重掺杂注入区(142)与第四个第一种导电类型重掺杂重掺杂注入区(143)，相邻重掺杂注入区之间均设有浅沟槽隔离；
所述第一个第一种导电类型重掺杂注入区(132)、第三个第二种导电类型重掺杂重掺杂注入区(142)与第二个第一种导电类型重掺杂注入区(151)均通过金属互联线(160)相连；所述第一个第二种导电类型重掺杂注入区(131)与第四个第一种导电类型重掺杂重掺杂注入区(143)通过金属均与端口一相连，所述第三个第一种导电类型重掺杂重掺杂注入区(141)与第二个第二种导电类型重掺杂注入区(152)通过金属均与端口二相连。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111026423.7A CN113838847B (zh) | 2021-09-02 | 2021-09-02 | 一种用于低压esd防护的双向dcscr器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111026423.7A CN113838847B (zh) | 2021-09-02 | 2021-09-02 | 一种用于低压esd防护的双向dcscr器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113838847A CN113838847A (zh) | 2021-12-24 |
| CN113838847B true CN113838847B (zh) | 2023-04-07 |
Family
ID=78961984
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111026423.7A Active CN113838847B (zh) | 2021-09-02 | 2021-09-02 | 一种用于低压esd防护的双向dcscr器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113838847B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114664816B (zh) * | 2022-05-19 | 2023-05-19 | 芯峰科技(广州)有限公司 | 一种四阱双向的可控硅结构的快充静电浪涌防护电路 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102208407A (zh) * | 2010-03-31 | 2011-10-05 | 上海宏力半导体制造有限公司 | 复合电源电路以及双向晶闸管 |
| CN105428354A (zh) * | 2015-12-17 | 2016-03-23 | 江南大学 | 一种具有内嵌叉指nmos双向scr结构的esd保护器件 |
| CN108695316A (zh) * | 2018-05-17 | 2018-10-23 | 江南大学 | 一种双向二极管串触发scr结构的esd保护器件 |
| CN111540736A (zh) * | 2020-05-19 | 2020-08-14 | 上海华虹宏力半导体制造有限公司 | Esd结构 |
| CN111599806A (zh) * | 2020-05-18 | 2020-08-28 | 深圳市晶扬电子有限公司 | 用于esd保护的低功耗双向scr器件和静电防护电路 |
| CN112864149A (zh) * | 2021-01-08 | 2021-05-28 | 电子科技大学 | 一种用于esd保护的低压scr器件 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102005000801A1 (de) * | 2005-01-05 | 2006-07-13 | Infineon Technologies Ag | Vorrichtung, Anordnung und System zum ESD-Schutz |
| US9275991B2 (en) * | 2013-02-13 | 2016-03-01 | Analog Devices, Inc. | Apparatus for transceiver signal isolation and voltage clamp |
| FR3044166B1 (fr) * | 2015-11-19 | 2018-03-23 | Stmicroelectronics Sa | Dispositif electronique, en particulier pour la protection contre des surtensions |
-
2021
- 2021-09-02 CN CN202111026423.7A patent/CN113838847B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102208407A (zh) * | 2010-03-31 | 2011-10-05 | 上海宏力半导体制造有限公司 | 复合电源电路以及双向晶闸管 |
| CN105428354A (zh) * | 2015-12-17 | 2016-03-23 | 江南大学 | 一种具有内嵌叉指nmos双向scr结构的esd保护器件 |
| CN108695316A (zh) * | 2018-05-17 | 2018-10-23 | 江南大学 | 一种双向二极管串触发scr结构的esd保护器件 |
| CN111599806A (zh) * | 2020-05-18 | 2020-08-28 | 深圳市晶扬电子有限公司 | 用于esd保护的低功耗双向scr器件和静电防护电路 |
| CN111540736A (zh) * | 2020-05-19 | 2020-08-14 | 上海华虹宏力半导体制造有限公司 | Esd结构 |
| CN112864149A (zh) * | 2021-01-08 | 2021-05-28 | 电子科技大学 | 一种用于esd保护的低压scr器件 |
Non-Patent Citations (2)
| Title |
|---|
| Feibo Du, Fei Hou, Wenqiang Song, YiChen Xu, Jizhi Liu, Zhiwei Liu and Juin J. Liou.Vertical bipolar junction transistor triggered silicon-controlled rectifier for nanoscale ESD engineering.《ELECTRONICS LETTERS》.2020,第56卷(第7期),350-351. * |
| 黄晓宗，刘志伟，纪长志，刘凡，刘继芝，成辉.一种用于ＥＳＤ保护的双向ＳＣＲ特性研究.《微电子学》.2018,第48卷(第1期), 43-47+52. * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113838847A (zh) | 2021-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7825473B2 (en) | Initial-on SCR device for on-chip ESD protection | |
| US7868387B2 (en) | Low leakage protection device | |
| CN103975434B (zh) | 高保持电压、混合电压域静电放电钳位 | |
| US8143700B2 (en) | Electrostatic discharge protection circuit | |
| JP2022517016A (ja) | 高電圧許容型高速インターフェースのための低漏れ電流による電気的過負荷保護 | |
| US20060258067A1 (en) | Device for protecting against electrostatic discharge | |
| CN108807372B (zh) | 一种低压触发高维持电压可控硅整流器静电释放器件 | |
| CN110335866B (zh) | 一种基于纳米级集成电路工艺的双向低触发esd保护器件 | |
| CN102569360A (zh) | 一种基于二极管辅助触发的双向可控硅器件 | |
| CN112864149B (zh) | 一种用于esd保护的低压scr器件 | |
| KR100971431B1 (ko) | 정전기 보호 장치 | |
| CN113871382B (zh) | 一种优化esd防护性能的dcscr器件 | |
| US20140302647A1 (en) | Symmetric blocking transient voltage suppressor (tvs) using bipolar npn and pnp transistor base snatch | |
| CN113838847B (zh) | 一种用于低压esd防护的双向dcscr器件 | |
| US7068482B2 (en) | BiCMOS electrostatic discharge power clamp | |
| CN114497032A (zh) | 适用于消费电子的紧凑型静电防护器件及静电防护电路 | |
| CN108878417B (zh) | 一种高维持mos辅助触发scr结构的瞬态电压抑制器 | |
| US11621262B2 (en) | Dual-directional silicon-controlled rectifier | |
| CN107275324B (zh) | 静电放电保护装置及方法 | |
| CN107546223B (zh) | 一种华夫饼型小岛式二极管触发可控硅静电防护器件 | |
| US8941959B2 (en) | ESD protection apparatus | |
| CN111046623B (zh) | 一种esd二极管的版图设计方法 | |
| CN107579065A (zh) | 一种高维持电压可控硅静电防护器件 | |
| CN103887303B (zh) | 参考单电源的信号io保护装置及其形成方法 | |
| CN102569295B (zh) | 一种基于电容辅助触发的双向可控硅器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |