CN110335866B - 一种基于纳米级集成电路工艺的双向低触发esd保护器件 - Google Patents
一种基于纳米级集成电路工艺的双向低触发esd保护器件 Download PDFInfo
- Publication number
- CN110335866B CN110335866B CN201910562366.0A CN201910562366A CN110335866B CN 110335866 B CN110335866 B CN 110335866B CN 201910562366 A CN201910562366 A CN 201910562366A CN 110335866 B CN110335866 B CN 110335866B
- Authority
- CN
- China
- Prior art keywords
- heavily doped
- doped region
- conductive type
- region
- type heavily
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000002457 bidirectional effect Effects 0.000 title claims abstract description 41
- 238000000034 method Methods 0.000 title claims abstract description 30
- 101100123053 Arabidopsis thaliana GSH1 gene Proteins 0.000 claims description 26
- 101100298888 Arabidopsis thaliana PAD2 gene Proteins 0.000 claims description 26
- 101150092599 Padi2 gene Proteins 0.000 claims description 26
- 102100035735 Protein-arginine deiminase type-2 Human genes 0.000 claims description 26
- 101000590281 Homo sapiens 26S proteasome non-ATPase regulatory subunit 14 Proteins 0.000 claims description 25
- 101001114059 Homo sapiens Protein-arginine deiminase type-1 Proteins 0.000 claims description 25
- 102100023222 Protein-arginine deiminase type-1 Human genes 0.000 claims description 25
- 239000000758 substrate Substances 0.000 claims description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 20
- 229910052710 silicon Inorganic materials 0.000 claims description 20
- 239000010703 silicon Substances 0.000 claims description 20
- 238000002955 isolation Methods 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 8
- 229920005591 polysilicon Polymers 0.000 claims description 8
- 230000001960 triggered effect Effects 0.000 abstract description 4
- 230000003071 parasitic effect Effects 0.000 description 20
- 230000015556 catabolic process Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 3
- 230000009024 positive feedback mechanism Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000003321 amplification Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 230000000740 bleeding effect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
- H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明属于电子技术领域，具体涉及静电放电(ESD：Electro‑Static discharge)保护电路的设计，尤指一种二极管直连触发的可控硅整流器(Diode‑Connected Silicon‑Controlled Rectifier简称DCSCR)；具体为一种基于纳米级集成电路工艺的双向低触发ESD保护器件，用于解决现有DCSCR的反向触发电路的触发电压极大，因此并不能用于纳米级集成电路工艺下的低触发电压窗口的问题。本发明基于纳米级集成电路工艺的双向低触发ESD保护器件，可使用在输入端有正、负电压的情况下，提供有效的双向防护；且在版图改进后，该器件有更快的导通速度和更小的导通电阻，器件性能得到了进一步优化；特别适用于纳米级工艺下的双向ESD防护需求。
Description
技术领域
本发明属于电子技术领域，具体涉及静电放电(ESD：Electro-Static discharge)保护电路的设计，尤指一种二极管直连触发的可控硅整流器(Diode-Connected Silicon-Controlled Rectifier简称DCSCR)；具体为一种基于纳米级集成电路工艺的双向低触发ESD保护器件。
背景技术
静电放电(Electro-Static discharge，简称ESD)现象是指具有不同电势的物体相互靠近或接触时发生的电荷转移现象。静电放电过程中，由于放电时间极短，会产生很大的电流。对于集成电路而言，这种大电流会损伤甚至烧毁内部器件，导致芯片失效。静电放电现象可能出现在芯片生产运输使用的各个环节，因此ESD防护措施对于芯片的可靠性而言是非常重要的。
对于片上(on-chip)ESD防护，要在一个特定半导体工艺上实现ESD器件的设计和优化，首先要确定该工艺的ESD设计窗口；ESD设计窗口就是ESD器件的安全工作区域。ESD设计窗口由两个边界确定，窗口的下限为1.1*VDD(VDD为芯片I/O端信号峰值或电源管脚的工作电压)，保护器件的箝位电压要高于此边界电压以避免闩锁效应的发生；设计窗口的上限为芯片内部核心电路能正常承受而不损坏的最大电压，保护器件要在该边界电压值之前触发，一般来讲这个边界电压值为0.9*BVox(BVox是栅氧化层的击穿电压)。设计窗口上、下限的乘积因子1.1和0.9表示为避免噪声影响各留出10％的安全余量。如图1(a)所示为一个单向的ESD器件设计窗口，其中，Vt1和It1是器件的触发电压和触发电流，Vh和Ih是器件的维持电压和维持电流，Vt2和It2是器件的二次击穿电压和二次击穿电流；从图1(a)可以看出，器件的触发电压、维持电压和二次击穿电压一定要在该ESD设计窗口范围之内，即1.1*VDD～0.9*BVox之间，才能对内部电路起到有效的静电防护。对于先进集成电路工艺，电源电压较低；与此同时，薄氧器件的栅极氧化层厚度不断减薄，使得其击穿电压值更小；进而使得设计窗口更加狭小也大大增加了ESD防护设计的难度。
在具体的应用电路中，有时存在输入端口有正、负电压输入的情况，在这种情况下，ESD防护设计还需要考虑输入为负向电压的情况。如图1(b)所示为具有双向回滞特性的ESD保护器件的设计窗口，双向ESD设计窗口包括正向和负向两个窗口，每个设计窗口对器件的I-V特性的要求同普通的单向ESD设计窗口一致；相比普通的单向ESD设计窗口，双向ESD设计窗口要求ESD保护器件具有双向的ESD防护能力，这无疑增加了ESD器件的设计复杂度。
如图2所示为传统的DCSCR(Diode-Connected Silicon-Controlled Rectifier)器件结构，该DCSCR器件由二极管触发部分和SCR电流泄放部分构成；其中，p型重掺杂区131、n型阱区130、n型重掺杂区132构成一个二极管，p型重掺杂区141、p型阱区140、n型重掺杂区142构成一个二极管，两个二极管经金属线150串联构成器件触发部分；p型重掺杂区131、n型阱区130、p型阱区140、n型重掺杂区142构成SCR电流泄放部分；阴影区域代表由二氧化硅形成的浅沟槽隔离(Shallow Trench Isolation,简称STI)。DCSCR器件的p型阱区140在水平方向上与n型阱区130相邻且被n型阱区130包围，p型阱区140在纵向方向上又被n型深阱区120将其与p型衬底110相隔离；所述p型重掺杂区131与PAD1相连，作为DCSCR器件的阳极；所述n型重掺杂区142与PAD2相连，作为DCSCR器件的阴极。
当给DCSCR器件的PAD1施加一个正脉冲且PAD2接地时，电流首先流经由p型重掺杂区131、n型阱区130、n型重掺杂区132构成的第一个二极管，经过金属线150又流经由p型重掺杂区141、p型阱区140、n型重掺杂区142构成的第二个二极管后到达PAD2；当两个二极管上的压降分别达到其开启电压时，两个二极管开启，DCSCR器件触发；此时，由于p型重掺杂区131和n型阱区130构成的p-n结正偏，因而，由p型重掺杂区131、n型阱区130、p型阱区140构成的寄生pnp晶体管导通，工作在放大区；同理，由于p型阱区140和n型重掺杂区142构成的p-n结正偏，则由n型阱区130、p型阱区140、n型重掺杂区142构成的寄生npn晶体管导通，工作在放大区；此后寄生pnp管的集电极电流为寄生npn管提供基极电流，同时寄生npn管的集电极电流为寄生pnp管提供基极电流，两管形成电流正反馈机制，由p型重掺杂区131、n型阱区130、p型阱区140、n型重掺杂区142构成SCR电流泄放通路导通。
当给DCSCR器件的PAD1施加一个负脉冲且PAD2接地时，当n型重掺杂区142、p型阱区140构成的p-n结和n型阱区130、p型重掺杂区131构成的p-n结的反偏，当反向偏压大于等于上述两个p-n结的击穿电压之和时，电流从PAD2流经由n型重掺杂区142、p型阱区140、p型重掺杂区141构成的二极管与由n型重掺杂区132、n型阱区130、p型重掺杂区131构成的二极管的串联通道到达PAD1；但是，由于二极管的反向击穿电压很大，所以DCSCR的反向触发电路的触发电压极大，因此并不能用于纳米级集成电路工艺下的低触发电压窗口。
基于此，本发明提出了一种可用于双向ESD防护应用的双向DCSCR器件。
发明内容
本发明的目的在于提供一种基于纳米级集成电路工艺的双向低触发ESD保护器件，实现双向的低触发、低阻抗ESD电流泄放通路，特别适用于纳米级工艺下的双向ESD防护需求。
为实现上述目的，本发明采用的技术方案为：
一种基于集成电路工艺的双向低触发ESD保护器件，包括：
第一种导电类型硅衬底110；
所述第一种导电类型硅衬底110上形成相互毗邻的第二种导电类型阱区130和第一种导电类型阱区140、且第一种导电类型阱区被第二种导电类型阱区所包围；第一种导电类型阱区140与所述第一种导电类型硅衬底110之间通过第二种导电类型深阱区120相隔离；
所述第二种导电类型阱区130内设有第一种导电类型重掺杂区A1131、第二种导电类型重掺杂区B1132和第一种导电类型重掺杂区A3133，且所述第一种导电类型重掺杂区A3位于所述第一种导电类型重掺杂区A1与第二种导电类型重掺杂区B1之间；所述第一种导电类型重掺杂区A1与器件的PAD1相连，所述第一种导电类型重掺杂区A3与器件的PAD2相连；
所述第一种导电类型阱区140内设有第一种导电类型重掺杂区A2141、第二种导电类型重掺杂区B2142和第二种导电类型重掺杂区B3143，且所述第二种导电类型重掺杂区B2142位于所述第一种导电类型重掺杂区A2141与第二种导电类型重掺杂区B3143之间；所述第二种导电类型重掺杂区B2142与器件的PAD2相连，所述第二种导电类型重掺杂区B3143与器件的PAD1相连；
所述第二种导电类型重掺杂区B1132与第一种导电类型重掺杂区A2141通过金属互联线150相连；
所述第一种导电类型重掺杂区A1131与第一种导电类型重掺杂区A3133之间、所述第一种导电类型重掺杂区A3133与第二种导电类型重掺杂区B1132之间、所述第二种导电类型重掺杂区B1132与第一种导电类型重掺杂区A2141之间、所述第一种导电类型重掺杂区A2141与第二种导电类型重掺杂区B2142之间、所述第二种导电类型重掺杂区B3143与第二种导电类型重掺杂区B2142之间均设置有浅沟槽隔离。
一种基于纳米级集成电路工艺的双向低触发ESD保护器件，包括：
第一种导电类型硅衬底110；
所述第一种导电类型硅衬底110上形成相互毗邻的第二种导电类型阱区130和第一种导电类型阱区140、且第一种导电类型阱区140被第二种导电类型阱区130所包围；第一种导电类型阱区140与所述第一种导电类型硅衬底110之间通过第二种导电类型深阱区120相隔离；
所述第二种导电类型阱区130内依次设有第一种导电类型重掺杂区A1131、第二种导电类型重掺杂区B1132、第一种导电类型重掺杂区A3133，且相邻重掺杂区之间均采用多晶硅栅进行隔离；所述第一种导电类型重掺杂区A1与器件的PAD1相连，所述第一种导电类型重掺杂区A3与器件的PAD2相连；
所述第一种导电类型阱区140内依次设有第二种导电类型重掺杂区B2142、第一种导电类型重掺杂区A2141和第二种导电类型重掺杂区B3143，且相邻的重掺杂区之间均采用多晶硅栅进行隔离；所述第二种导电类型重掺杂区B2142与器件的PAD2相连，所述第二种导电类型重掺杂区B3143与器件的PAD1相连；
所述第二种导电类型重掺杂区B1132与第一种导电类型重掺杂区A2141通过金属互联线150相连；
所述第一种导电类型重掺杂区A1131与第二种导电类型重掺杂区B2142对应设置、且两者之间均设有浅沟槽隔离；
所述第一种导电类型重掺杂区A3133与第二种导电类型重掺杂区B3143对应设置、且两者之间均设有浅沟槽隔离；
所述第二种导电类型重掺杂区B1132与第一种导电类型重掺杂区A2141对应设置、且两者之间均设有浅沟槽隔离。
本发明的有益效果在于：
本发明提供一种基于纳米级集成电路工艺的双向低触发ESD保护器件，可使用在输入端有正、负电压的情况下，提供有效的双向防护；且在版图改进后，该器件有更快的导通速度和更小的导通电阻，器件性能得到了进一步优化。
附图说明
图1(a)为传统具有负阻特性的ESD保护器件I-V曲线与ESD设计窗口说明图；
图1(b)为传统具有双向负阻特性的ESD保护器件I-V曲线与双向ESD设计窗口说明图；
图2为传统DCSCR器件结构；
图3为实施例1用于纳米级集成电路工艺下的双向DCSCR器件结构；
图4为实施例1用于纳米级集成电路工艺下的双向DCSCR器件结构的一种版图实现结构；
图5为实施例2用于纳米级集成电路工艺下的双向DCSCR器件结构的一种改进型版图实现结构。
具体实施方式
下面结合附图和具体实施方式对本发明进行详细说明。
实施例1
本实施例提供一种基于纳米级集成电路工艺的双向低触发ESD保护器件，该DCSCR器件结构如图3所示，具体包括：
p型硅衬底110；
所述p型硅衬底110上形成相互毗邻的阱区，所述阱区包括一个n型阱区130和一个p型阱区140，且所述p型阱区140被所述n型阱区130所包围；
所述p型硅衬底110上还形成n型深阱区120，且所述p型阱区140被所述n型深阱区120所包围、所述n型深阱区120被所述n型阱区130所包围；所述n型深阱区的作用是将其上方的所述p型阱区140与p型硅衬底110相隔离；
所述n型阱区130内设有p型重掺杂区131、n型重掺杂区132和p型重掺杂区133，且所述p型重掺杂区133位于所述p型重掺杂区131与n型重掺杂区132之间；所述p型重掺杂区131与器件的PAD1相连，所述p型重掺杂区133与器件的PAD2相连；
所述p型阱区140内设有p型重掺杂区141、n型重掺杂区142和n型重掺杂区143；所述n型重掺杂区142与器件的PAD2相连，所述n型重掺杂区143与器件的PAD1相连；
所述n型重掺杂区132通过金属互联线150与p型重掺杂区141相连；
所述p型重掺杂区131、p型重掺杂区133、n型重掺杂区132、p型重掺杂区141、n型重掺杂区142、n型重掺杂区143之间均设有浅沟槽隔离(Shallow Trench Isolation,简称STI)，如图3中阴影区域所示。
本实施例中双向DCSCR器件在传统DCSCR器件基础上，在n型阱区130内的p型重掺杂区131和n型重掺杂区132之间插入一个p型重掺杂区133、且该p型重掺杂区133与两侧的p型重掺杂区131和n型重掺杂区132之间均用STI进行隔离；同时，本双向DCSCR器件还在p型阱区140内的n型重掺杂区142距p型重掺杂区141较远的一侧插入一个n型重掺杂区143、且该n型重掺杂区143与n型重掺杂区142之间用STI进行隔离；新插入的p型重掺杂区133与PAD2相连，新插入的n型重掺杂区143与PAD1相连；因此，本双向DCSCR器件相比传统DCSCR，除了具有由p型重掺杂区131、n型阱区130、p型阱区140、n型重掺杂区142构成的从PAD1到PAD2的SCR电流正向泄放通路(如图3中正向SCR路径)，还具有由p型重掺杂区133、n型阱区130、p型阱区140、n型重掺杂区143构成的从PAD2到PAD1的SCR电流反向泄放通路(如图3中反向SCR路径)，因而可以实现双向ESD防护。
当给所述双向DCSCR器件的PAD1施加一个正脉冲且PAD2接地时,其导通过程与传统DCSCR器件相同：电流首先流经由p型重掺杂区131、n型阱区130、n型重掺杂区132构成的第一个二极管，经过金属线150又流经由p型重掺杂区141、p型阱区140、n型重掺杂区142构成的第二个二极管后到达PAD2，形成了正向触发路径(如图3中正向触发路径)；此时，由于p型重掺杂区131和n型阱区130构成的p-n结正偏，因而，由p型重掺杂区131、n型阱区130、p型阱区140构成的寄生pnp晶体管导通；同时，由于p型阱区140和n型重掺杂区142构成的p-n结正偏，则由n型阱区130、p型阱区140、n型重掺杂区142构成的寄生npn晶体管导通；此后，寄生pnp管的集电极电流为寄生npn管提供基极电流，同时寄生npn管的集电极电流为寄生pnp管提供基极电流，两管形成电流正反馈机制，由p型重掺杂区131、n型阱区130、p型阱区140、n型重掺杂区142构成SCR电流泄放通路导通(如图3中正向SCR路径)，正向的低阻泄放通路至此形成。
当给所述双向DCSCR器件的PAD1施加一个负脉冲且PAD2接地时,其导通过程与正向时类似：电流首先从PAD2流经由p型重掺杂区133、n型阱区130、n型重掺杂区132构成的第一个二极管，经过金属线150又流经由p型重掺杂区141、p型阱区140、n型重掺杂区143构成的第二个二极管后到达PAD1，形成了反向触发路径(如图3中反向触发路径)；此时，由于p型重掺杂区133和n型阱区130构成的p-n结正偏，由p型重掺杂区133、n型阱区130、p型阱区140构成的寄生pnp晶体管导通；同时，由于p型阱区140和n型重掺杂区143构成的p-n结正偏，则由n型阱区130、p型阱区140、n型重掺杂区143构成的寄生npn晶体管导通；此后，寄生pnp管的集电极电流为寄生npn管提供基极电流，同时寄生npn管的集电极电流为寄生pnp管提供基极电流，两管形成电流正反馈机制，由p型重掺杂区133、n型阱区130、p型阱区140、n型重掺杂区143构成SCR电流泄放通路导通，反向的低阻泄放通路至此形成(如图3中反向SCR路径)；由此，本双向DCSCR器件可实现双向ESD防护的功能。
如图4所示为本实施例中双向DCSCR器件的一种版图实现方式，该版图实现方式为在n型阱区130内的p型重掺杂区131和n型重掺杂区132之间插入一个p型重掺杂区133，将其与PAD2相连；同时，在p型阱区140内的n型重掺杂区142距p型重掺杂区141较远的一侧插入一个n型重掺杂区143，将其与PAD1相连；图4所示的版图实现方式为一种传统的条状版图拓扑结构，具有结构简单的优点。
实施例2
本实施例提供了上述双向DCSCR器件的一种改进型版图实现结构，该改进型版图实现结构如图5所示。该实施例包括：
p型硅衬底110；
所述p型硅衬底110上形成相互毗邻的阱区，所述阱区包括一个n型阱区130和一个p型阱区140，且所述p型阱区140被所述n型阱区130包围；
所述p型硅衬底110上还形成n型深阱区120，且所述p型阱区140被所述n型深阱区120包围、所述n型深阱区120被所述n型阱区130包围；所述n型深阱区的作用是将其上方的所述p型阱区140与p型硅衬底110相隔离；
所述n型阱区130内依次设有p型重掺杂区131、n型重掺杂区132、p型重掺杂区133，且相邻的重掺杂区之间均采用多晶硅栅进行隔离，如图5中深灰色区域所示；所述p型重掺杂区131与器件的PAD1相连，所述p型重掺杂区133与器件的PAD2相连；
所述p型阱区140内依次设有n型重掺杂区142、p型重掺杂区141、n型重掺杂区143，且相邻的重掺杂区之间均采用多晶硅栅进行隔离，如图5中深灰色区域所示；所述n型重掺杂区142与PAD2相连，所述n型重掺杂区143与PAD1相连；
所述n型重掺杂区132通过金属互联线150与所述p型重掺杂区141相连；
所述p型重掺杂区131与所述n型重掺杂区142之间均设有浅沟槽隔离；
所述p型重掺杂区133与所述n型重掺杂区143之间均设有浅沟槽隔离；
所述n型重掺杂区132与所述p型重掺杂区141之间均设有浅沟槽隔离。
相较于实施例1中双向DCSCR器件，其版图实现方式的触发路径较远；由于p型重掺杂区133的插入，在正向触发路径中，电流从PAD1出发到达p型重掺杂区131后从n型阱区中依次经过两个STI和一个p型重掺杂区133的距离才到达n型重掺杂区132，这使得第一个二极管的触发路径变长；同理，由于n型重掺杂区142在中间，使得反向二极管触发电路中的第二个二极管电流从p型重掺杂区141需经过两个STI和一个n型重掺杂区142的距离才到达n型重掺杂区143，这使得第二个二极管的触发路径变长；同时，SCR泄放路径开启后器件的导通电阻也可能较大；以上两点均不利于先进集成电路工艺的ESD防护，因而，本实施例提出一种双向DCSCR器件的改进型版图实现方式。
如图5所示为本实施例中双向DCSCR器件的一种改进型版图实现方式，该版图中重掺杂区之间的距离以及阱之间的距离均与图4相同；相比图4中的条状版图结构，本实施例中改进型版图实现方式通过调整重掺杂区域的分布方式，从而改变了双向DCSCR器件中触发二极管串的电流流向，使其与SCR电流泄放路径相垂直，以缩短器件正负极间距，达到减小器件的导通电阻的效果；可以看出，在正向触发路径中，电流从PAD1出发到达p型重掺杂区131后从n型阱区中只经过多晶硅栅的距离就可以到达n型重掺杂区132，这大大缩短了第一个二极管的触发路径；同理，反向二极管触发电路中的第二个二极管电流从p型重掺杂区141经过一个多晶硅栅的距离就到达n型重掺杂区143，这使得第二个二极管的触发路径更短；此外，本实施例版图中还采用了栅隔离二极管来取代图4中的STI来隔离二极管，栅隔离二极管更短的电流导通路径会大大优化器件在CDM模型ESD脉冲下的瞬态电压过冲特性，这对于先进集成电路工艺提供有效的ESD防护是十分有利的。
当给所述双向DCSCR器件的PAD1施加一个正脉冲且PAD2接地时，电流依次流经p型重掺杂区131、n型阱区130、n型重掺杂区132、金属互联线150、p型重掺杂区141、p型阱区140、n型重掺杂区142到达PAD2，利用两个串联的栅隔离二极管形成触发通路(如图5中正向触发通路)；之后随着电流的增大，SCR内部寄生的npn管和pnp管逐渐建立起正反馈，正向SCR泄放路径开启(如图5中正向SCR通路)；当给所述双向DCSCR器件的PAD1施加一个负脉冲时且PAD2接地时，电流依次流经p型重掺杂区133、n型阱区130、n型重掺杂区132、金属互联线150、p型重掺杂区141、p型阱区140、n型重掺杂区143到达PAD1，利用两个串联的栅隔离二极管形成触发通路(如图5中反向SCR通路)；之后随着电流的增大，SCR内部寄生的npn管和pnp管逐渐建立起正反馈，反向SCR泄放路径开启(如图5中反向SCR路径)；综上，本实施例中改进型版图结构可实现双向ESD防护的功效。
以上所述，仅为本发明的具体实施方式，本说明书中所公开的任一特征，除非特别叙述，均可被其他等效或具有类似目的的替代特征加以替换；所公开的所有特征、或所有方法或过程中的步骤，除了互相排斥的特征和/或步骤以外，均可以任何方式组合。
Claims (2)
1.一种基于纳米级集成电路工艺的双向低触发ESD保护器件，包括：
第一种导电类型硅衬底(110)；
所述第一种导电类型硅衬底(110)上形成相互毗邻的第二种导电类型阱区(130)和第一种导电类型阱区(140)，且第一种导电类型阱区被第二种导电类型阱区所包围；第一种导电类型阱区(140)与所述第一种导电类型硅衬底(110)之间通过第二种导电类型深阱区(120)相隔离；
所述第二种导电类型阱区(130)内设有第一种导电类型重掺杂区A1(131)、第二种导电类型重掺杂区B1(132)和第一种导电类型重掺杂区A3(133)，且所述第一种导电类型重掺杂区A3位于所述第一种导电类型重掺杂区A1与第二种导电类型重掺杂区B1之间；所述第一种导电类型重掺杂区A1与器件的PAD1相连，所述第一种导电类型重掺杂区A3与器件的PAD2相连；
所述第一种导电类型阱区(140)内设有第一种导电类型重掺杂区A2(141)、第二种导电类型重掺杂区B2(142)和第二种导电类型重掺杂区B3(143)，且所述第二种导电类型重掺杂区B2位于所述第一种导电类型重掺杂区A2与第二种导电类型重掺杂区B3之间；所述第二种导电类型重掺杂区B2与器件的PAD2相连，所述第二种导电类型重掺杂区B3与器件的PAD1相连；
所述第二种导电类型重掺杂区B1(132)与第一种导电类型重掺杂区A2(141)通过金属互联线(150)相连；
所述第一种导电类型重掺杂区A1与第一种导电类型重掺杂区A3之间、所述第一种导电类型重掺杂区A3与第二种导电类型重掺杂区B1之间、所述第二种导电类型重掺杂区B1与第一种导电类型重掺杂区A2之间、所述第一种导电类型重掺杂区A2与第二种导电类型重掺杂区B2之间、所述第二种导电类型重掺杂区B3与第二种导电类型重掺杂区B2之间均设置有浅沟槽隔离。
2.一种基于纳米级集成电路工艺的双向低触发ESD保护器件，包括：
第一种导电类型硅衬底(110)；
所述第一种导电类型硅衬底(110)上形成相互毗邻的第二种导电类型阱区(130)和第一种导电类型阱区(140)，且第一种导电类型阱区(140)被第二种导电类型阱区(130)所包围；第一种导电类型阱区(140)与所述第一种导电类型硅衬底(110)之间通过第二种导电类型深阱区(120)相隔离；
所述第二种导电类型阱区(130)内依次设有第一种导电类型重掺杂区A1(131)、第二种导电类型重掺杂区B1(132)、第一种导电类型重掺杂区A3(133)，且相邻重掺杂区之间均采用多晶硅栅进行隔离；所述第一种导电类型重掺杂区A1与器件的PAD1相连，所述第一种导电类型重掺杂区A3与器件的PAD2相连；
所述第一种导电类型阱区(140)内依次设有第二种导电类型重掺杂区B2(142)、第一种导电类型重掺杂区A2(141)和第二种导电类型重掺杂区B3(143)，且相邻的重掺杂区之间均采用多晶硅栅进行隔离；所述第二种导电类型重掺杂区B2与器件的PAD2相连，所述第二种导电类型重掺杂区B3与器件的PAD1相连；
所述第二种导电类型重掺杂区B1(132)与第一种导电类型重掺杂区A2(141)通过金属互联线(150)相连；
所述第一种导电类型重掺杂区A1(131)与第二种导电类型重掺杂区B2(142)对应设置，且两者之间均设有浅沟槽隔离；
所述第一种导电类型重掺杂区A3(133)与第二种导电类型重掺杂区B3(143)对应设置，且两者之间均设有浅沟槽隔离；
所述第二种导电类型重掺杂区B1(132)与第一种导电类型重掺杂区A2(141)对应设置，且两者之间均设有浅沟槽隔离。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910562366.0A CN110335866B (zh) | 2019-06-26 | 2019-06-26 | 一种基于纳米级集成电路工艺的双向低触发esd保护器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910562366.0A CN110335866B (zh) | 2019-06-26 | 2019-06-26 | 一种基于纳米级集成电路工艺的双向低触发esd保护器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110335866A CN110335866A (zh) | 2019-10-15 |
| CN110335866B true CN110335866B (zh) | 2021-09-24 |
Family
ID=68142896
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910562366.0A Active CN110335866B (zh) | 2019-06-26 | 2019-06-26 | 一种基于纳米级集成电路工艺的双向低触发esd保护器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110335866B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111668209B (zh) * | 2020-06-10 | 2022-03-15 | 电子科技大学 | 一种低漏电的用于低压esd防护的可控硅整流器 |
| US12009357B2 (en) | 2021-07-22 | 2024-06-11 | Changxin Memory Technologies, Inc. | Diode-triggered bidirectional silicon controlled rectifier and circuit |
| CN113871382B (zh) * | 2021-09-23 | 2023-05-09 | 电子科技大学 | 一种优化esd防护性能的dcscr器件 |
| CN113871383B (zh) * | 2021-09-24 | 2023-08-18 | 电子科技大学 | 一种反向二极管降低触发电压的改进型lvtscr器件 |
| CN113990865A (zh) * | 2021-12-28 | 2022-01-28 | 北京芯可鉴科技有限公司 | 一种硅控整流器、芯片及电路 |
| CN114497032B (zh) * | 2022-04-02 | 2022-07-15 | 深圳市晶扬电子有限公司 | 适用于消费电子的紧凑型静电防护器件及静电防护电路 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102142434A (zh) * | 2010-02-01 | 2011-08-03 | 台湾积体电路制造股份有限公司 | 双向静电放电保护电路及相关的射频识别标签 |
| US9520389B1 (en) * | 2015-07-07 | 2016-12-13 | National Chiao Tung University | Silicon-controlled rectifier and an ESD clamp circuit |
| CN108899317A (zh) * | 2018-07-09 | 2018-11-27 | 江南大学 | 一种二极管串辅助触发scr的双向瞬态电压抑制器 |
| CN108899313A (zh) * | 2018-05-22 | 2018-11-27 | 湖南大学 | 静电保护器件 |
| CN208570600U (zh) * | 2018-03-21 | 2019-03-01 | 湖南静芯微电子技术有限公司 | 一种高维持电压的低触发双向可控硅静电防护器件 |
| US10249609B2 (en) * | 2017-08-10 | 2019-04-02 | Analog Devices, Inc. | Apparatuses for communication systems transceiver interfaces |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102969312B (zh) * | 2012-12-18 | 2015-02-04 | 江南大学 | 一种双向衬底触发的高压esd保护器件 |
-
2019
- 2019-06-26 CN CN201910562366.0A patent/CN110335866B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102142434A (zh) * | 2010-02-01 | 2011-08-03 | 台湾积体电路制造股份有限公司 | 双向静电放电保护电路及相关的射频识别标签 |
| US9520389B1 (en) * | 2015-07-07 | 2016-12-13 | National Chiao Tung University | Silicon-controlled rectifier and an ESD clamp circuit |
| US10249609B2 (en) * | 2017-08-10 | 2019-04-02 | Analog Devices, Inc. | Apparatuses for communication systems transceiver interfaces |
| CN208570600U (zh) * | 2018-03-21 | 2019-03-01 | 湖南静芯微电子技术有限公司 | 一种高维持电压的低触发双向可控硅静电防护器件 |
| CN108899313A (zh) * | 2018-05-22 | 2018-11-27 | 湖南大学 | 静电保护器件 |
| CN108899317A (zh) * | 2018-07-09 | 2018-11-27 | 江南大学 | 一种二极管串辅助触发scr的双向瞬态电压抑制器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110335866A (zh) | 2019-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110335866B (zh) | 一种基于纳米级集成电路工艺的双向低触发esd保护器件 | |
| US8039899B2 (en) | Electrostatic discharge protection device | |
| US7868387B2 (en) | Low leakage protection device | |
| CN108520875B (zh) | 一种高维持电压npnpn型双向可控硅静电防护器件 | |
| CN107017248B (zh) | 一种基于浮空阱触发的低触发电压scr结构 | |
| CN111524884B (zh) | 一种用于高压esd保护的改进型ldmos-scr器件 | |
| CN111668209B (zh) | 一种低漏电的用于低压esd防护的可控硅整流器 | |
| CN101290933A (zh) | 静电放电保护装置 | |
| CN110323207B (zh) | 一种用于低压防护的scr器件 | |
| US10930641B2 (en) | Series connected ESD protection circuit | |
| CN107680965B (zh) | 一种基于scr结构的双mos辅助触发的esd保护器件 | |
| CN111933639A (zh) | 一种用于高压容限电路的静电保护结构 | |
| CN107731811A (zh) | 一种用于esd防护的依靠纵向bjt触发的scr器件 | |
| CN113871382B (zh) | 一种优化esd防护性能的dcscr器件 | |
| KR101304051B1 (ko) | Esd 보호회로 | |
| CN109119416B (zh) | 高维持电流esd防护器件 | |
| CN113838847B (zh) | 一种用于低压esd防护的双向dcscr器件 | |
| CN105374817A (zh) | 一种基于锗硅异质结工艺的scr器件 | |
| CN113421924B (zh) | 一种二极管触发的双向scr器件 | |
| US11699696B2 (en) | Silicon-controlled rectifier with back-to-back diodes | |
| CN107579065A (zh) | 一种高维持电压可控硅静电防护器件 | |
| CN110571214B (zh) | 一种多触发通道的可控硅整流器结构 | |
| KR101349998B1 (ko) | 정전기 방전 보호 장치 | |
| CN112447703A (zh) | 静电放电防护元件 | |
| CN111710673A (zh) | 一种具有闩锁免疫特性的ep-lvtscr器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |