CN110828453B - 一种内嵌p+注入区分段型非对称可控硅静电释放器件 - Google Patents
一种内嵌p+注入区分段型非对称可控硅静电释放器件 Download PDFInfo
- Publication number
- CN110828453B CN110828453B CN201911118001.5A CN201911118001A CN110828453B CN 110828453 B CN110828453 B CN 110828453B CN 201911118001 A CN201911118001 A CN 201911118001A CN 110828453 B CN110828453 B CN 110828453B
- Authority
- CN
- China
- Prior art keywords
- well
- shallow
- injection region
- npn transistor
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002347 injection Methods 0.000 title claims abstract description 165
- 239000007924 injection Substances 0.000 title claims abstract description 165
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 18
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 18
- 239000010703 silicon Substances 0.000 title claims abstract description 18
- 230000003071 parasitic effect Effects 0.000 claims abstract description 70
- 230000003068 static effect Effects 0.000 claims abstract description 11
- 230000002829 reductive effect Effects 0.000 claims abstract description 9
- 230000003321 amplification Effects 0.000 claims abstract description 6
- 238000003199 nucleic acid amplification method Methods 0.000 claims abstract description 6
- 238000002955 isolation Methods 0.000 claims description 26
- 230000002441 reversible effect Effects 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 9
- 239000000969 carrier Substances 0.000 claims description 3
- 230000015556 catabolic process Effects 0.000 claims description 3
- 230000011218 segmentation Effects 0.000 claims description 2
- 230000000694 effects Effects 0.000 abstract description 4
- 101000704557 Homo sapiens Sulfiredoxin-1 Proteins 0.000 description 11
- 102100031797 Sulfiredoxin-1 Human genes 0.000 description 11
- 102000004207 Neuropilin-1 Human genes 0.000 description 10
- 108090000772 Neuropilin-1 Proteins 0.000 description 10
- 102000004213 Neuropilin-2 Human genes 0.000 description 10
- 108090000770 Neuropilin-2 Proteins 0.000 description 10
- 101150003852 pnp2 gene Proteins 0.000 description 9
- 101100299614 Homo sapiens PTPN13 gene Proteins 0.000 description 8
- 101100352663 Mus musculus Pnp gene Proteins 0.000 description 8
- 101150069896 PNP1 gene Proteins 0.000 description 8
- 102100033014 Tyrosine-protein phosphatase non-receptor type 13 Human genes 0.000 description 8
- 239000007943 implant Substances 0.000 description 8
- 230000005611 electricity Effects 0.000 description 6
- 230000002457 bidirectional effect Effects 0.000 description 5
- 238000002513 implantation Methods 0.000 description 5
- 238000013461 design Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 101710154508 Purine nucleoside phosphorylase 1 Proteins 0.000 description 1
- 101710084347 Purine nucleoside phosphorylase DeoD-type 1 Proteins 0.000 description 1
- 101710084464 Purine nucleoside phosphorylase DeoD-type 2 Proteins 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000740 bleeding effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000009024 positive feedback mechanism Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 210000000707 wrist Anatomy 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Ceramic Engineering (AREA)
- Thyristors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
本发明公开了一种内嵌P+注入区分段型非对称可控硅静电释放器件。首先，本发明通过在浅P阱中加入浮空的P+注入区，使得横向寄生NPN管的基极宽度和浓度增大，降低横向寄生NPN管的放大倍数，使得静电倾向于从纵向寄生NPN管泄放，电流路径变得更深和更长，可有效提高器件的维持电压；其次，用作浅P阱欧姆接触的P+注入区采用分段结构，从而增加了浅P阱的寄生电阻，同时N+注入区采用梳状结构，可增加寄生三极管的发射极面积，提高发射效率，所以能有效提高器件的失效电流。本发明的可控硅整流器静电释放器件具有高维持电压高失效电流的特点，可在有效避免闩锁效应的同时实现高防护等级。
Description
技术领域
本发明涉及静电防护领域，特别涉及一种内嵌P+注入区分段型非对称可控硅静电释放器件。
背景技术
静电放电（Electro-Static Discharge，ESD）是集成电路在制造、封装、测试、输运、装配和使用过程中不可避免的现象。产生静电放点有内在原因和外在原因，因静电在集成电路失效的各种原因中占到了58%，对集成电路的可靠性构成了严重威胁。对集成电路进行静电保护的途径有二：一是控制和减少静电产生和放电的发生，例如使用静电防护服、防静电腕带等；二是在芯片外围设计静电泄放器件，为静电提供泄放通路。途径二中的静电泄放器件相当于芯片内的“避雷针”，避免静电放电时电流流入IC内部电路而造成损伤，它是目前最直接和常见的一种保护措施。但是，随着器件的特征尺寸不断减小和集程度不断提高，ESD器件的设计窗口越来越小，难度越来越大，需要一种占用芯片面积小且泄放静电能力好的ESD保护器件，这成为了集成电路工程师所要面临的挑战。
可控硅器件（Silicon Controlled Rectifier，SCR）是芯片内ESD防护的常规器件结构，但它不是CMOS工艺中的标准器件。它与二极管、三极管、场效应晶体管相比，因其自身的正反馈机制而具有电流泄放能力强、单位面积泄放效率高、导通电阻小、鲁棒性强、防护级别高的优点，能够在半导体平面工艺上以较小的芯片面积达成较高的静电防护等级。双向可控硅器件（Bidirectional SCR，BSCR）是一种紧凑型ESD防护器件，它能够在正向和反向两个方向对电压进行箝位。它可用于传输高于或低于地电平信号的输入/输出（I/O）引脚的静电防护，例如，通信芯片的数据总线。
非对称型双向SCR器件在芯片上对某些特殊端口应用时，需要考虑的是器件维持电压和失效电流问题。非对称型双向SCR器件导通因强导通使得维持电压很低，在电路正常工作时可能会因静电使得导通后无法关断，使得电路端口维持一个很低的电压，影响内核电路工作。通常，高维持电压和高失效电流时一对矛盾关系。往往高了器件的维持电压，失效电流就会下降。图1为一种典型的非对称型双向SCR剖面图，其等效电路图如图2所示，其等效电路图是对称的。在阳极上加正的静电脉冲（正向）和在阳极上加负的静电脉冲（反向），两种情况下的ESD特性相同。
从上述分析可知，非对称型器件在芯片上对某些特殊端口应用时，要解决静电防护器件的维持电压低和失效电流低的问题，以防止泄放器件导通后锁住问题以及器件过早失效。
发明内容
为了解决上述技术问题，本发明提供一种结构简单、高维持电压、高失效电流的内嵌P+注入区分段型非对称可控硅静电释放器件。
本发明解决上述问题的技术方案是：一种内嵌P+注入区分段型非对称可控硅静电释放器件，包括P型衬底；
所述P型衬底上方设有P型外延层，P型衬底与P型外延层之间设有N型埋层；
所述N型埋层上方从左往右依次设有第一深N阱、第二深N阱和第三深N阱；
所述第一深N阱的左侧设有第一浅P阱，第一深N阱内右上方设有第一浅N阱，第一深N阱与第二深N阱之间设有第二浅P阱，第二深N阱内右上方设有第二浅N阱，第二深N阱与第三深N阱之间设有第三浅P阱，第三深N阱右侧设有第四浅P阱；
所述第一浅P阱中设有第一P+注入区；所述第一浅N阱中设有第一N+注入区；所述第二浅P阱中从左往右依次设有第二P+注入区、第二N+注入区和第三P+注入区，所述第二N+注入区在纵向方向为梳状结构，所述第三P+注入区在纵向方向包含至少一个P+注入区Ⅰ，且每个P+注入区Ⅰ均位于第二N+注入区纵向梳状结构的相邻两个梳齿之间；所述第二浅N阱中设有第三N+注入区；所述第三浅P阱中从左往右依次设有第四P+注入区、第四N+注入区和第五P+注入区，所述第四N+注入区在纵向方向为梳状结构，所述第五P+注入区在纵向方向包含至少一个P+注入区Ⅱ，且每个P+注入区Ⅱ均位于第四N+注入区纵向梳状结构的相邻两个梳齿之间；所述第四浅P阱中设有第六P+注入区；
所述第二N+注入区、第三P+注入区连接在一起并作为器件的阳极；所述第一P+注入区、第四N+注入区、第五P+注入区、第六P+注入区连接在一起并作为器件的阴极。
上述内嵌P+注入区分段型非对称可控硅静电释放器件，所述第一P+注入区左侧和P型外延层左侧边缘之间为第一场氧隔离区，第一P+注入区右侧与第一N+注入区左侧之间为第二场氧隔离区，第一N+注入区右侧和第二P+注入区左侧之间为第三场氧隔离区，第二P+注入区右侧和第二N+注入区左侧之间为第四场氧隔离区，第二N+注入区和第三N+注入区左侧之间为第五场氧隔离区，第三N+注入区右侧和第四P+注入区左侧之间为第六场氧隔离区，第四P+注入区右侧和第四N+注入区左侧之间为第七场氧隔离区，第四N+注入区和第六P+注入区左侧之间为第八场氧隔离区，所述第六P+注入区右侧和P型外延层右侧边缘之间为第九场氧隔离区。
上述内嵌P+注入区分段型非对称可控硅静电释放器件，所述静电防护器件的等效电路包括：
第一PNP型晶体管，其中第一浅P阱作为第一PNP型晶体管的发射极，第一浅N阱和第一深N阱作为第一PNP型晶体管的基极，第二浅P阱作为第一PNP型晶体管的集电极；
第一NPN型晶体管，其中第一浅N阱和第一深N阱作为第一NPN型晶体管的集电极，第二浅P阱作为第一NPN型晶体管的基极，第二N+注入区作为第一NPN型晶体管的发射极；
第二NPN型晶体管，其中N型埋层作为第二NPN型晶体管的集电极，第二浅P阱作为第二NPN型晶体管的基极，第二N+注入区作为第二NPN型晶体管的发射极；
第二PNP型晶体管，其中第二浅P阱作为第二PNP型晶体管的发射极，第二浅N阱和第二深N阱作为第二PNP型晶体管的基极，第三浅P阱作为第二PNP型晶体管的集电极；
第三NPN型晶体管，其中第二浅N阱和第二深N阱作为第三NPN型晶体管的集电极，第三浅P阱作为第三NPN型晶体管的基极，第四N+注入区作为第三NPN型晶体管的发射极；
第四NPN型晶体管，其中N型埋层作为第四NPN型晶体管的集电极，第三浅P阱作为第四NPN型晶体管的基极，第四N+注入区作为第四NPN型晶体管的发射极；
在第一浅P阱中形成的第一浅P阱寄生电阻；
在第二浅P阱中形成的第二浅P阱寄生电阻和第三浅P阱寄生电阻；
在第三浅P阱中形成的第四浅P阱寄生电阻。
上述内嵌P+注入区分段型非对称可控硅静电释放器件，静电防护器件的等效电路中，所述第三浅P阱寄生电阻的一端接到第三P+注入区，第三浅P阱寄生电阻的另一端与第二PNP型晶体管的发射极连接在一起，第二PNP型晶体管的基极、第三NPN型晶体管的集电极、第四NPN型晶体管的集电极连接在一起，第三NPN型晶体管的发射极、第四NPN型晶体管的发射极连接在一起，第二PNP型晶体管的集电极、第四浅P阱寄生电阻的一端、第三NPN型晶体管的基极、第四NPN型晶体管的基极连接在一起，第四浅P阱寄生电阻的另一端和第五P+注入区接在一起；所述的第三浅P阱寄生电阻、第二PNP型晶体管、第三NPN型晶体管的集电极、第四NPN型晶体管和第四浅P阱寄生电阻共同构成正向SCR电流泄放通路；
所述第一浅P阱寄生电阻的一端接到第一P+注入区，第一浅P阱寄生电阻的另一端与第一PNP型晶体管的发射极连接在一起，第一PNP型晶体管的基极、第一NPN型晶体管的集电极、第二NPN型晶体管的集电极连接在一起，第一NPN型晶体管的发射极、第二NPN型晶体管的发射极连接在一起，第一PNP型晶体管的集电极、第二浅P阱寄生电阻的一端、第一NPN型晶体管的基极、第二NPN型晶体管的基极连接在一起，第二浅P阱寄生电阻的另一端和第三P+注入区接在一起；所述的第一浅P阱寄生电阻、第一PNP型晶体管、第一NPN型晶体管的集电极、第二NPN型晶体管和第二浅P阱寄生电阻共同构成反向SCR电流泄放通路。
上述内嵌P+注入区分段型非对称可控硅静电释放器件，当ESD高压脉冲来到器件阳极，器件阴极接地电位时，所述第二浅N阱与P型外延层和第三浅P阱发生雪崩击穿，雪崩载流子流经第四浅P阱寄生电阻，当第四浅P阱寄生电阻两端压降大于0.7V时，第三NPN型晶体管和第四NPN型晶体管开启，因此第二PNP型晶体管基极电位下降而开启，最终第二PNP型晶体管、第三NPN型晶体管和第四NPN型晶体管形成正反馈，正向SCR路径开启泄放电流，由于在第三浅P阱中加入了第四P+注入区，使得第三NPN型晶体管的基极宽度和浓度增大，降低了第三NPN型晶体管的放大倍数，使得静电倾向于从第四NPN型晶体管泄放，电流路径变得更深和更长，有效提高了器件的维持电压；
同理当负的ESD高压脉冲来到器件阳极，器件阴极接地电位时，最终第一PNP型晶体管、第一NPN型晶体管和第二NPN型晶体管形成正反馈，反向SCR路径开启泄放电流，由于在第二浅P阱中加入第二P+注入区，第三浅P+注入区采用分段结构，而且第二N+注入区采用梳状结构，因此增长了电流泄放路径、增加了第二浅P阱寄生电阻的电阻值以及增加了第一NPN型晶体管和第二NPN型晶体管的发射效率，有效提高了反向器件的维持电压和失效电流。
本发明的有益效果在于：首先，本发明通过在浅P阱中加入浮空的P+注入区，使得横向寄生NPN管的基极宽度和浓度增大，降低横向寄生NPN管的放大倍数，使得静电倾向于从纵向寄生NPN管泄放，电流路径变得更深和更长，可有效提高器件的维持电压；其次，用作浅P阱欧姆接触的P+注入区采用分段结构，从而增加了浅P阱的寄生电阻，同时N+注入区采用梳状结构，可增加寄生三极管的发射极面积，提高发射效率，所以能有效提高器件的失效电流。本发明的可控硅整流器静电释放器件具有高维持电压高失效电流的特点，可在有效避免闩锁效应的同时实现高防护等级。
附图说明
图1为现有非对称DDSCR静电防护器件的三维立体图。
图2为现有非对称DDSCR静电防护器件的正反向等效电路图。
图3为本发明的三维立体图。
图4为本发明的正反向等效电路图。
具体实施方式
下面结合附图和实施例对本发明作进一步的说明。
如图3所示，一种内嵌P+注入区分段型非对称可控硅静电释放器件，包括P型衬底100；所述P型衬底100上方设有P型外延层300，P型衬底100与P型外延层300之间设有N型埋层200；所述N型埋层上方从左往右依次设有第一深N阱400、第二深N阱401和第三深N阱402。
第一深N阱400的左侧设有第一浅P阱500，第一深N阱400内右上方设有第一浅N阱501，第一深N阱400与第二深N阱401之间设有第二浅P阱502，第二深N阱401内右上方设有第二浅N阱503，第二深N阱401与第三深N阱402之间设有第三浅P阱504，第三深N阱402右侧设有第四浅P阱505；所述第一浅P阱500中设有第一P+注入区600；所述第一浅N阱501中设有第一N+注入区601；所述第二浅P阱502中从左往右依次设有第二P+注入区602、第二N+注入区603和第三P+注入区604，所述第二N+注入区603在纵向方向为梳状结构，所述第三P+注入区604在纵向方向包含至少一个P+注入区Ⅰ，且每个P+注入区Ⅰ均位于第二N+注入区纵向梳状结构的相邻两个梳齿之间；所述第二浅N阱503中设有第三N+注入区605；所述第三浅P阱504中从左往右依次设有第四P+注入区606、第四N+注入区607和第五P+注入区608，所述第四N+注入区607在纵向方向为梳状结构，所述第五P+注入区608在纵向方向包含至少一个P+注入区Ⅱ，且每个P+注入区Ⅱ均位于第四N+注入区纵向梳状结构的相邻两个梳齿之间；所述第四浅P阱505中设有第六P+注入区609；所述第二N+注入区603、第三P+注入区604连接在一起并作为器件的阳极；所述第一P+注入区600、第四N+注入区607、第五P+注入区608、第六P+注入区609连接在一起并作为器件的阴极。
所述第一P+注入区600左侧和P型外延层左侧边缘之间为第一场氧隔离区700，第一P+注入区右侧与第一N+注入区左侧之间为第二场氧隔离区701，第一N+注入区右侧和第二P+注入区左侧之间为第三场氧隔离区702，第二P+注入区右侧和第二N+注入区左侧之间为第四场氧隔离区703，第二N+注入区和第三N+注入区左侧之间为第五场氧隔离区704，第三N+注入区右侧和第四P+注入区左侧之间为第六场氧隔离区705，第四P+注入区右侧和第四N+注入区左侧之间为第七场氧隔离区706，第四N+注入区和第六P+注入区左侧之间为第八场氧隔离区707，所述第六P+注入区右侧和P型外延层右侧边缘之间为第九场氧隔离区708。
如图4所示，所述静电防护器件的等效电路包括：第一PNP型晶体管PNP1，其中第一浅P阱500作为第一PNP型晶体管PNP1的发射极，第一浅N阱501和第一深N阱400作为第一PNP型晶体管PNP1的基极，第二浅P阱502作为第一PNP型晶体管PNP1的集电极；第一NPN型晶体管NPN1，其中第一浅N阱501和第一深N阱400作为第一NPN型晶体管NPN1的集电极，第二浅P阱502作为第一NPN型晶体管NPN1的基极，第二N+注入区603作为第一NPN型晶体管NPN1的发射极；第二NPN型晶体管NPN2，其中N型埋层200作为第二NPN型晶体管NPN2的集电极，第二浅P阱502作为第二NPN型晶体管NPN2的基极，第二N+注入区阱603作为第二NPN型晶体管NPN2的发射极；第二PNP型晶体管PNP2，其中第二浅P阱502作为第二PNP型晶体管PNP2的发射极，第二浅N阱503和第二深N阱401作为第二PNP型晶体管PNP2的基极，第三浅P阱504作为第二PNP型晶体管PNP2的集电极；第三NPN型晶体管NPN3，其中第二浅N阱503和第二深N阱401作为第三NPN型晶体管NPN3的集电极，第三浅P阱504作为第三NPN型晶体管NPN3的基极，第四N+注入区607作为第三NPN型晶体管NPN3的发射极；第四NPN型晶体管NPN4，其中N型埋层200作为第四NPN型晶体管NPN4的集电极，第三浅P阱504作为第四NPN型晶体管NPN4的基极，第四N+注入区607作为第四NPN型晶体管NPN4的发射极；在第一浅P阱600中形成的第一浅P阱寄生电阻R1；在第二浅P阱502中形成的第二浅P阱寄生电阻R2和第三浅P阱寄生电阻R3；在第三浅P阱504中形成的第四浅P阱寄生电阻R4。
所述第三浅P阱寄生电阻R3的一端接到第三P+注入区604，第三浅P阱寄生电阻R3的另一端与第二PNP型晶体管PNP2的发射极连接在一起，第二PNP型晶体管PNP2的基极、第三NPN型晶体管NPN3的集电极、第四NPN型晶体管NPN4的集电极连接在一起，第三NPN型晶体管NPN3的发射极、第四NPN型晶体管NPN4的发射极连接在一起，第二PNP型晶体管PNP2的集电极、第四浅P阱寄生电阻R4的一端、第三NPN型晶体管NPN3的基极、第四NPN型晶体管NPN4的基极连接在一起，第四浅P阱寄生电阻R4的另一端和第五P+注入区608接在一起；所述的第三浅P阱寄生电阻R3、第二PNP型晶体管PNP2、第三NPN型晶体管NPN3的集电极、第四NPN型晶体管NPN4和第四浅P阱寄生电阻R4共同构成正向SCR电流泄放通路。
所述第一浅P阱寄生电阻R1的一端接到第一P+注入区600，第一浅P阱寄生电阻R1的另一端与第一PNP型晶体管PNP1的发射极连接在一起，第一PNP型晶体管PNP1的基极、第一NPN型晶体管NPN1的集电极、第二NPN型晶体管NPN2的集电极连接在一起，第一NPN型晶体管NPN1的发射极、第二NPN型晶体管NPN2的发射极连接在一起，第一PNP型晶体管PNP1的集电极、第二浅P阱寄生电阻R2的一端、第一NPN型晶体管NPN1的基极、第二NPN型晶体管NPN2的基极连接在一起，第二浅P阱寄生电阻R2的另一端和第三P+注入区604接在一起；所述的第一浅P阱寄生电阻R1、第一PNP型晶体管PNP1、第一NPN型晶体管NPN1的集电极、第二NPN型晶体管NPN2和第二浅P阱寄生电阻R2共同构成反向SCR电流泄放通路。
当ESD高压脉冲来到器件阳极，器件阴极接地电位时，所述第二浅N阱503与P型外延层300和第三浅P阱504发生雪崩击穿，雪崩载流子流经第四浅P阱寄生电阻R4，当第四浅P阱寄生电阻R4两端压降大于0.7V时，第三NPN型晶体管NPN3和第四NPN型晶体管NPN4开启，因此第二PNP型晶体管PNP2基极电位下降而开启，最终第二PNP型晶体管PNP2、第三NPN型晶体管NPN3和第四NPN型晶体管NPN4形成正反馈，正向SCR路径开启泄放电流，由于在第三浅P阱504中加入了第四P+注入区606，使得第三NPN型晶体管NPN3的基极宽度和浓度增大，降低了第三NPN型晶体管NPN3的放大倍数，使得静电倾向于从第四NPN型晶体管NPN4泄放，电流路径变得更深和更长，有效提高了器件的维持电压；其次，第三浅P阱504的欧姆接触第五P+注入区608采用分段结构，从而增加了第四浅P阱寄生电阻R4的电阻值，同时第四N+注入区607采用梳状结构，可增加第三NPN型晶体管NPN3和第四NPN型晶体管NPN4发射极面积，提高发射效率，所以能有效提高器件的失效电流。
同理当负的ESD高压脉冲来到器件阳极，器件阴极接地电位时，最终第一PNP型晶体管PNP1、第一NPN型晶体管NPN1和第二NPN型晶体管NPN2形成正反馈，反向SCR路径开启泄放电流，由于在第二浅P阱502中加入第二P+注入区602，第三浅P+注入区604采用分段结构，而且第二N+注入区603采用梳状结构，因此增长了电流泄放路径、增加了第二浅P阱寄生电阻R2的电阻值以及增加了第一NPN型晶体管NPN1和第二NPN型晶体管NPN2的发射效率，有效提高了反向器件的维持电压和失效电流。
本发明的工作原理为：通过在浅P阱中加入浮空的P+注入区，使得横向寄生NPN管的基极宽度和浓度增大，降低横向寄生NPN管的放大倍数，使得静电倾向于从纵向寄生NPN管泄放，电流路径变得更深和更长，可有效提高器件的维持电压；其次，浅P阱的欧姆接触P+注入区采用分段结构，从而增加了浅P阱的寄生电阻，同时N+注入区采用梳状结构，可增加寄生三极管的发射极面积，提高发射效率，所以能有效提高器件的失效电流。本发明的可控硅整流器静电释放器件具有高维持电压高失效电流的特点，可在有效避免闩锁效应的同时实现高防护等级。
本发明所制作出的一种内嵌P+注入区分段型非对称可控硅静电释放器件结构既不会违反版图设计规则也不会利用到标准BCD工艺以外的层次，就使得双向SCR能够运用在ESD保护设计中，有效地保护内部芯片，在保证高防护等级的同时远离闩锁的风险。
与图1所示非对称DDSCR型器件相比，本发明在具有更加快速开启，具有更高的维持电压和失效电流，能有效避免闩锁效应。
Claims (5)
1.一种内嵌P+注入区分段型非对称可控硅静电释放器件，其特征在于：包括P型衬底；
所述P型衬底上方设有P型外延层，P型衬底与P型外延层之间设有N型埋层；
所述N型埋层上方从左往右依次设有第一深N阱、第二深N阱和第三深N阱；
所述第一深N阱的左侧设有第一浅P阱，第一深N阱内右上方设有第一浅N阱，第一深N阱与第二深N阱之间设有第二浅P阱，第二深N阱内右上方设有第二浅N阱，第二深N阱与第三深N阱之间设有第三浅P阱，第三深N阱右侧设有第四浅P阱；
所述第一浅P阱中设有第一P+注入区；所述第一浅N阱中设有第一N+注入区；所述第二浅P阱中从左往右沿横向方向依次设有第二P+注入区、第二N+注入区和第三P+注入区，所述第二N+注入区在纵向方向为梳状结构，所述第三P+注入区在纵向方向包含至少一个P+注入区Ⅰ，且每个P+注入区Ⅰ均位于第二N+注入区纵向梳状结构的相邻两个梳齿之间；所述第二浅N阱中设有第三N+注入区；所述第三浅P阱中从左往右沿横向方向依次设有第四P+注入区、第四N+注入区和第五P+注入区，所述第四N+注入区在纵向方向为梳状结构，所述第五P+注入区在纵向方向包含至少一个P+注入区Ⅱ，且每个P+注入区Ⅱ均位于第四N+注入区纵向梳状结构的相邻两个梳齿之间；所述第四浅P阱中设有第六P+注入区；
所述第二N+注入区、第三P+注入区连接在一起并作为器件的阳极；所述第一P+注入区、第四N+注入区、第五P+注入区、第六P+注入区连接在一起并作为器件的阴极。
2.根据权利要求1所述的内嵌P+注入区分段型非对称可控硅静电释放器件，其特征在于：所述第一P+注入区左侧和P型外延层左侧边缘之间为第一场氧隔离区，第一P+注入区右侧与第一N+注入区左侧之间为第二场氧隔离区，第一N+注入区右侧和第二P+注入区左侧之间为第三场氧隔离区，第二P+注入区右侧和第二N+注入区左侧之间为第四场氧隔离区，第二N+注入区和第三N+注入区左侧之间为第五场氧隔离区，第三N+注入区右侧和第四P+注入区左侧之间为第六场氧隔离区，第四P+注入区右侧和第四N+注入区左侧之间为第七场氧隔离区，第四N+注入区和第六P+注入区左侧之间为第八场氧隔离区，所述第六P+注入区右侧和P型外延层右侧边缘之间为第九场氧隔离区。
3.根据权利要求2所述的内嵌P+注入区分段型非对称可控硅静电释放器件，其特征在于，所述静电释放器件的等效电路包括：
第一PNP型晶体管，其中第一浅P阱作为第一PNP型晶体管的发射极，第一浅N阱和第一深N阱作为第一PNP型晶体管的基极，第二浅P阱作为第一PNP型晶体管的集电极；
第一NPN型晶体管，其中第一浅N阱和第一深N阱作为第一NPN型晶体管的集电极，第二浅P阱作为第一NPN型晶体管的基极，第二N+注入区作为第一NPN型晶体管的发射极；
第二NPN型晶体管，其中N型埋层作为第二NPN型晶体管的集电极，第二浅P阱作为第二NPN型晶体管的基极，第二N+注入区作为第二NPN型晶体管的发射极；
第二PNP型晶体管，其中第二浅P阱作为第二PNP型晶体管的发射极，第二浅N阱和第二深N阱作为第二PNP型晶体管的基极，第三浅P阱作为第二PNP型晶体管的集电极；
第三NPN型晶体管，其中第二浅N阱和第二深N阱作为第三NPN型晶体管的集电极，第三浅P阱作为第三NPN型晶体管的基极，第四N+注入区作为第三NPN型晶体管的发射极；
第四NPN型晶体管，其中N型埋层作为第四NPN型晶体管的集电极，第三浅P阱作为第四NPN型晶体管的基极，第四N+注入区作为第四NPN型晶体管的发射极；
在第一浅P阱中形成的第一浅P阱寄生电阻；
在第二浅P阱中形成的第二浅P阱寄生电阻和第三浅P阱寄生电阻；
在第三浅P阱中形成的第四浅P阱寄生电阻。
4.根据权利要求3所述的内嵌P+注入区分段型非对称可控硅静电释放器件，其特征在于，静电释放器件的等效电路中，所述第三浅P阱寄生电阻的一端接到第三P+注入区，第三浅P阱寄生电阻的另一端与第二PNP型晶体管的发射极连接在一起，第二PNP型晶体管的基极、第三NPN型晶体管的集电极、第四NPN型晶体管的集电极连接在一起，第三NPN型晶体管的发射极、第四NPN型晶体管的发射极连接在一起，第二PNP型晶体管的集电极、第四浅P阱寄生电阻的一端、第三NPN型晶体管的基极、第四NPN型晶体管的基极连接在一起，第四浅P阱寄生电阻的另一端和第五P+注入区接在一起；所述的第三浅P阱寄生电阻、第二PNP型晶体管、第三NPN型晶体管的集电极、第四NPN型晶体管和第四浅P阱寄生电阻共同构成正向SCR电流泄放通路；
所述第一浅P阱寄生电阻的一端接到第一P+注入区，第一浅P阱寄生电阻的另一端与第一PNP型晶体管的发射极连接在一起，第一PNP型晶体管的基极、第一NPN型晶体管的集电极、第二NPN型晶体管的集电极连接在一起，第一NPN型晶体管的发射极、第二NPN型晶体管的发射极连接在一起，第一PNP型晶体管的集电极、第二浅P阱寄生电阻的一端、第一NPN型晶体管的基极、第二NPN型晶体管的基极连接在一起，第二浅P阱寄生电阻的另一端和第三P+注入区接在一起；所述的第一浅P阱寄生电阻、第一PNP型晶体管、第一NPN型晶体管的集电极、第二NPN型晶体管和第二浅P阱寄生电阻共同构成反向SCR电流泄放通路。
5.根据权利要求4所述的内嵌P+注入区分段型非对称可控硅静电释放器件，其特征在于：当对地为正的ESD高压脉冲来到器件阳极，器件阴极接地电位时，所述第二浅N阱与P型外延层和第三浅P阱发生雪崩击穿，雪崩载流子流经第四浅P阱寄生电阻，当第四浅P阱寄生电阻两端压降大于0.7V时，第三NPN型晶体管和第四NPN型晶体管开启，因此第二PNP型晶体管基极电位下降而开启，最终第二PNP型晶体管、第三NPN型晶体管和第四NPN型晶体管形成正反馈，正向SCR路径开启泄放电流，由于在第三浅P阱中加入了第四P+注入区，使得第三NPN型晶体管的基极宽度和浓度增大，降低了第三NPN型晶体管的放大倍数，使得静电倾向于从第四NPN型晶体管泄放，电流路径变得更深和更长，有效提高了器件的维持电压；
同理当负的ESD高压脉冲来到器件阳极，器件阴极接地电位时，最终第一PNP型晶体管、第一NPN型晶体管和第二NPN型晶体管形成正反馈，反向SCR路径开启泄放电流，由于在第二浅P阱中加入第二P+注入区，第三浅P+注入区采用分段结构，而且第二N+注入区采用梳状结构，因此增长了电流泄放路径、增加了第二浅P阱寄生电阻的电阻值以及增加了第一NPN型晶体管和第二NPN型晶体管的发射效率，有效提高了反向器件的维持电压和失效电流。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911118001.5A CN110828453B (zh) | 2019-11-15 | 2019-11-15 | 一种内嵌p+注入区分段型非对称可控硅静电释放器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911118001.5A CN110828453B (zh) | 2019-11-15 | 2019-11-15 | 一种内嵌p+注入区分段型非对称可控硅静电释放器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110828453A CN110828453A (zh) | 2020-02-21 |
| CN110828453B true CN110828453B (zh) | 2020-09-22 |
Family
ID=69555512
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911118001.5A Active CN110828453B (zh) | 2019-11-15 | 2019-11-15 | 一种内嵌p+注入区分段型非对称可控硅静电释放器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110828453B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111799258B (zh) * | 2020-07-29 | 2023-08-22 | 湘潭大学 | 叉指方式的非对称双向可控硅静电释放器件及其制作方法 |
| CN115332243A (zh) * | 2022-07-22 | 2022-11-11 | 湖南静芯微电子技术有限公司 | 带nmos的栅控二极管单向可控硅静电防护器件及其制作方法 |
| CN115954356B (zh) * | 2023-03-14 | 2023-05-26 | 无锡市晶源微电子股份有限公司 | 高压双向可控硅静电放电保护器件及其制备方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5473169A (en) * | 1995-03-17 | 1995-12-05 | United Microelectronics Corp. | Complementary-SCR electrostatic discharge protection circuit |
| CN106298764B (zh) * | 2015-05-19 | 2019-06-28 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件和电子装置 |
| CN107887378B (zh) * | 2016-09-30 | 2021-03-05 | 上海贝岭股份有限公司 | 基于npnp结构的双向隔离型esd保护器件 |
| CN108807371B (zh) * | 2018-06-07 | 2019-07-09 | 湘潭大学 | 一种高防护等级双向可控硅静电防护器件及其制作方法 |
-
2019
- 2019-11-15 CN CN201911118001.5A patent/CN110828453B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN110828453A (zh) | 2020-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108520875B (zh) | 一种高维持电压npnpn型双向可控硅静电防护器件 | |
| CN101930974B (zh) | 用于配置超低电压瞬态电压抑制器的底部源极n型金属氧化物半导体触发的齐纳箝位 | |
| CN110828453B (zh) | 一种内嵌p+注入区分段型非对称可控硅静电释放器件 | |
| US6236087B1 (en) | SCR cell for electrical overstress protection of electronic circuits | |
| CN108807372B (zh) | 一种低压触发高维持电压可控硅整流器静电释放器件 | |
| CN107452735B (zh) | 一种嵌入无沟道型ldpmos的双向可控硅静电防护器件 | |
| CN108336085B (zh) | 一种栅极嵌入小岛式可控硅静电防护器件 | |
| CN110335866B (zh) | 一种基于纳米级集成电路工艺的双向低触发esd保护器件 | |
| CN110491875B (zh) | 一种双向可控硅静电保护器件 | |
| CN111668209B (zh) | 一种低漏电的用于低压esd防护的可控硅整流器 | |
| CN110265391B (zh) | 一种内嵌浮空n+区的ligbt型esd防护器件 | |
| CN114899186A (zh) | 一种用于低压电路静电防护的可控硅器件 | |
| CN109148438B (zh) | 高压静电保护器件及等效电路 | |
| CN109273532B (zh) | 应用于高压电路防静电保护的无回滞效应硅控整流器 | |
| CN107546223B (zh) | 一种华夫饼型小岛式二极管触发可控硅静电防护器件 | |
| CN107946372B (zh) | 用于esd防护的可控硅整流器 | |
| CN112420691B (zh) | 一种嵌入scr结构的分布式esd器件 | |
| KR100504203B1 (ko) | 반도체장치의 보호소자 | |
| CN115621277A (zh) | 用于esd防护的pwell隔离的栅控二极管触发scr器件 | |
| CN103633086A (zh) | 一种用于esd保护的低触发电压抗闩锁scr | |
| CN210379046U (zh) | 一种基于scr结构的新型esd保护器件 | |
| CN211265471U (zh) | 一种双向可控硅静电防护器件 | |
| CN114068525A (zh) | 一种双向硅控整流器 | |
| CN113764400A (zh) | 一种在隔离层加内嵌n+注入区的单向可控硅静电防护器件 | |
| CN112447703A (zh) | 静电放电防护元件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |