CN115332243A - 带nmos的栅控二极管单向可控硅静电防护器件及其制作方法 - Google Patents

带nmos的栅控二极管单向可控硅静电防护器件及其制作方法 Download PDF

Info

Publication number
CN115332243A
CN115332243A CN202210867324.XA CN202210867324A CN115332243A CN 115332243 A CN115332243 A CN 115332243A CN 202210867324 A CN202210867324 A CN 202210867324A CN 115332243 A CN115332243 A CN 115332243A
Authority
CN
China
Prior art keywords
injection
well
implantation
grid
nmos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210867324.XA
Other languages
English (en)
Inventor
董鹏
陶洪柯
汪洋
李幸
骆生辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Superesd Microelectronics Technology Co ltd
Original Assignee
Superesd Microelectronics Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Superesd Microelectronics Technology Co ltd filed Critical Superesd Microelectronics Technology Co ltd
Priority to CN202210867324.XA priority Critical patent/CN115332243A/zh
Publication of CN115332243A publication Critical patent/CN115332243A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0646—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66356—Gated diodes, e.g. field controlled diodes [FCD], static induction thyristors [SITh], field controlled thyristors [FCTh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391—Gated diode structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种带NMOS的栅控二极管单向可控硅静电防护器件及其制作方法，本发明选用单向可控硅结构，利用了在跨接NW/PW的浮空P+区域的两端嵌入一个正向偏置、一个反向偏置的栅控二极管，两个栅控二极管的栅极通过金属连接线接到跨接的P+区，其中位于NW的反向偏置的栅控二极管D1的N+区域处于浮空状态，位于PW的正向偏置二极管D2的N+区域与P阱中嵌入NMOS管相连，在传统的单向可控硅静电防护器件的基础上多出了一条表面ESD电流泄放路径，可有效地抑制SCR泄放路径的正反馈效应；本发明的可控硅整流器静电释放器件具有高维持电压高失效电流的特点，可在有效避免闩锁效应的同时实现高防护等级。

Description

带NMOS的栅控二极管单向可控硅静电防护器件及其制作方法
技术领域
本发明涉及静电防护领域，特别涉及一种增强型高鲁棒性可控硅静电防护器件及其制作方法。
背景技术
随着半导体制程工艺的进步，ESD造成集成电路芯片以及电子产品失效的情况愈加严重了。对电子产品以及集成电路芯片进行ESD防护成为了产品工程师们面临的主要难题之一。ESD设计窗口是产品工程师在进行ESD防护设计时需要重点考虑的问题，其中包括触发电压Vt1、触发电流It1、维持电压Vh、维持电流Ih、失效电压Vt2、失效电流It2、导通电阻Ron。ESD防护器件的触发电压要小于核心电路被保护端口的最高耐压即漏源击穿电压，通常触发电压要低最高耐压的10％～20％；ESD防护器件的维持电压要高于核心电路正常工作电压的1.1～1.2倍，保护核心电路不会因为ESD防护器件始终保持开启状态而无法关断形成闩锁；ESD防护器件的失效电流It2是衡量ESD防护器件鲁棒性强弱程度的重要参数之一，表示ESD防护器件所能承受的最大电流，并且如果要对核心电路进行有效防护，在达到失效电流It2时，ESD防护器件的钳位电压要小于被保护端口的最高耐压；ESD防护器件的导通电阻Ron是器件进入维持点以后的电阻特性，跟维持电压Vh、维持电流Ih、失效电压Vt2、失效电流It2有关，根据欧姆定律可知导通电阻Ron表示为失效电压Vt2、维持电压Vh差值与失效电流It2、维持电流Ih差值的比值；人体模式HBM将人体的等效电阻视为1.5kΩ，HBM防护等级为1500倍的It2。
ESD引起失效的模式分别有硬失效、软失效、潜在失效。而引起这些失效的原因又可以分为电失效以及热失效。其中热失效指的是当ESD脉冲来临的时候，在芯片局部产生了几安培至几十安培的电流，持续时间短但是会产生大量的热量使得局部的金属连线熔化或者会使得芯片产生热斑，从而导致了二次击穿。电失效指的是加在栅氧化层的电压形成的电场强度大于了介电强度，使得表面产生击穿或者是介质的击穿。由于ESD对芯片造成的威胁越来越严重，其物理机制研究越来越受到重视。
传统单向可控硅器件与其他ESD器件相比，其自身具有双电导调制机构，单位面积泄放效率高，单位寄生电容小，鲁棒性最好。
传统单向可控硅静电防护器件的剖面图见图1，其等效电路图见图2。当ESD脉冲加在单向SCR阳极时，第一N阱与第一P阱形成反偏PN结。当这个脉冲电压高于这个PN结的雪崩击穿电压的时候，器件的内部就会产生大量的雪崩电流，电流流经第一P阱，通过寄生电阻流向阴极。第一P阱的寄生电阻两端压降相当于三极管NPN的基极压降，当这个电压高于纵向NPN三极管的正向的导通电压的时候，此三极管开启。此三极管开通后，为横向PNP三极管提供基极电流，横向PNP三极管也开启后，也进一步为纵向NPN三极管提供基极电流，形成一种正反馈机制，使SCR路径完全开启。所以就算之后没有雪崩电流，由于三极管导通，也可以泄放大电流。
发明内容
为了解决上述技术问题，本发明提供一种带NMOS的栅控二极管单向可控硅静电防护器件及其制作方法并应用于0～5.5V工作电压的ESD防护网络设计。
本发明解决上述问题的技术方案是：
第一方面，本发明实施例提供了一种带NMOS的栅控二极管可控硅静电防护器件，包括P型衬底；所述P型衬底中设有N型埋层；所述N型埋层上方为N型深阱；所述N型深阱上设有第一N阱与第一P阱；所述N型深阱上从左往右依次设有第一N阱与第一P阱；所述第一N阱上之后从左往右依次设有第一N+注入、第一P+注入、第二N+注入、第三N+注入和第一栅极；在第一N阱与第一P阱之间有第二P+注入；所述第一P阱中从左往右依次设有第二栅极、第四N+注入、第五N+注入、第三栅极、第六N+注入以及第三P+注入；所述第一栅极在第三N+注入与第二P+注入之间，第二栅极在第二P+注入与第四N+注入之间，第三栅极在第五N+注入与第六N+注入之间；
所述第一N阱中的第一N+注入、第二P+注入、第二N+注入三个电极均连接在一起并做器件的阳极；第一P阱中的第六N+注入与第三P+注入两个电极连接在一起并做器件的阴极；第一浅N阱中的第一栅极与跨接在第一N阱与第一P阱之间的第二P+注入以及第一P阱中的第二栅极三者通过金属线连接在一起，不接电位；第一P阱中的第四N+注入与第五N+注入和第三栅极三者通过金属线连接在一起，不接电位。
优选地，有五个场氧隔离区；第一场氧隔离区在第一N+注入和第一P+注入区之间，第二场氧隔离区在第一P+注入和第二N+注入之间，第三场氧在第二N+注入和第三N+注入之间，第四场氧在第四N+注入和第五N+注入之间，第五场氧在第六N+注入和第三P+注入之间。
优选地，所述第一场氧隔离区、第二场氧隔离区、第三场氧隔离区位于第一N阱表面；第四场氧隔离区、第五场氧隔离区位于第一P阱表面。
优选地，当ESD脉冲到达器件的阳极，器件的阴极接低电位时，其击穿面为第一N阱与第二P+注入之间；此时第三N+注入、第一栅极、第二P+注入构成一个反向偏置的栅控二极管D1，第二P+注入、第二栅极与第四N+注入构成一个正向偏置的栅控二极管D2，第五N+注入、第三栅极、第六N+注入与第三P+注入构成NMOS，当D1导通之后，将与D2和NMOS构成构成Gate Diode-NMOS路径。
优选地，当ESD脉冲到达器件的阳极，器件的阴极接低电位时，第一P+注入、第一N阱/第一深N阱/N型埋层和第一P阱构成寄生三极管PNP，第一N阱/第一深N阱/N型埋层、第一P阱与第六N+注入构成寄生三极管NPN，当其电压降达到0.7V时，右侧寄生三极管NPN导通并向左侧的寄生三极管PNP提供基极电流进而促进其导通，当寄生三极管PNP和寄生三极管NPN开启后，构成正向SCR路径，形成正反馈效应，此时器件被成功触发，其击穿面在第一N阱与第二P+注入之间。
优选地，当ESD脉冲到达器件的阳极时，器件阴极接地电位时，当第二P+注入/第一N阱结被击穿之后，第一N阱中的ESD电流将收敛于第三N+注入区域，因为浮空N+区域为重掺杂，此外当ESD电流通过跨接的第二P+注入区域进入第一P阱时，向栅控二极管D1与D2的栅极施加电压。
优选地，所述第二P+注入的宽度S1可调，当S1增大时，维持电压增大。
第二方面，本发明实施例提供了一种带NMOS的栅控二极管可控硅静电防护器件的制作方法，包括以下步骤：
步骤一：在P型衬底中形成N型埋层；
步骤二：在N型埋层上方生成一块N型深阱；
步骤三：在第一N型深阱里生成第一N阱与第一P阱；
步骤四：在第一N阱上从左至右依次生成第一N+注入、第一P+注入、第二N+注入、第三N+注入与第一栅极；在第一N阱与第一P阱之间生成一块跨接两阱的第二P+注入区；在第一P阱上从左至右依次生成第二栅极、第四N+注入、第五N+注入、第三栅极、第六N+注入与第三P+注入；
步骤五：在第一N阱上的第一N+注入与第一P+注入之间形成第一场氧隔离区，在第一N阱上的第一P+注入与第二N+注入之间生成第二场氧，在第一N阱上的第二N+注入与第三N+注入之间生产第三场氧，在第一P阱上的第四N+注入与第五N+注入之间生成第四场氧，在第一P阱上的第六N+注入与第三P+注入之间生成第五场氧；
步骤六：对所有注入区进行退火处理，消除杂质在注入区进行的迁移；
步骤七：将第一N+注入、第一P+注入、第二N+注入连接在一起并作为器件的阳极，将第一栅极、第二P+注入、第二栅极连接在一起不接电位，将第四N+注入、第五N+注入、第三栅极连接在一起不接电位，将第六N+注入与第三P+注入连接在一起并作为器件的阴极。
优选地，所述在P型衬底中形成N型埋层之前，还包括：
在P型衬底上生长一层二氧化硅薄膜，之后淀积一层氮化硅；旋涂光刻胶层于晶圆上，加掩膜版对其进行曝光以及显影，形成隔离浅槽；将二氧化硅、氮化硅和隔离浅槽进行刻蚀，去除光刻胶层，淀积一层二氧化硅，然后进行化学机械抛光，直到氮化硅层为止，去除掉氮化硅层。
本发明的有益效果在于：
1、本发明通过调节击穿面，基于传统的单向可控硅静电防护器件的基础上，通过引入跨接于第一N阱与第一P阱之间的第二P+注入，将击穿面由第一N阱与第一P阱的阱击穿变为第一N阱与第二P+注入结击穿，有效的降低了器件的触发电压，使器件更容易开启。
2、为了更好发挥单向可控硅的性能，本发明引入了两个栅控二极管与一个NMOS结构，位于第一N阱中的第三N+注入、第一栅极与第二P+注入一同构成一个反向偏置的栅控二极管D1，位于第一P阱中的第二P+注入、第二栅极与第四N+注入一同构成一个正向偏置的栅控二极管D2，D1与D2的栅极与第二P+注入通过金属线连接在一起不接电位，当ESD电流通过跨接的第二P+注入区域进入第一P阱时，向栅控二极管D1与D2的栅极施加电压，一方面可以提高D1的电流放电容量，另一方面能够提高D2的电流传导速度；对于D1，由于栅电容与P阱电阻形成的RC后河效应有助于器件的开启；位于第一P阱中的第五N+注入、第三栅极、第六N+注入与第三P+注入构成NMOS，当D1导通之后，一部分电流会通过D2、第四N+注入与第五N+注入之间的金属线、第一P阱、第六N+注入回到阴极，形成一条Gate Diode-NMOS路径，这一条路径的形成将会削弱SCR路径的正反馈效应，从而抑制闩锁效应，因此可提高器件的维持电压。
3、本发明所述第二P+注入的宽度S1可调，当S1增大时，等同于拉宽了寄生三极管NPN与寄生三极管PNP的基区宽度，从而减弱了寄生三极管的发射极注入效应，抑制了SCR路径的正反馈效应，维持电压增大。
4、本发明的第三N+注入、第四N+注入的宽度S2可调，其代表的是两个栅控二极管的N型区域的宽度，增大其宽度可以有效的抑制电流饱和效应，同时提高栅控二极管的导电能力，从而进一步提高失效电流，导通电阻减小，随着S2的增大，其两个寄生三极管的基区宽度都有所增大，从而降低电流增益系数β，从而提高维持电压。
附图说明
图1为传统单向SCR静电防护器件的剖面图。
图2为传统单向SCR静电防护器件的等效电路图。
图3为本发明实施例的剖面图。
图4为本发明实施例的等效电路图。
图5为本发明一实施例提供的一种带NMOS的栅控二极管单向可控硅静电防护器件的总电流密度分布仿真图。
具体实施方式
下面结合附图和实施例对本发明应用于模拟开关芯片的ESD防护设计作进一步的说明。
如图3所示，一种带NMOS的栅控二极管单向可控硅静电防护器件，包括P型衬底101；所述衬底中设有N型埋层201；所述N型埋层201上方为N型深阱301；所述N型深阱上设有第一N阱401与第一P阱402；所述第一N阱401上从左至右依次设有第一N+注入501、第一P+注入502、、第二N+注入503、第三N+注入504、第一栅极701；在第一N阱401与第一P阱402之间设有跨接于两阱的第二P+注入505；所述第一P阱402上从左至右依次设有第二栅极702、第四N+注入506、第五N+注入507、第三栅极703、第六N+注入508、第三P+注入509；所述第一栅极701在第三N+注入504与第二P+注入505之间，第二栅极702在第二P+注入505与第四N+注入506之间，第三栅极703在第五N+注入507与第六N+注入508之间；所述第一N阱401中的第一N+注入501、第二P+注入502、第二N+注入503三个电极均连接在一起并做器件的阳极；第一P阱402中的第六N+508注入与第三P+注入509两个电极连接在一起并做器件的阴极；第一N阱401中的第一栅极701与跨接在第一N阱401与第一P阱402之间的第二P+注入505以及第一P阱402中的第二栅极702三者通过金属线连接在一起，不接电位；第一P阱402中的第四N+注入506与第五N+注入507和第三栅极703三者通过金属线连接在一起，不接电位；如此，这样在SCR路径开启之后，器件表面将会出现一条Gate Diode-NMOS的路径，会将SCR路径的一部分电流通过此路径泄放，这样将会抑制原本SCR路径中的正反馈效应，从而提升维持电压。
在一实施方式中，所述的带NMOS的栅控二极管单向可控硅静电防护器件有五个场氧隔离区；有五个场氧隔离区；第一场氧隔离区601在第一N+注入501和第一P+注入区502之间，第二场氧隔离区602在第一P+注入502和第二N+注入503之间，第三场氧603在第二N+注入503和第三N+注入504之间，第四场氧604在第四N+注入506和第五N+注入507之间，第五场氧在第六N+注入508和第三P+注入509之间。
在一实施方式中，所述第一场氧隔离区601、第二场氧隔离区602、第三场氧隔离区603位于第一N阱401表面；第四场氧隔离区604、第五场氧隔离区605位于第一P阱402表面。
在一实施方式中，如图4所示，当ESD脉冲到达器件的阳极，器件的阴极接低电位时，其击穿面为第一N阱401与第二P+注入505之间；此时第三N+注入504、第一栅极701、第二P+505注入构成一个反向偏置的栅控二极管D1，第二P+注入505、第二栅极702与第四N+注入506构成一个正向偏置的栅控二极管D2，第五N+注入507、第三栅极703、第六N+注入508与第三P+注入509构成NMOS，当D1导通之后，将与D2和NMOS构成构成Gate Diode-NMOS路径，一方面D1的导通可以增大电流的容量，另一方面D2的导通可以加快电流流向第一P阱402的速度，可提高失效电流。
当ESD脉冲到达器件的阳极时，器件阴极接地电位时，第一P+注入502、第一N阱401/第一深N阱301/N型埋层201和第一P阱402构成纵向纵向寄生三极管PNP，第一N阱401/第一深N阱301/N型埋层201、第一P阱402与第六N+508注入构成横向寄生三极管NPN，当其电压降达到0.7V时，右侧横向寄生三极管NPN导通并向左侧的纵向寄生三极管PNP提供基极电流进而促进其导通，当纵向寄生三极管PNP和横向寄生三极管NPN开启后，构成正向SCR路径，形成正反馈效应，此时器件被成功触发，其击穿面在第一N阱401与第二P+注入505之间。
当ESD脉冲到达器件的阳极时，器件阴极接地电位时，当第二P+注入505/第一N阱401结被击穿之后，第一N阱401中的ESD电流将收敛于第三N+注入504区域，因为浮空N+504区域为重掺杂，此外当ESD电流通过跨接的第二P+注入505区域进入第一P阱402时，向栅控二极管D1与D2的栅极施加电压，一方面可以提高反向偏置的栅控二极管D1的电流放电容量，另一方面可以提高正向偏置的栅控二极管D2的传导电流的速度；对于栅控二极管D1，由于栅电容和P阱电阻形成的RC耦合效应有助于器件的开启。
本器件可根据不同应用场景下ESD设计窗口的要求，通过控制第二P+注入505的宽度S1可调当S1增大时，维持电压增大；第三N+注入504、第四N+注入506的宽度S2可调，增大其宽度可以有效的抑制电流饱和效应，同时提高栅控二极管的导电能力，从而进一步提高失效电流，导通电阻减小，随着S2的增大，其两个寄生三极管的基区宽度都有所增大，从而降低电流增益系数β，从而提高维持电压。
本发明实施例还提供了一种带NMOS的栅控二极管单向可控硅静电防护器件的制作方法，包括以下步骤：
步骤一：在P型衬底101中形成N型埋层201；
步骤二：在N型埋层201上方生成一块N型深阱301；
步骤三：在第一N型深阱301里生成第一N阱401与第一P阱402；
步骤四：在第一N阱401上从左至右依次生成第一N+501注入、第一P+注入502、第二N+注入503、第三N+注入504与第一栅极701；在第一N阱401与第一P阱402之间生成一块跨接两阱的第二P+注入区505；在第一P阱402上从左至右依次生成第二栅极702、第四N+注入506、第五N+注入507、第三栅极7003、第六N+注入508与第三P+注入509；
步骤五：在第一N阱401上的第一N+注入501与第一P+注入502之间形成第一场氧隔离区601，在第一N阱401上的第一P+注入502与第二N+注入503之间生成第二场氧602，在第一N阱401上的第二N+注入503与第三N+注入504之间生产第三场氧603，在第一P阱402上的第四N+注入506与第五N+注入057之间生成第四场氧604，在第一P阱402上的第六N+注入508与第三P+注入509之间生成第五场氧605；
步骤六：对所有注入区进行退火处理，消除杂质在注入区进行的迁移；
步骤七：将第一N+注入501、第一P+注入502、第二N+注入503连接在一起并作为器件的阳极，将第一栅极701、第二P+注入505、第二栅极702连接在一起不接电位，将第四N+注入506、第五N+注入507、第三栅极703连接在一起不接电位，将第六N+注入508与第三P+注入509连接在一起并作为器件的阴极；
本发明带NMOS的栅控二极管单向可控硅静电防护器件的制作方法过程简单、操作方便。为了更好发挥单向可控硅的性能，本发明引入的两个栅控二极管与NMOS结构，生成了一条新的表面路径会削弱SCR路径的正反馈效应，从而抑制闩锁效应，可有效的提高器件的防护性能与失效等级，本器件能够用于0～5.5V的I/O端口的ESD保护设计中。本发明实例器件采用0.25μm的BCDMOS工艺。
以上所述仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内所作的任何修改、等同替换、改进等，均包含在本发明的保护范围内。

Claims (8)

1.一种带NMOS的栅控二极管单向可控硅静电防护器件，其特征在于：包括P型衬底；
所述衬底中设有N型埋层；
所述N型埋层上方为N型深阱；
所述N型深阱上设有第一N阱与第一P阱；
所述N型深阱上从左往右依次设有第一N阱与第一P阱；所述第一N阱上之后从左往右依次设有第一N+注入、第一P+注入、第二N+注入、第三N+注入和第一栅极；在第一N阱与第一浅P阱之间有第二P+注入；所述第一浅P阱中从左往右依次设有第二栅极、第四N+注入、第五N+注入、第三栅极、第六N+注入以及第三P+注入；
所述第一栅极在第三N+注入与第二P+注入之间，第二栅极在第二P+注入与第四N+注入之间，第三栅极在第五N+注入与第六N+注入之间；
所述第一N阱中的第一N+注入、第二P+注入、第二N+注入三个电极均连接在一起并做器件的阳极；第一P阱中的第六N+注入与第三P+注入两个电极连接在一起并做器件的阴极；第一N阱中的第一栅极与跨接在第一N阱与第一P阱之间的第二P+注入以及第一浅P阱中的第二栅极三者通过金属线连接在一起，不接电位；第一P阱中的第四N+注入与第五N+注入和第三栅极三者通过金属线连接在一起，不接电位。
2.根据权利要求1所述的带NMOS的栅控二极管单向可控硅静电防护器件，其特征在于：有五个场氧隔离区；第一场氧隔离区在第一N+注入和第一P+注入区之间，第二场氧隔离区在第一P+注入和第二N+注入之间，第三场氧在第二N+注入和第三N+注入之间，第四场氧在第四N+注入和第五N+注入之间，第五场氧在第六N+注入和第三P+注入之间。
3.根据权利要求2所述的场氧隔离区，其特征在于：所述第一场氧隔离区、第二场氧隔离区、第三场氧隔离区位于第一N阱表面；第四场氧隔离区、第五场氧隔离区位于第一P阱表面。
4.根据权利要求1所述的带NMOS的栅控二极管单向可控硅静电防护器件，其特征在于：当高压ESD脉冲到达器件的阳极，器件的阴极接低电位时，其击穿面为第一N阱与第二P+注入之间；此时第三N+注入、第一栅极、第二P+注入构成一个反向偏置的栅控二极管D1，第二P+注入、第二栅极与第四N+注入构成一个正向偏置的栅控二极管D2，第五N+注入、第三栅极、第六N+注入与第三P+注入构成NMOS，当D1导通之后，将与D2和NMOS构成构成Gate Diode-NMOS路径。
5.根据权利要求1所述的带NMOS的栅控二极管单向可控硅静电防护器件，其特征在于：当高压ESD脉冲到达器件的阳极，器件的阴极接低电位时，第一P+注入、第一N阱/第一深N阱/N型埋层和第一P阱构成寄生三极管PNP，第一N阱/第一深N阱/N型埋层、第一P阱与第六N+注入构成寄生三极管NPN，当其电压降达到0.7V时，右侧寄生三极管NPN导通并向左侧的寄生三极管PNP提供基极电流进而促进其导通，当寄生三极管PNP和寄生三极管NPN开启后，构成正向SCR路径，形成正反馈效应，此时器件被成功触发，其击穿面在第一N阱与第二P+注入之间。
6.根据权利要求1所述的带NMOS的栅控二极管单向可控硅静电防护器件，其特征在于：当高压ESD脉冲到达器件的阳极时，器件阴极接地电位时，当第二P+注入/第一N阱结被击穿之后，第一N阱中的ESD电流将收敛于第三N+注入区域，因为浮空N+区域为重掺杂，此外当ESD电流通过跨接的第二P+注入区域进入第一P阱时，向栅控二极管D1与D2的栅极施加电压；一方面可以提高栅控二极管D1的第三N+注入区流经电流的容量，另一方面D2的导通之后可以加快电流通过栅控二极管D2的速度，可以一定程度上提高器件的失效电流。
7.根据权利要求1所述的带NMOS的栅控二极管单向可控硅静电防护器件，其特征在于：所述第二P+注入的宽度S1可调，当S1增大时，维持电压增大。
8.一种根据权利要求1-7中任一项所述的带NMOS的栅控二极管单向可控硅静电防护器件的制作方法，包括以下步骤：
步骤一：在P型衬底中形成N型埋层；
步骤二：在N型埋层上方生成一块N型深阱；
步骤三：在第一N型深阱里生成第一N阱与第一P阱；
步骤四：在第一N阱上从左至右依次生成第一N+注入、第一P+注入、第二N+注入、第三N+注入与第一栅极；在第一N阱与第一P阱之间生成一块跨接两阱的第二P+注入区；在第一P阱上从左至右依次生成第二栅极、第四N+注入、第五N+注入、第三栅极、第六N+注入与第三P+注入；
步骤五：在第一N阱上的第一N+注入与第一P+注入之间形成第一场氧隔离区，在第一N阱上的第一P+注入与第二N+注入之间生成第二场氧，在第一N阱上的第二N+注入与第三N+注入之间生产第三场氧，在第一P阱上的第四N+注入与第五N+注入之间生成第四场氧，在第一P阱上的第六N+注入与第三
CN202210867324.XA 2022-07-22 2022-07-22 带nmos的栅控二极管单向可控硅静电防护器件及其制作方法 Pending CN115332243A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210867324.XA CN115332243A (zh) 2022-07-22 2022-07-22 带nmos的栅控二极管单向可控硅静电防护器件及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210867324.XA CN115332243A (zh) 2022-07-22 2022-07-22 带nmos的栅控二极管单向可控硅静电防护器件及其制作方法

Publications (1)

Publication Number Publication Date
CN115332243A true CN115332243A (zh) 2022-11-11

Family

ID=83919704

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210867324.XA Pending CN115332243A (zh) 2022-07-22 2022-07-22 带nmos的栅控二极管单向可控硅静电防护器件及其制作方法

Country Status (1)

Country Link
CN (1) CN115332243A (zh)

Similar Documents

Publication Publication Date Title
CN108520875B (zh) 一种高维持电压npnpn型双向可控硅静电防护器件
JP2006523965A (ja) シリコンオンインシュレータ技術を対象とする静電放電（ｅｓｄ）保護用低電圧シリコン制御整流器（ｓｃｒ）
CN104752417A (zh) 可控硅静电保护器件及其形成方法
WO2007044843A2 (en) Low capacitance scr with trigger element
CN110265391B (zh) 一种内嵌浮空n+区的ligbt型esd防护器件
CN111668209B (zh) 一种低漏电的用于低压esd防护的可控硅整流器
CN115799250A (zh) Nmos触发的高维持电压单向可控硅静电防护器件及其方法
CN116013922A (zh) 低触发电压高维持电压单向可控硅静电防护器件及方法
CN113140627A (zh) 一种低触发电压的scr器件及其制备方法
CN115513201B (zh) 高维持低阻均匀导通双向可控硅静电防护器件及制作方法
CN100423256C (zh) 半导体集成电路中的静电放电保护电路
CN214848631U (zh) 低压带栅单向可控硅静电防护器件
CN110867440A (zh) 非对称双向可控硅静电防护器件及其制作方法
CN215815877U (zh) 高维持高失效双向可控硅静电防护器件
CN115763475A (zh) 一种增强型高鲁棒性可控硅静电防护器件及其制作方法
CN115332243A (zh) 带nmos的栅控二极管单向可控硅静电防护器件及其制作方法
CN111341844B (zh) 窄设计窗口的对称双向可控硅静电防护器件及其制作方法
CN212517201U (zh) 阻容耦合快速开启的可控硅静电防护器件
CN115763476A (zh) 一种内嵌pmos的双向可控硅静电防护器件及其制作方法
CN113421924A (zh) 一种二极管触发的双向scr器件
JP5274882B2 (ja) 横方向シリコン制御整流素子及びこれを備えるｅｓｄ保護素子
CN212485325U (zh) 一种非对称带栅双向可控硅静电防护器件
CN112447703A (zh) 静电放电防护元件
CN117936535A (zh) 低反向导通电阻高鲁棒性可控硅静电防护器件及制作方法
CN111725206A (zh) Pmos触发的scr器件、scr器件的制造方法及scr静电保护电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination