CN115799250A - Nmos触发的高维持电压单向可控硅静电防护器件及其方法 - Google Patents
Nmos触发的高维持电压单向可控硅静电防护器件及其方法 Download PDFInfo
- Publication number
- CN115799250A CN115799250A CN202211585388.7A CN202211585388A CN115799250A CN 115799250 A CN115799250 A CN 115799250A CN 202211585388 A CN202211585388 A CN 202211585388A CN 115799250 A CN115799250 A CN 115799250A
- Authority
- CN
- China
- Prior art keywords
- injection
- well
- implant
- isolation region
- field oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Thyristors (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种NMOS触发的高维持电压单向可控硅静电防护器件及其制作方法，首先，本发明选用单向可控硅结构，利用了NMOS结构与二极管结构完成对器件的触发过程，在传统的单向可控硅静电防护器件的基础上多出了一条表面ESD电流泄放路径，可有效地抑制SCR泄放路径的正反馈效应，本发明的可控硅整流器静电释放器件具有高维持电压高失效电流的特点，可在有效避免闩锁效应的同时实现高防护等级，该器件能够应用于0～5.5V工作电压的I/O端口的ESD防护。
Description
技术领域
本发明涉及静电防护领域，特别涉及一种NMOS触发的高维持电压单向可控硅静电防护器件及其制作方法。
背景技术
随着半导体制程工艺的进步，ESD造成集成电路芯片以及电子产品失效的情况愈加严重了。对电子产品以及集成电路芯片进行ESD防护成为了产品工程师们面临的主要难题之一。ESD设计窗口是产品工程师在进行ESD防护设计时需要重点考虑的问题，其中包括触发电压Vt1、触发电流It1、维持电压Vh、维持电流Ih、失效电压Vt2、失效电流It2、导通电阻Ron。ESD防护器件的触发电压要小于核心电路被保护端口的最高耐压即漏源击穿电压，通常触发电压要低最高耐压的10％～20％；ESD防护器件的维持电压要高于核心电路正常工作电压的1.1～1.2倍，保护核心电路不会因为ESD防护器件始终保持开启状态而无法关断形成闩锁；ESD防护器件的失效电流It2是衡量ESD防护器件鲁棒性强弱程度的重要参数之一，表示ESD防护器件所能承受的最大电流，并且如果要对核心电路进行有效防护，在达到失效电流It2时，ESD防护器件的钳位电压要小于被保护端口的最高耐压；ESD防护器件的导通电阻Ron是器件进入维持点以后的电阻特性，跟维持电压Vh、维持电流Ih、失效电压Vt2、失效电流It2有关，根据欧姆定律可知导通电阻Ron表示为失效电压Vt2、维持电压Vh差值与失效电流It2、维持电流Ih差值的比值；人体模式HBM将人体的等效电阻视为1.5kΩ，HBM防护等级为1500倍的It2。
ESD引起失效的模式分别有硬失效、软失效、潜在失效。而引起这些失效的原因又可以分为电失效以及热失效。其中热失效指的是当ESD脉冲来临的时候，在芯片局部产生了几安培至几十安培的电流，持续时间短但是会产生大量的热量使得局部的金属连线熔化或者会使得芯片产生热斑，从而导致了二次击穿。电失效指的是加在栅氧化层的电压形成的电场强度大于了介电强度，使得表面产生击穿或者是介质的击穿。由于ESD对芯片造成的威胁越来越严重，其物理机制研究越来越受到重视。
传统单向可控硅器件与其他ESD器件相比，其自身具有双电导调制机构，单位面积泄放效率高，单位寄生电容小，鲁棒性最好。
传统单向可控硅静电防护器件的剖面图见图1，其等效电路图见图2。当ESD脉冲加在单向SCR阳极时，第一N阱与第一P阱形成反偏PN结。当这个脉冲电压高于这个PN结的雪崩击穿电压的时候，器件的内部就会产生大量的雪崩电流，电流流经第一P阱，通过寄生电阻流向阴极。第一P阱的寄生电阻两端压降相当于三极管NPN的基极压降，当这个电压高于纵向NPN三极管的正向的导通电压的时候，此三极管开启。此三极管开通后，为横向PNP三极管提供基极电流，横向PNP三极管也开启后，也进一步为纵向NPN三极管提供基极电流，形成一种正反馈机制，使SCR路径完全开启。所以就算之后没有雪崩电流，由于三极管导通，也可以泄放大电流。
发明内容
为了解决上述技术问题，本发明提供一种NMOS触发的高维持电压单向可控硅静电防护器件及其制作方法并应用于0～5.5V工作电压的ESD防护网络设计。
本发明解决上述问题的技术方案是：
第一方面，本发明实施例提供了一种NMOS触发的高维持电压单向可控硅静电防护器件，包括P型衬底；所述P型衬底中设有N型埋层；所述N型埋层上方为N型深阱；所述N型深阱上从左至右依次设有第一P阱、第一N阱、第二P阱、第二N阱；所述第一P阱上从左至右依次设有第一N+注入、第一栅极、第二N+注入、第一P+注入；所述第一N阱上设有第三N+注入；所述第二P阱上从左至右依次设有第二P+注入、第四N+注入、第五N+注入、第二栅极；在第二P阱与第二N阱之间设有第六N+注入；所述第二N阱上设有第四P+注入、第七N+注入；所述第一栅极在第一N+注入与第二N+注入之间；所述第二栅极在第五N+注入与第六N+注入之间；
所述第一P阱中的第一N+注入与第一栅极均连接在一起并做器件阳极；所述第二P阱中的第四N+注入、第五N+注入、第二栅极均连接在一起并做器件阴极；所述第二N阱中的第三P+注入与第七N+注入连接在一起并做器件阳极；第一P阱中的第二N+注入与第一P+注入二者通过金属线连接在一起，不接电位；第一N阱中的第三N+注入与第二P阱中的第二P+注入二者通过金属线连接在一起，不接电位。
优选地，有九个场氧隔离区；第一场氧隔离区在第一N+注入区左侧，第二场氧隔离区在第二N+注入和第一P+注入之间，第三场氧在第一P+注入和第三N+注入之间，第四场氧在第三N+注入和第二P+注入之间，第五场氧在第二P+注入和第四N+注入之间，第六场氧在第四N+注入与第五N+注入之间，第七场氧在第六N+注入与第三P+注入之间，第八场氧在第三P+注入与第七N+注入之间，第九场氧在第七N+注入右侧。
优选地，所述第一场氧隔离区、第二场氧隔离区位于第一P阱表面；第三场氧隔离区的左部位于第一P阱表面；三场氧隔离区的右部位于第一N阱表面；第四场氧隔离区的左部位于第一N阱表面；第四场氧隔离区的右部位于第二P阱表面；第五场氧隔离区、第六场氧隔离区位于第二P阱表面；第七场氧隔离区、第八场氧隔离区、第九场氧隔离区位于第二N阱表面。
优选地，当高压ESD脉冲到达器件的阳极，器件的阴极接低电位时，所述第三P+注入、所述第二N阱/N型深阱/N型埋层、所述第二P阱构成了横向的PNP三极管结构，所述第一P阱、所述第一N阱/N型深阱/N型埋层、所述第二P阱构成了横向的PNP三极管结构，所述第四N+注入、所述第二P阱、所述第一N阱/N型深阱/N型埋层组成纵向的NPN三极管结构，所述第五N+注入、所述第二P阱、所述第二N阱/N型深阱/组成横向的NPN型三极管。
优选地，当高压ESD脉冲到达器件的阳极，器件的阴极接低电位时，ESD电流沿着所述第一N+注入流入第一P阱，当ESD电流增大到一定值时，所述第一N+注入、所述第一栅极、所述第二N+注入以及所述第一P阱组成的NMOS结构触发，ESD电流从所述第一N+注入通过所述第一栅极形成的沟道流入所述第二N+注入，再经导线连接流入所述第一P+注入，接着流入所述第一P阱，经所述第一P阱到所述第一N阱，通过所述第三N+注入经金属导线到所述第二P+注入流入所述第二P阱，最后流入所述第四N+注入回到阴极，器件经NMOS结构以及由第一P+注入/第一P阱、第一N阱/第三N+注入、第二P+注入/第二P阱、第四N+注入组成的两个顺偏二极管成功触发，此时右侧纵向NPN型三极管导通并为做横向PNP三极管提供基极电流而从促进其导通，形成正反馈效应，SCR路径成功开启，因器件左侧存在一条NMOS Diode路径，这样将会抑制原本SCR路径中的正反馈效应，从而提升维持电压。
优选地，所述第五场氧隔离区宽度S1可调，当S1增大时，维持电压增大。
优选地，所述第三N+注入的宽度S2可调，其代表的是与第二P+注入组成的二极管的N型区域的宽度，增大其宽度可以有效的抑制电流饱和效应，同时提高二极管的导电能力，从而进一步提高失效电流，导通电阻减小，随着S2的增大，其寄生三极管PNP的基区宽度都有所增大，从而降低电流增益系数β，从而提高维持电压。
第二方面，本发明实施例提供了一种NMOS触发的高维持电压可控硅静电防护器件的制作方法，包括以下步骤：
步骤一：在P型衬底中形成N型埋层；
步骤二：在N型埋层上方生成一块N型深阱；
步骤三：在第一N型深阱上从左至右依次生成第一P阱、第一N阱、第二P阱、第二N阱；
步骤四：所述第一P阱上从左至右依次生成第一N+注入、第一栅极、第二N+注入、第一P+注入；所述第一N阱上生成第三N+注入；所述第二P阱上从左至右依次生成第二P+注入、第四N+注入、第五N+注入、第二栅极；在第二P阱与第二N阱之间生成第六N+注入；所述第二N阱上生成第四P+注入、第七N+注入；
步骤五：在第一P阱上的第一N+注入左侧形成第一场氧隔离区，在第一P阱上在第二N+注入与第一P+注入之间形成第二场氧，在第一P阱上的第一P+注入与第一N阱上的第三N+注入之间生成第三场氧，在第一N阱上的第三N+注入与第二P阱上的第二P+注入之间生成第四场氧；在第二P阱上的第二P+注入与第四N+注入之间生成第五场氧，在第二P阱上的第四N+注入与第二P阱上的第五N+注入之间生成第六场氧，在跨接在第二P阱与第二N阱上的第六N+注入与第二N阱上第三P+注入之间生成第七场氧，在第二N阱上的第三P+注入与第二N阱上的第七N+注入之间生成第八场氧；在第二N阱上的第七N+注入右侧生成第九场氧；
步骤六：对所有注入区进行退火处理，消除杂质在注入区进行的迁移；
步骤七：将所述第一P阱中的第一N+注入与第一栅极均连接在一起并做器件阳极；所述第二P阱中的第四N+注入、第五N+注入、第二栅极均连接在一起并做器件阴极；所述第二N阱中的第三P+注入与第七N+注入连接在一起并做器件阳极；第一P阱中的第二N+注入与第一P+注入二者通过金属线连接在一起，不接电位；第一N阱中的第三N+注入与第二P阱中的第二P+注入二者通过金属线连接在一起，不接电位。
优选地，所述在P型衬底中形成N型埋层之前，还包括：
在P型衬底上生长一层二氧化硅薄膜，之后淀积一层氮化硅；旋涂光刻胶层于晶圆上，加掩膜版对其进行曝光以及显影，形成隔离浅槽；将二氧化硅、氮化硅和隔离浅槽进行刻蚀，去除光刻胶层，淀积一层二氧化硅，然后进行化学机械抛光，直到氮化硅层为止，去除掉氮化硅层。
本发明的有益效果在于：
1、本发明通过调节击穿面，基于传统的单向可控硅静电防护器件的基础上，通过在左侧阳极引入NMOS结构，并将其栅极加上正电位，将击穿面由第一N阱与第一P阱的阱击穿变为NMOS沟道导通，有效的降低了器件的触发电压，使器件更容易开启。
2、为了更好发挥单向可控硅的性能，本发明左侧引入了一个NMOS结构串联上两个顺偏二极管的结构，位于第一P阱中的第一N+注入、第一栅极与第二N+注入一同构成一个NMOS结构，位于第一P阱中的第一P+注入/第一P阱、第一N阱一同构成一个正向偏置的二极管D1，位于第二P阱中的第二P+注入/第二P阱、第四N+注入一同构成了一个正向偏置的二极管D2，此路径为器件的触发路径，当ESD电流通过此路径回到阴极之后，右侧SCR路径将会开启，左侧路径的形成将会削弱SCR路径的正反馈效应，从而抑制闩锁效应，因此可提高器件的维持电压。
3、本发明所述所述第五场氧隔离区宽度S1可调，当S1增大时，维持电压增大。
4、所述第三N+注入的宽度S2可调，其代表的是与第二P+注入组成的二极管的N型区域的宽度，增大其宽度可以有效的抑制电流饱和效应，同时提高二极管的导电能力，从而进一步提高失效电流，导通电阻减小，随着S2的增大，其寄生三极管PNP的基区宽度都有所增大，从而降低电流增益系数β，从而提高维持电压。
附图说明
图1为传统单向SCR静电防护器件的剖面图；
图2为传统单向SCR静电防护器件的等效电路图；
图3为本发明实施例的剖面图；
图4为本发明实施例的等效电路图；
图5为本发明一实施例提供的一种NMOS触发的高维持电压单向可控硅静电防护器件完全开启之后的总电流密度分布仿真图。
具体实施方式
下面结合附图和实施例对本发明应用于模拟开关芯片的ESD防护设计作进一步的说明。
如图3所示，一种NMOS触发的高维持电压单向可控硅静电防护器件，包括P型衬底101；所述P型衬底101中设有N型埋层201；所述N型埋层201上方为N型深阱301；所述N型深阱301上从左至右依次设有第一P阱401、第一N阱402、第二P阱403、第二N阱404；所述第一P阱401上从左至右依次设有第一N+注入501、第一栅极701、第二N+注入502、第一P+注入503；所述第一N阱402上设有第三N+注入504；所述第二P阱403上从左至右依次设有第二P+注入505、第四N+注入506、第五N+注入507、第二栅极702；在第二P阱403与第二N阱404之间设有第六N+注入508；所述第二N阱404上设有第四P+注入509、第七N+注入510；所述第一栅极701在第一N+注入501与第二N+注入502之间；所述第二栅极702在第五N+注入507与第六N+注入508之间；所述第一P阱401中的第一N+注入501与第一栅极701均连接在一起并做器件阳极；所述第二P阱403中的第四N+注入506、第五N+注入507、第二栅极702均连接在一起并做器件阴极；所述第二N阱404中的第三P+注入509与第七N+注入510连接在一起并做器件阳极；第一P阱402中的第二N+注入502与第一P+注入503二者通过金属线连接在一起，不接电位；第一N阱402中的第三N+注入504与第二P阱403中的第二P+注入505二者通过金属线连接在一起，不接电位；
如此，这样SCR路径开启之后，器件的表面将会形成一条NMOS Diode的路径，会将SCR路径中的一部分电流通过此路径泄放，这样将会抑制原本SCR路径中的正反馈效应，从而提升维持电压，随着ESD电流的逐渐增大，右侧SCR路径会逐渐取代左侧路径成为泄放电流的主路径。
在一实施方式中，所述的NMOS触发的高维持电压单向可控硅静电防护器件有九个场氧隔离区；第一场氧隔离区601在第一N+注入501区左侧，第二场氧隔离区602在第二N+注入502和第一P+注入503之间，第三场氧603在第一P+注入503和第三N+注入504之间，第四场氧604在第三N+注入504和第二P+注入505之间，第五场氧605在第二P+注入505和第四N+注入506之间，第六场氧606在第四N+注入506与第五N+注入507之间，第七场氧607在第六N+注入508与第三P+注入509之间，第八场氧608在第三P+注入509与第七N+注入510之间，第九场氧609在第七N+注入510右侧。
在一实施方式中，所述第一场氧隔离区601、第二场氧隔离区602位于第一P阱表面401；第三场氧隔离区603的左部位于第一P阱401表面；三场氧隔603离区的右部位于第一N阱402表面；第四场氧隔离区604的左部位于第一N阱402表面；第四场氧隔离区404的右部位于第二P阱403表面；第五场氧隔离区405、第六场氧隔离区406位于第二P阱403表面；第七场氧隔离区607、第八场氧隔离区608、第九场氧隔离区609位于第二N阱表面。
在一实施方式中，如图4所示，当高压ESD脉冲到达器件的阳极，器件的阴极接低电位时，所述第三P+注入509、所述第二N阱404/N型深阱301/N型埋层201、所述第二P阱403构成了横向的PNP三极管结构，所述第一P阱401、所述第一N阱402/N型深阱301/N型埋层201、所述第二P阱403构成了横向的PNP三极管结构，所述第四N+注入506、所述第二P阱403、所述第一N阱402/N型深阱301/N型埋层201组成纵向的NPN三极管结构，所述第五N+注入507、所述第二P阱403、所述第二N阱404/N型深阱301/组成横向的NPN型三极管。
当ESD脉冲到达器件的阳极时，器件阴极接地电位时，ESD电流沿着所述第一N+注入501流入第一P阱401，当ESD电流增大到一定值时，所述第一N+注入501、所述第一栅极701、所述第二N+注入502以及所述第一P阱401组成的NMOS结构触发，ESD电流从所述第一N+注入501通过所述第一栅极701形成的沟道流入所述第二N+注入502，再经导线连接流入所述第一P+注入503，接着流入所述第一P阱401，经所述第一P阱401到所述第一N阱402，通过所述第三N+注入504经金属导线到所述第二P+注入505流入所述第二P阱403，最后流入所述第四N+506注入回到阴极，器件经NMOS结构以及由第一P+注入503/第一P阱401、第一N阱402/第三N+注入504、第二P+注入505/第二P阱403、第四N+注入506组成的两个顺偏二极管成功触发，此时右侧纵向NPN型三极管导通并为做横向PNP三极管提供基极电流而从促进其导通，形成正反馈效应，SCR路径成功开启，因器件左侧存在一条NMOS Diode路径，这样将会抑制原本SCR路径中的正反馈效应，从而提升维持电压。
本器件可根据不同应用场景下ESD设计窗口的要求，通过控制第五场氧隔离区605的宽度S1可调当S1增大时，维持电压增大；第三N+注入的宽度S2可调，其代表的是与第二P+注入组成的二极管的N型区域的宽度，增大其宽度可以有效的抑制电流饱和效应，同时提高二极管的导电能力，从而进一步提高失效电流，导通电阻减小，随着S2的增大，其寄生三极管PNP的基区宽度都有所增大，从而降低电流增益系数β，从而提高维持电压。
本发明实施例还提供了一种NMOS触发的高维持电压单向可控硅静电防护器件的制作方法，包括以下步骤：
步骤一：在P型衬底101中形成N型埋层201；
步骤二：在N型埋层201上方生成一块N型深阱301；
步骤三：在第一N型深阱301上从左至右依次生成第一P阱401、第一N阱402、第二P阱403、第二N阱404；
步骤四：所述第一P阱401上从左至右依次生成第一N+注入501、第一栅极701、第二N+注入502、第一P+注入503；所述第一N阱402上生成第三N+注入504；所述第二P阱403上从左至右依次生成第二P+注入505、第四N+注入506、第五N+注入507、第二栅极702；在第二P阱403与第二N阱404之间生成第六N+注入508；所述第二N阱404上生成第四P+注入509、第七N+注入510；
步骤五：在第一P阱401上的第一N+注入501左侧形成第一场氧隔离区601，在第一P阱401上在第二N+注入502与第一P+注入503之间形成第二场氧602，在第一P阱401上的第一P+注入503与第一N阱402上的第三N+注入504之间生成第三场氧603，在第一N阱402上的第三N+注入504与第二P阱403上的第二P+注入505之间生成第四场氧604；在第二P阱403上的第二P+注入505与第四N+注入506之间生成第五场氧605，在第二P阱403上的第四N+注入506与第二P阱403上的第五N+注入507之间生成第六场氧606，在跨接在第二P阱403与第二N阱404上的第六N+注入508与第二N阱404上第三P+注入509之间生成第七场氧607，在第二N阱404上的第三P+注入509与第二N阱404上的第七N+注入510之间生成第八场氧508；在第二N阱404上的第七N+注入510右侧生成第九场氧609；
步骤六：对所有注入区进行退火处理，消除杂质在注入区进行的迁移；
步骤七：将所述第一P阱401中的第一N+注入501与第一栅极701均连接在一起并做器件阳极；所述第二P阱403中的第四N+注入506、第五N+注入507、第二栅极702均连接在一起并做器件阴极；所述第二N阱中404的第三P+注入509与第七N+注入510连接在一起并做器件阳极；第一P阱401中的第二N+注入502与第一P+注入503二者通过金属线连接在一起，不接电位；第一N阱402中的第三N+注入504与第二P阱403中的第二P+注入505二者通过金属线连接在一起，不接电位；
本发明NMOS触发的高维持电压单向可控硅静电防护器件的制作方法过程简单、操作方便。为了更好发挥单向可控硅的性能，本发明引入的NMOS结构来完成器件的触发过程，生成了一条新的表面路径会削弱SCR路径的正反馈效应，从而抑制闩锁效应，可有效的提高器件的防护性能与失效等级，本器件能够用于0～5.5V的I/O端口的ESD保护设计中。本发明实例器件采用0.25μm的BCDMOS工艺。
以上所述仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内所作的任何修改、等同替换、改进等，均包含在本发明的保护范围内。
Claims (7)
1.一种NMOS触发高维持电压的单向可控硅静电防护器件，其特征在于：包括P型衬底；
所述衬底中设有N型埋层；
所述N型埋层上方为N型深阱；
所述N型深阱上从左至右依次设有第一P阱、第一N阱、第二P阱、第二N阱；
所述第一P阱上从左至右依次设有第一N+注入、第一栅极、第二N+注入、第一P+注入；
所述第一N阱上设有第三N+注入；
所述第二P阱上从左至右依次设有第二P+注入、第四N+注入、第五N+注入、第二栅极；在第二P阱与第二N阱之间设有第六N+注入；
所述第二N阱上设有第四P+注入、第七N+注入；
所述第一栅极在第一N+注入与第二N+注入之间；所述第二栅极在第五N+注入与第六N+注入之间；
所述第一P阱中的第一N+注入与第一栅极均连接在一起并做器件阳极；所述第二P阱中的第四N+注入、第五N+注入、第二栅极均连接在一起并做器件阴极；所述第二N阱中的第三P+注入与第七N+注入连接在一起并做器件阳极；第一P阱中的第二N+注入与第一P+注入二者通过金属线连接在一起，不接电位；第一N阱中的第三N+注入与第二P阱中的第二P+注入二者通过金属线连接在一起，不接电位。
2.根据权利要求1所述的NMOS触发高维持电压的单向可控硅静电防护器件，其特征在于：有九个场氧隔离区；第一场氧隔离区在第一N+注入区左侧，第二场氧隔离区在第二N+注入和第一P+注入之间，第三场氧在第一P+注入和第三N+注入之间，第四场氧在第三N+注入和第二P+注入之间，第五场氧在第二P+注入和第四N+注入之间，第六场氧在第四N+注入与第五N+注入之间，第七场氧在第六N+注入与第三P+注入之间，第八场氧在第三P+注入与第七N+注入之间，第九场氧在第七N+注入右侧。
3.根据权利要求2所述的NMOS触发的高维持电压单向可控硅静电防护器件，其特征在于：所述第一场氧隔离区、第二场氧隔离区位于第一P阱表面；第三场氧隔离区的左部位于第一P阱表面；三场氧隔离区的右部位于第一N阱表面；第四场氧隔离区的左部位于第一N阱表面；第四场氧隔离区的右部位于第二P阱表面；第五场氧隔离区、第六场氧隔离区位于第二P阱表面；第七场氧隔离区、第八场氧隔离区、第九场氧隔离区位于第二N阱表面。
4.根据权利要求1所述的NMOS触发高维持电压单向可控硅静电防护器件，其特征在于：当高压ESD脉冲到达器件的阳极，器件的阴极接低电位时，所述第三P+注入、所述第二N阱/N型深阱/N型埋层、所述第二P阱构成了横向的PNP三极管结构，所述第一P阱、所述第一N阱/N型深阱/N型埋层、所述第二P阱构成了横向的PNP三极管结构，所述第四N+注入、所述第二P阱、所述第一N阱/N型深阱/N型埋层组成纵向的NPN三极管结构，所述第五N+注入、所述第二P阱、所述第二N阱/N型深阱/组成横向的NPN型三极管。
5.根据权利要求1所述的NMOS触发高维持电压单向可控硅静电防护器件，其特征在于：当高压ESD脉冲到达器件的阳极，器件的阴极接低电位时，ESD电流沿着所述第一N+注入流入第一P阱，当ESD电流增大到一定值时，所述第一N+注入、所述第一栅极、所述第二N+注入以及所述第一P阱组成的NMOS结构触发，ESD电流从所述第一N+注入通过所述第一栅极形成的沟道流入所述第二N+注入，再经导线连接流入所述第一P+注入，接着流入所述第一P阱，经所述第一P阱到所述第一N阱，通过所述第三N+注入经金属导线到所述第二P+注入流入所述第二P阱，最后流入所述第四N+注入回到阴极，器件经NMOS结构以及由第一P+注入/第一P阱、第一N阱/第三N+注入、第二P+注入/第二P阱、第四N+注入组成的两个顺偏二极管成功触发，此时右侧纵向NPN型三极管导通并为做横向PNP三极管提供基极电流而从促进其导通，形成正反馈效应，SCR路径成功开启，因器件左侧存在一条NMOSDiode路径，这样将会抑制原本SCR路径中的正反馈效应，从而提升维持电压。
6.一种NMOS触发的高维持电压单向可控硅静电防护器件的制作方法，其特征在于，所述方法包括：
步骤一：在P型衬底中形成N型埋层；
步骤二：在N型埋层上方生成一块N型深阱；
步骤三：在第一N型深阱上从左至右依次生成第一P阱、第一N阱、第二P阱、第二N阱；
步骤四：所述第一P阱上从左至右依次生成第一N+注入、第一栅极、第二N+注入、第一P+注入；所述第一N阱上生成第三N+注入；所述第二P阱上从左至右依次生成第二P+注入、第四N+注入、第五N+注入、第二栅极；在第二P阱与第二N阱之间生成第六N+注入；所述第二N阱上生成第四P+注入、第七N+注入；
步骤五：在第一P阱上的第一N+注入左侧形成第一场氧隔离区，在第一P阱上在第二N+注入与第一P+注入之间形成第二场氧，在第一P阱上的第一P+注入与第一N阱上的第三N+注入之间生成第三场氧，在第一N阱上的第三N+注入与第二P阱上的第二P+注入之间生成第四场氧；在第二P阱上的第二P+注入与第四N+注入之间生成第五场氧，在第二P阱上的第四N+注入与第二P阱上的第五N+注入之间生成第六场氧，在跨接在第二P阱与第二N阱上的第六N+注入与第二N阱上第三P+注入之间生成第七场氧，在第二N阱上的第三P+注入与第二N阱上的第七N+注入之间生成第八场氧；在第二N阱上的第七N+注入右侧生成第九场氧；
步骤六：对所有注入区进行退火处理，消除杂质在注入区进行的迁移；
步骤七：将所述第一P阱中的第一N+注入与第一栅极均连接在一起并做器件阳极；所述第二P阱中的第四N+注入、第五N+注入、第二栅极均连接在一起并做器件阴极；所述第二N阱中的第三P+注入与第七N+注入连接在一起并做器件阳极；第一P阱中的第二N+注入与第一P+注入二者通过金属线连接在一起，不接电位；第一N阱中的第三N+注入与第二P阱中的第二P+注入二者通过金属线连接在一起，不接电位。
7.根据权利要求6所述的NMOS触发的高维持电压单向可控硅静电防护器件的制作方法，其特征在于，所述步骤一之前还包括如下步骤：在P型衬底上生长一层二氧化硅薄膜，之后淀积一层氮化硅；旋涂光刻胶层于晶圆上，加掩膜版对其进行曝光以及显影，形成隔离浅槽；将二氧化硅、氮化硅和隔离浅槽进行刻蚀，去除光刻胶层，淀积一层二氧化硅，然后进行化学机抛光，直到氮化硅层为止，去除掉氮化硅层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211585388.7A CN115799250A (zh) | 2022-12-09 | 2022-12-09 | Nmos触发的高维持电压单向可控硅静电防护器件及其方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211585388.7A CN115799250A (zh) | 2022-12-09 | 2022-12-09 | Nmos触发的高维持电压单向可控硅静电防护器件及其方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115799250A true CN115799250A (zh) | 2023-03-14 |
Family
ID=85418486
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211585388.7A Pending CN115799250A (zh) | 2022-12-09 | 2022-12-09 | Nmos触发的高维持电压单向可控硅静电防护器件及其方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115799250A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116093104A (zh) * | 2023-03-28 | 2023-05-09 | 江南大学 | 应用于直流/直流转换芯片的静电与浪涌防护电路 |
-
2022
- 2022-12-09 CN CN202211585388.7A patent/CN115799250A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116093104A (zh) * | 2023-03-28 | 2023-05-09 | 江南大学 | 应用于直流/直流转换芯片的静电与浪涌防护电路 |
| CN116093104B (zh) * | 2023-03-28 | 2024-06-14 | 江南大学 | 应用于直流/直流转换芯片的静电与浪涌防护电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0546698B1 (en) | An electrostatic discharge protection structure | |
| CN108520875B (zh) | 一种高维持电压npnpn型双向可控硅静电防护器件 | |
| US8093145B2 (en) | Methods for operating and fabricating a semiconductor device having a buried guard ring structure | |
| US6576959B2 (en) | Device and method of low voltage SCR protection for high voltage failsafe ESD applications | |
| CN107731811B (zh) | 一种用于esd防护的依靠纵向bjt触发的scr器件 | |
| US20180247925A1 (en) | Esd protection circuit with integral deep trench trigger diodes | |
| US6764892B2 (en) | Device and method of low voltage SCR protection for high voltage failsafe ESD applications | |
| CN105470250B (zh) | 过电压保护设备及方法 | |
| CN111668209B (zh) | 一种低漏电的用于低压esd防护的可控硅整流器 | |
| US20070194380A1 (en) | Method for fabricating an ESD protection apparatus for discharging electric charge in a depth direction | |
| JP2008021981A (ja) | 絶縁ゲートバイポーラトランジスタ及びその製造方法 | |
| CN115799250A (zh) | Nmos触发的高维持电压单向可控硅静电防护器件及其方法 | |
| CN116013922A (zh) | 低触发电压高维持电压单向可控硅静电防护器件及方法 | |
| CN115513201B (zh) | 高维持低阻均匀导通双向可控硅静电防护器件及制作方法 | |
| CN110867440A (zh) | 非对称双向可控硅静电防护器件及其制作方法 | |
| CN214848631U (zh) | 低压带栅单向可控硅静电防护器件 | |
| CN100423256C (zh) | 半导体集成电路中的静电放电保护电路 | |
| CN109742070B (zh) | 一种fdsoi可控硅静电保护器件 | |
| CN215815877U (zh) | 高维持高失效双向可控硅静电防护器件 | |
| CN113764403A (zh) | 阻容耦合快速开启的可控硅静电防护器件及其制作方法 | |
| CN115763475A (zh) | 一种增强型高鲁棒性可控硅静电防护器件及其制作方法 | |
| CN212517201U (zh) | 阻容耦合快速开启的可控硅静电防护器件 | |
| Paul et al. | Challenges & physical insights into the design of fin-based SCRs and a novel fin-SCR for efficient on-chip ESD protection | |
| CN111341844B (zh) | 窄设计窗口的对称双向可控硅静电防护器件及其制作方法 | |
| CN115332243A (zh) | 带nmos的栅控二极管单向可控硅静电防护器件及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |