CN116093104A - 应用于直流/直流转换芯片的静电与浪涌防护电路 - Google Patents
应用于直流/直流转换芯片的静电与浪涌防护电路 Download PDFInfo
- Publication number
- CN116093104A CN116093104A CN202310313608.9A CN202310313608A CN116093104A CN 116093104 A CN116093104 A CN 116093104A CN 202310313608 A CN202310313608 A CN 202310313608A CN 116093104 A CN116093104 A CN 116093104A
- Authority
- CN
- China
- Prior art keywords
- injection region
- well
- metal
- metal connecting
- connecting unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 48
- 238000002347 injection Methods 0.000 claims abstract description 151
- 239000007924 injection Substances 0.000 claims abstract description 151
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 20
- 229920005591 polysilicon Polymers 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 10
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 10
- 239000002184 metal Substances 0.000 claims description 139
- 239000007943 implant Substances 0.000 claims description 10
- 239000004065 semiconductor Substances 0.000 abstract description 4
- 239000002131 composite material Substances 0.000 abstract description 3
- 229910044991 metal oxide Inorganic materials 0.000 abstract description 3
- 150000004706 metal oxides Chemical class 0.000 abstract description 3
- 238000002513 implantation Methods 0.000 description 25
- 230000003068 static effect Effects 0.000 description 9
- 238000000034 method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000005611 electricity Effects 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 230000002708 enhancing effect Effects 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000036039 immunity Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
- H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0292—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using a specific configuration of the conducting means connecting the protective devices, e.g. ESD buses
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及一种应用于直流/直流转换芯片的静电与浪涌防护电路，包括P衬底、深N阱、第一N阱、第一P阱、第二N阱、第二P阱、第一N+注入区、第一P+注入区、第二N+注入区、第三N+注入区、第四N+注入区、第二P+注入区、第五N+注入区、第三P+注入区、硅化物、多晶硅栅及其覆盖的薄栅氧化层。本发明所述的一种应用于直流/直流转换芯片的静电与浪涌防护电路，其利用栅接低电位NMOS触发电压低的特性，NPN型三极管、通过设计PNP与NPN型三极管复合结构，构建含多条电流泄放路径的ESD/EOS防护电路，用于增强DC‑DC转换芯片的ESD/EOS防护能力，具有低电压触发、小回滞、快速开启等优点，还能依托多泄流路径，提高二次失效电流。
Description
技术领域
本发明涉及集成电路的电过应力瞬态脉冲防护技术领域，尤其是指一种应用于直流/直流转换芯片的静电与浪涌防护电路。
背景技术
随着半导体工艺尺寸的缩小，集成电路规模在不断扩大，性能也在不断提高。但是，工艺尺寸的缩小也滋生了诸多问题，其中最主要的就是可靠性问题、工艺波动问题以及功耗问题。其中在可靠性问题方面，静电放电(ESD)和静电过应力(EOS)是导致集成电路失效的主要原因。随着计算机以及各类电子产品的更新、迭代，直流/直流(DC-DC)转换芯片变得越来越重要。尤其在生产、运输与应用过程中，DC-DC转换芯片不可避免会易受到ESD/EOS的损坏，影响系统整体的正常工作。因此，提高DC-DC转换芯片的ESD/EOS防护能力，有利于提高电子产品的良率，降低生产成本，具有重要的科研意义与经济价值。
常见的DC-DC转换芯片一般采用大规模叉指结构的栅接地N型场效应管(GGNMOS)作为其ESD或EOS防护的基本单元，但是大规模叉指结构的GGNMOS存在一些弊端，诸如：占用芯片面积较大；叉指结构易产生电流分布不均匀问题，或产生电流热集聚效应，导致单位面积上电路的ESD鲁棒性较差；在正向电学应力下，GGNMOS过高的触发电压会造成因防护单元未及时开启而导致内部核心电路无法正常工作的问题等。近年来，SCR结构以强电流泄放能力、较小的寄生电容以及其单位面积上ESD鲁棒性极强的优势受到了业界的广泛关注，但是因其触发电压过高，开启速度较慢，在瞬态ESD应力下不能及时开启，进而导致被保护电路受到损坏；SCR结构还存在维持电压过低的情况，易发生闩锁效应，影响被保护电路的正常工作。
因此，迫切需要提供一种创新的应用于直流/直流转换芯片的静电与浪涌防护电路以克服现有技术存在的上述技术缺陷。
发明内容
为此，本发明所要解决的技术问题在于克服现有技术中存在的技术缺陷，而提出一种应用于直流/直流转换芯片的静电与浪涌防护电路，其能够达到低压触发和免疫闩锁的效果。
为解决上述技术问题，本发明提供了一种应用于直流/直流转换芯片的静电与浪涌防护电路，包括：
衬底，其具有第一表面和第二表面；
深N阱，其设置于所述衬底的第一表面，所述深N阱朝向所述衬底的一面连接所述衬底；
第一N阱、第一P阱、第二N阱、第二P阱，沿着所述第一表面的长度方向，其依次设置于所述深N阱的一表面，且所述第一N阱、第一P阱、第二N阱和第二P阱两两之间相连；
其中，沿着所述第一表面的长度方向，所述第一N阱背离所述深N阱的表面依次设置有第一N+注入区、硅化物、第一P+注入区和第二N+注入区，所述第一N+注入区的一侧与所述第一N阱的外边缘预留有间距，另一侧通过所述硅化物连接所述第一P+注入区的一侧，所述第一P+注入区的另一侧与所述第二N+注入区之间预留有间距，所述第二N+注入区横跨所述第一N阱与所述第一P阱；
在所述第一P阱的表面区域，依次设置有多晶硅栅和第三N+注入区，所述多晶硅栅设置有薄栅氧化层，且所述薄栅氧化层朝向所述第二N+注入区的一侧连接所述第二N+注入区，所述薄栅氧化层的另一侧连接所述第三N+注入区的一侧，所述第三N+注入区的另一侧与所述第一P阱的外边缘之间预留有间距；
在所述第二P阱的表面区域，依次设置有两两间隔的第四N+注入区、第二P+注入区和第五N+注入区；
第三P+注入区，其设置于所述衬底的第二表面；
金属连接部，其分别对应连接所述第一N+注入区、第二N+注入区、第三N+注入区、第四N+注入区、第五N+注入区、第一P+注入区、第二P+注入区、第三P+注入区和多晶硅栅；
金属部，其连接所述金属连接部，且所述金属部引出用作阳极端的第一电极和用作阴极端的第二电极。
在本发明的一个实施例中，所述金属连接部包括第一金属连接单元、第二金属连接单元、第三金属连接单元、第四金属连接单元、第五金属连接单元、第六金属连接单元、第七金属连接单元、第八金属连接单元和第九金属连接单元，所述第一N+注入区与第一金属连接单元相连，所述第一P+注入区与第二金属连接单元相连，所述多晶硅栅与第三金属连接单元相连，所述第三N+注入区与第四金属连接单元相连，所述第二P+注入区与第五金属连接单元相连，所述第二N+注入区与第六金属连接单元相连，所述第四N+注入区与第七金属连接单元相连，所述第五N+注入区与第八金属连接单元相连，所述第三P+注入区与第九金属连接单元相连。
在本发明的一个实施例中，所述金属部包括第一金属单元、第二金属单元、第三金属单元和第四金属单元，所述第一金属连接单元和所述第二金属连接单元均与所述第一金属单元相连；所述第三金属连接单元、所述第四金属连接单元、所述第五金属连接单元均与所述第二金属单元相连；所述第六金属连接单元、第七金属连接单元均与所述第三金属单元相连；所述第八金属连接单元和所述第九金属连接单元均与所述第四金属单元相连。
在本发明的一个实施例中，所述第一金属单元引出用作阳极端的第一电极，所述第三金属单元引出用作阴极端的第二电极。
在本发明的一个实施例中，所述第四N+注入区的一侧与所述第二P阱的外边缘之间，以及所述第五N+注入区的一侧与所述第二P阱的外边缘之间均预留有间距。
在本发明的一个实施例中，当所述第一电极接高电位，所述第二电极接地时，由所述第一N+注入区、所述第一N阱构成阱电阻，由所述第二N+注入区、所述多晶硅栅及其所述薄栅氧化层、所述第三N+注入区构成栅接低电位NMOS，所述第二P+注入区、所述第二P阱、所述第五N+注入区构成二极管，所述阱电阻通过将所述栅接低电位NMOS的所述第二N+注入区置于所述第一N阱内部的部分相连接，以使电压高于工作电压。
在本发明的一个实施例中，由所述第四N+注入区、所述第二P阱、所述第五N+注入区构成三极管，所述二极管与所述三极管并联。
在本发明的一个实施例中，由所述第一P+注入区、所述第一N阱、所述第一P阱、所述第三N+注入区构成第一SCR，由所述第一P+注入区、所述第一N阱、所述深N阱、所述第二P阱、所述第五N+注入区构成第二SCR，所述第一SCR与所述二极管串联泄放电流，所述第二SCR为主泄流路径，所述第一SCR先于所述第二SCR开启。
在本发明的一个实施例中，在所述第一P阱中的所述第二N+注入区的下方增加PB层次，在栅接低电位NMOS中嵌入由第二N+注入区与PB层次构成的齐纳管。
此外，本发明还提供一种如上述所述的静电与浪涌防护电路在直流/直流转换芯片中的应用。
本发明的上述技术方案相比现有技术具有以下优点：
本发明所述的一种应用于直流/直流转换芯片的静电与浪涌防护电路，其利用栅接低电位NMOS触发电压低的特性，NPN型三极管、通过设计PNP与NPN型三极管复合结构，构建含多条电流泄放路径的ESD/EOS防护电路，用于增强DC-DC转换芯片的ESD/EOS防护能力，具有低电压触发、小回滞、快速开启等优点，还能依托多泄流路径，提高二次失效电流；同时，本发明技术还可以根据DC-DC转换芯片的防护等级需求，灵活堆叠、进行叉指设计，增强本发明电路的鲁棒性，提高防护等级。
附图说明
为了使本发明的内容更容易被清楚的理解，下面根据本发明的具体实施例并结合附图，对本发明作进一步详细的说明，其中
图1是本发明实施例提出的一种应用于直流/直流转换芯片的静电与浪涌防护电路的三维结构图。
图2是本发明实施例提出的一种应用于直流/直流转换芯片的静电与浪涌防护电路的金属连线图。
图3是本发明实施例提出的一种应用于直流/直流转换芯片的静电与浪涌防护电路的等效电路图。
图4是本发明实施例提出的一种应用于直流/直流转换芯片的静电与浪涌防护电路的应用场景示意图。
附图标记说明如下：100、衬底；101、深N阱；102、第一N阱；103、第一P阱；104、第二N阱；105、第二P阱；106、第一N+注入区；107、第一P+注入区；108、第二N+注入区；109、第三N+注入区；110、第四N+注入区；111、第二P+注入区；112、第五N+注入区；113、第三P+注入区；114、硅化物；115、多晶硅栅；116、薄栅氧化层；201、第一金属连接单元；202、第二金属连接单元；203、第三金属连接单元；204、第四金属连接单元；205、第五金属连接单元；206、第六金属连接单元；207、第七金属连接单元；208、第八金属连接单元；209、第九金属连接单元；210、第一金属单元；211、第二金属单元；212、第三金属单元；213、第四金属单元。
具体实施方式
下面结合附图和具体实施例对本发明作进一步说明，以使本领域的技术人员可以更好地理解本发明并能予以实施，但所举实施例不作为对本发明的限定。
本发明实施例提供了一种应用于直流/直流转换芯片的静电与浪涌防护电路，其利用栅接低电位NMOS触发电压低的特性，NPN型三极管、通过设计PNP与NPN型三极管复合结构，构建含多条电流泄放路径的ESD/EOS防护电路，用于增强DC-DC转换芯片的ESD/EOS防护能力，具有低电压触发、小回滞、快速开启等优点，还能依托多泄流路径，提高二次失效电流；同时，本发明技术还可以根据DC-DC转换芯片的防护等级需求，灵活堆叠、进行叉指设计，增强本发明电路的鲁棒性，提高防护等级。
请参照图1所示，本发明实施例提供了一种应用于直流/直流转换芯片的静电与浪涌防护电路，其包括栅接低电位MOS、二极管、三极管和SCR结构，电路包括P衬底100、深N阱101、第一N阱102、第一P阱103、第二N阱104、第二P阱105、第一N+注入区106、第一P+注入区107、第二N+注入区108、第三N+注入区109、第四N+注入区110、第二P+注入区111、第五N+注入区112、第三P+注入区113、硅化物114、多晶硅栅115及其覆盖的薄栅氧化层116。
其中，在所述P衬底100的表面区域制备所述深N阱101；所述深N阱101的下侧边缘与所述P衬底100上侧边缘相连，在所述深N阱101上表面区域的从左至右依次设有所述第一N阱102、所述第一P阱103、所述第二N阱104、所述第二P阱105，所述第一P阱103的左侧边缘与所述第一N阱102的右侧边缘相连，所述第一P阱103的右侧边缘与所述第二N阱104的左侧边缘相连，所述第二N阱104的右侧边缘与所述第二P阱105的左侧边缘相连。
沿长度方向，在所述第一N阱102的表面区域从左至右依次设有所述第一N+注入区106、所述硅化物114、所述第一P+注入区107、所述第二N+注入区108；
所述第一N+注入区106的左侧边缘与所述第一N阱102的左侧边缘设有一定间距，所述硅化物114的左侧边缘与所述第一N+注入区106的右侧边缘相连，所述硅化物114的右侧边缘与所述第一P+注入区107的左侧边缘相连，所述第一P+注入区107的右侧边缘与所述第二N+注入区108的左侧设有一定间距，所述第二N+注入区108横跨在所述第一N阱102的右侧边缘和所述第一P阱103的左侧边缘，实现所述第二N+注入区108与所述第一P阱103的击穿，降低触发电压。
在所述第一P阱103的表面区域，从左到右依次设有所述第二N+注入区108、所述多晶硅栅115以及其覆盖的所述薄栅氧化层116、所述第三N+注入区109；
所述薄栅氧化层116的左侧边缘与所述第二N+注入区108的右侧边缘相连，所述薄栅氧化层116的右侧边缘与所述第三N+注入区109的左侧边缘相连，所述第三N+注入区109的右侧边缘与所述第一P阱103的右侧边缘设有一定间距，增大由第一N阱、第一P阱以及第三N+注入区构成的寄生管基区体积，减小放大倍数，降低漏电流。
在所述第二P阱(105)的表面区域，从左往右依次设有所述第四N+注入区(110)、所述第二P+注入区(111)、所述第五N+注入区(112)；
所述第四N+注入区(111)的左侧边缘与所述第二P阱(105)的左侧边缘设有一定间距，所述第四N+注入区(110)的右侧边缘与所述第二P+注入区(111)的左侧边缘设有一定间距，所述第五N+注入区(112)的左侧边缘与所述第二P+注入区(111)的右侧边缘设有一定间距，所述第五N+注入区(112)的右侧边缘与所述第二P阱(105)的右侧边缘设有一定间距，抑制所述寄生管的寄生效应；
在所述P衬底(100)的表面区域的右侧设有所述第三P+注入区(113)。
请参照图2所示，本发明实施例提供的一种应用于直流/直流转换芯片的静电与浪涌防护电路，还包括金属连接部，所述金属连接部包括第一金属连接单元201、第二金属连接单元202、第三金属连接单元203、第四金属连接单元204、第五金属连接单元205、第六金属连接单元206、第七金属连接单元207、第八金属连接单元208和第九金属连接单元209，所述第一N+注入区106与第一金属连接单元201相连，所述第一P+注入区107与第二金属连接单元202相连，所述多晶硅栅115与第三金属连接单元203相连，所述第三N+注入区109与第四金属连接单元204相连，所述第二P+注入区111与第五金属连接单元205相连，所述第二N+注入区108与第六金属连接单元206相连，所述第四N+注入区110与第七金属连接单元207相连，所述第五N+注入区112与第八金属连接单元208相连，所述第三P+注入区113与第九金属连接单元209相连。
请继续参照图2所示，本发明实施例提供的一种应用于直流/直流转换芯片的静电与浪涌防护电路，还包括金属部，所述金属部包括第一金属单元210、第二金属单元211、第三金属单元212和第四金属单元213，所述第一金属连接单元201和所述第二金属连接单元202均与所述第一金属单元210相连；所述第三金属连接单元203、所述第四金属连接单元204、所述第五金属连接单元205均与所述第二金属单元211相连；所述第六金属连接单元206、第七金属连接单元207均与所述第三金属单元212相连；所述第八金属连接单元208和所述第九金属连接单元209均与所述第四金属单元213相连。
上述所述第一金属单元210引出用作阳极端的第一电极，所述第三金属单元212引出用作阴极端的第二电极。
本发明的等效电路如图3所示，当正向电学应力作用于第一电学应力端，第二电学应力端接地时，由所述第一N+注入区(107)、第一N阱(102)构成电阻R1，由第二N+注入区(109)、多晶硅栅(116)以及其覆盖的薄栅氧化层(116)和第三N+注入区(110)构成栅接低电位NMOS Mn1，由第三P+注入区(112)、第二P阱(105)和第五N+注入区(113)构成二极管D1，由所述电阻R1、所述栅接低电位NMOS管Mn1以及所述二极管D构成触发路径，降低电路触发电压，减小回滞幅度，避免闩锁现象发生；由第四N+注入区(111)、第二P阱(105)和第五N+注入区构成NPN型三极管T3，由所述电阻R1和所述NPN型三极管T3构成分流路径，增强内部散热能力，进一步提高二次失效电流；由第一P+注入区(108)、第一N阱(102)、第一P阱(103)、第三N+注入区(110)构成第一正反馈网络第一SCR，由所述第一可控硅第一SCR和所述二极管D1构成辅助电流泄放路径，由第一P+注入区(108)、第一N阱(102)、深N阱(101)、第二P阱(105)、第五N+注入区(113)构成的第二正反馈网络第二SCR作为主电流泄放路径，可有效增强该防护IC的泄流能力、提高该防护IC的鲁棒性。
本发明通过设计多电流泄放路径来进一步增强器件的ESD鲁棒性；通过在电路中加入栅接低电位NMOS结构，可实现低压触发和闩锁免疫特性。此外，通过设计与NMOS路径并联的NPN三极管路径，增加泄流路径，提高器件泄流能力，使电路的二次失效电流进一步提高。
在本发明实施例提供的一种应用于直流/直流转换芯片的静电与浪涌防护电路中，当所述阳极端接高电位，所述阴极端接地时，由所述第一N+注入区(106)、所述第一N阱(102)构成阱电阻，由所述第二N+注入区(108)、所述多晶硅栅(115)以及其覆盖的所述第二薄栅氧化层(116)、所述第三N+注入区(110)构成栅接低电位NMOS，所述第二P+注入区(111)、所述第二P阱(105)、所述第五N+注入区(112)构成二极管，所述阱电阻通过将所述栅接低电位NMOS的所述第二N+注入区(108)置于所述第一N阱(101)内部的部分相连接，可在降低触发电压的同时提高电压钳位能力，将电压钳制在高于正常工作时电压的大小，通过调节所述栅接低电位NMOS结构的宽度，可改善电路内部电流导通均匀性，削弱由电流拥挤导致的电流热集聚效应，增强电路的ESD鲁棒性。
在本发明实施例提供的一种应用于直流/直流转换芯片的静电与浪涌防护电路中，由所述第四N+注入区(110)、所述第二P阱(105)、所述第五N+注入区(112)构成三极管，所述二极管与所述三极管并联，可提升内部电流导通均匀性，增强散热能力，提高电路的失效电流。
在本发明实施例提供的一种应用于直流/直流转换芯片的静电与浪涌防护电路中，电路中存在由所述第一P+注入区(107)、所述第一N阱(102)、所述第一P阱(103)、所述第三N+注入区(109)构成的第一SCR以及由所述第一P+注入区(107)、所述第一N阱(102)、所述深N阱(101)、所述第二P阱(105)、所述第五N+注入区(112)构成的第二SCR两条SCR电流泄放路径，所述第一SCR与所述二极管串联泄放电流，所述第二SCR为主泄流路径，所述第一SCR先于所述第二SCR开启，可进一步增强电路抗ESD/EOS鲁棒性。
在本发明实施例提供的一种应用于直流/直流转换芯片的静电与浪涌防护电路中，所述二极管的开启，推动所述三极管发射极正偏，可以促进所述三极管开启，进而推动所述第二SCR开启，提高整体的开启速度。
在本发明实施例提供的一种应用于直流/直流转换芯片的静电与浪涌防护电路中，可根据触发电压的需求，通过注入区浓度调节技术，在所述第一P阱(103)中所述第二N+注入区(108)的下方增加PB层次，在栅接低电位NMOS中嵌入由第二N+注入区(109)与PB层次构成的齐纳管，进一步降低所述静电与浪涌防护电路的触发电压，增强电压钳位能力。
相应于上述一种应用于直流/直流转换芯片的静电与浪涌防护电路的实施例，本发明实施例还提供了一种应用于直流/直流转换芯片的静电与浪涌防护电路在直流/直流转换芯片中的应用，请参照图4，所述应用实例包含DC-DC转换芯片中的增强转换器开关输入INP引脚、反向转换器开关输入INN引脚、控制电源输入引脚VIN、接地引脚GND、电阻R0、电容C0、电容C1，所述静电与浪涌防护电路应用于DC-DC转换芯片中工作电压为5.5V的反向转换器开关输入INN引脚与控制电源输入VIN引脚；当DC-DC转换芯片的所述INN引脚与VIN引脚处于正常工作状态，所述静电与浪涌防护电路处于关闭状态，当所述INN引脚与所述VIN引脚受到正向脉冲ESD事件时，所述静电与浪涌防护电路被触发开启进入泄放状态并泄放ESD电流。
显然，上述实施例仅仅是为清楚地说明所作的举例，并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引申出的显而易见的变化或变动仍处于本发明创造的保护范围之中。
Claims (10)
1.一种应用于直流/直流转换芯片的静电与浪涌防护电路，其特征在于：包括：
衬底，其具有第一表面和第二表面；
深N阱，其设置于所述衬底的第一表面，所述深N阱朝向所述衬底的一面连接所述衬底；
第一N阱、第一P阱、第二N阱、第二P阱，沿着所述第一表面的长度方向，其依次设置于所述深N阱的一表面，且所述第一N阱、第一P阱、第二N阱和第二P阱两两之间相连；
其中，沿着所述第一表面的长度方向，所述第一N阱背离所述深N阱的表面依次设置有第一N+注入区、硅化物、第一P+注入区和第二N+注入区，所述第一N+注入区的一侧与所述第一N阱的外边缘预留有间距，另一侧通过所述硅化物连接所述第一P+注入区的一侧，所述第一P+注入区的另一侧与所述第二N+注入区之间预留有间距，所述第二N+注入区横跨所述第一N阱与所述第一P阱；
在所述第一P阱的表面区域，依次设置有多晶硅栅和第三N+注入区，所述多晶硅栅设置有薄栅氧化层，且所述薄栅氧化层朝向所述第二N+注入区的一侧连接所述第二N+注入区，所述薄栅氧化层的另一侧连接所述第三N+注入区的一侧，所述第三N+注入区的另一侧与所述第一P阱的外边缘之间预留有间距；
在所述第二P阱的表面区域，依次设置有两两间隔的第四N+注入区、第二P+注入区和第五N+注入区；
第三P+注入区，其设置于所述衬底的第二表面；
金属连接部，其分别对应连接所述第一N+注入区、第二N+注入区、第三N+注入区、第四N+注入区、第五N+注入区、第一P+注入区、第二P+注入区、第三P+注入区和多晶硅栅；
金属部，其连接所述金属连接部，且所述金属部引出用作阳极端的第一电极和用作阴极端的第二电极。
2.根据权利要求1所述的一种应用于直流/直流转换芯片的静电与浪涌防护电路，其特征在于：所述金属连接部包括第一金属连接单元、第二金属连接单元、第三金属连接单元、第四金属连接单元、第五金属连接单元、第六金属连接单元、第七金属连接单元、第八金属连接单元和第九金属连接单元，所述第一N+注入区与第一金属连接单元相连，所述第一P+注入区与第二金属连接单元相连，所述多晶硅栅与第三金属连接单元相连，所述第三N+注入区与第四金属连接单元相连，所述第二P+注入区与第五金属连接单元相连，所述第二N+注入区与第六金属连接单元相连，所述第四N+注入区与第七金属连接单元相连，所述第五N+注入区与第八金属连接单元相连，所述第三P+注入区与第九金属连接单元相连。
3.根据权利要求2所述的一种应用于直流/直流转换芯片的静电与浪涌防护电路，其特征在于：所述金属部包括第一金属单元、第二金属单元、第三金属单元和第四金属单元，所述第一金属连接单元和所述第二金属连接单元均与所述第一金属单元相连；所述第三金属连接单元、所述第四金属连接单元、所述第五金属连接单元均与所述第二金属单元相连；所述第六金属连接单元、第七金属连接单元均与所述第三金属单元相连；所述第八金属连接单元和所述第九金属连接单元均与所述第四金属单元相连。
4.根据权利要求3所述的一种应用于直流/直流转换芯片的静电与浪涌防护电路，其特征在于：所述第一金属单元引出用作阳极端的第一电极，所述第三金属单元引出用作阴极端的第二电极。
5.根据权利要求1所述的一种应用于直流/直流转换芯片的静电与浪涌防护电路，其特征在于：所述第四N+注入区的一侧与所述第二P阱的外边缘之间，以及所述第五N+注入区的一侧与所述第二P阱的外边缘之间均预留有间距。
6.根据权利要求1至5任一项所述的一种应用于直流/直流转换芯片的静电与浪涌防护电路，其特征在于：当所述第一电极接高电位，所述第二电极接地时，由所述第一N+注入区、所述第一N阱构成阱电阻，由所述第二N+注入区、所述多晶硅栅及其所述薄栅氧化层、所述第三N+注入区构成栅接低电位NMOS，所述第二P+注入区、所述第二P阱、所述第五N+注入区构成二极管，所述阱电阻通过将所述栅接低电位NMOS的所述第二N+注入区置于所述第一N阱内部的部分相连接，以使电压高于工作电压。
7.根据权利要求6所述的一种应用于直流/直流转换芯片的静电与浪涌防护电路，其特征在于：由所述第四N+注入区、所述第二P阱、所述第五N+注入区构成三极管，所述二极管与所述三极管并联。
8.根据权利要求6所述的一种应用于直流/直流转换芯片的静电与浪涌防护电路，其特征在于：由所述第一P+注入区、所述第一N阱、所述第一P阱、所述第三N+注入区构成第一SCR，由所述第一P+注入区、所述第一N阱、所述深N阱、所述第二P阱、所述第五N+注入区构成第二SCR，所述第一SCR与所述二极管串联泄放电流，所述第二SCR为主泄流路径，所述第一SCR先于所述第二SCR开启。
9.根据权利要求6所述的一种应用于直流/直流转换芯片的静电与浪涌防护电路，其特征在于：在所述第一P阱中的所述第二N+注入区的下方增加PB层次，在栅接低电位NMOS中嵌入由第二N+注入区与PB层次构成的齐纳管。
10.一种如权利要求1-9任一项所述的静电与浪涌防护电路在直流/直流转换芯片中的应用。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310313608.9A CN116093104A (zh) | 2023-03-28 | 2023-03-28 | 应用于直流/直流转换芯片的静电与浪涌防护电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310313608.9A CN116093104A (zh) | 2023-03-28 | 2023-03-28 | 应用于直流/直流转换芯片的静电与浪涌防护电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116093104A true CN116093104A (zh) | 2023-05-09 |
Family
ID=86208605
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310313608.9A Pending CN116093104A (zh) | 2023-03-28 | 2023-03-28 | 应用于直流/直流转换芯片的静电与浪涌防护电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116093104A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20190006344A1 (en) * | 2016-03-11 | 2019-01-03 | Jiangnan University | An Embedded High Voltage LDMOS-SCR Device with a Strong Voltage Clamp and ESD Robustness |
| CN110880499A (zh) * | 2019-11-19 | 2020-03-13 | 江南大学 | 一种衬底辅助触发与电压钳位的esd/eos防护方法 |
| CN111048508A (zh) * | 2019-11-19 | 2020-04-21 | 江南大学 | 一种双向lvtscr的esd或浪涌防护方法 |
| CN115799250A (zh) * | 2022-12-09 | 2023-03-14 | 湖南静芯微电子技术有限公司 | Nmos触发的高维持电压单向可控硅静电防护器件及其方法 |
-
2023
- 2023-03-28 CN CN202310313608.9A patent/CN116093104A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20190006344A1 (en) * | 2016-03-11 | 2019-01-03 | Jiangnan University | An Embedded High Voltage LDMOS-SCR Device with a Strong Voltage Clamp and ESD Robustness |
| CN110880499A (zh) * | 2019-11-19 | 2020-03-13 | 江南大学 | 一种衬底辅助触发与电压钳位的esd/eos防护方法 |
| CN111048508A (zh) * | 2019-11-19 | 2020-04-21 | 江南大学 | 一种双向lvtscr的esd或浪涌防护方法 |
| CN115799250A (zh) * | 2022-12-09 | 2023-03-14 | 湖南静芯微电子技术有限公司 | Nmos触发的高维持电压单向可控硅静电防护器件及其方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8102001B2 (en) | Initial-on SCR device for on-chip ESD protection | |
| US7554839B2 (en) | Symmetric blocking transient voltage suppressor (TVS) using bipolar transistor base snatch | |
| US6690066B1 (en) | Minimization and linearization of ESD parasitic capacitance in integrated circuits | |
| US8456785B2 (en) | Semiconductor ESD device and method | |
| US20030042498A1 (en) | Method of forming a substrate-triggered SCR device in CMOS technology | |
| US20050045952A1 (en) | Pfet-based esd protection strategy for improved external latch-up robustness | |
| CN109698195B (zh) | 一种小回滞双向瞬态电压抑制器及其应用 | |
| KR100942701B1 (ko) | 정전기 방전 보호 소자 | |
| CN108807376B (zh) | 一种低压mos辅助触发scr的双向瞬态电压抑制器 | |
| CN109712971B (zh) | 半导体静电放电保护元件 | |
| US6826026B2 (en) | Output buffer and I/O protection circuit for CMOS technology | |
| CN109994466B (zh) | 一种低触发高维持可控硅静电防护器件 | |
| CN113871382B (zh) | 一种优化esd防护性能的dcscr器件 | |
| US7068482B2 (en) | BiCMOS electrostatic discharge power clamp | |
| US20060249792A1 (en) | Electrostatic discharge protection circuit and integrated circuit having the same | |
| CN114783994A (zh) | 集成电路元件及在静电放电事件中的保护方法 | |
| US6940104B2 (en) | Cascaded diode structure with deep N-well and method for making the same | |
| CN109148438B (zh) | 高压静电保护器件及等效电路 | |
| KR100504203B1 (ko) | 반도체장치의 보호소자 | |
| CN116093104A (zh) | 应用于直流/直流转换芯片的静电与浪涌防护电路 | |
| CN109979929B (zh) | 一种高压静电放电钳位保护元件及集成电路芯片 | |
| KR101488566B1 (ko) | Ｅｓｄ 보호회로 | |
| CN217086571U (zh) | 一种防电源反接的芯片 | |
| KR102139088B1 (ko) | 높은 홀딩 전류를 갖는 정전기 방전 보호소자 | |
| CN113871383B (zh) | 一种反向二极管降低触发电压的改进型lvtscr器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |