CN115954356B - 高压双向可控硅静电放电保护器件及其制备方法 - Google Patents

Abstract

本发明涉及半导体技术领域，具体公开了一种高压双向可控硅静电放电保护器件及其制备方法，包括：在P型外延层内包括中心单元、第一侧单元和第二侧单元；中心单元包括在N+区、P+区以及场氧化层下方设置第一P阱以及包围第一P阱的第一深P阱区，第一深P阱区的浓度小于第一P阱的浓度；第一侧单元均包括N阱和深N阱区，深N阱区包围N阱，每个深N阱区均与第一深P阱区接触，深N阱区的浓度小于N阱的浓度；每个第二侧单元均包括第二P阱以及包围第二P阱的第二深P阱区，每个第二深P阱区均和与之相邻的深N阱区接触，第二深P阱区的浓度小于第二P阱的浓度。本发明提供的高压双向可控硅静电放电保护器件能够实现触发电压适应性调整。

Description

高压双向可控硅静电放电保护器件及其制备方法

技术领域

本发明涉及半导体技术领域，尤其涉及一种高压双向可控硅静电放电保护器件及高压双向可控硅静电放电保护器件的制备方法。

背景技术

在集成电路制造和使用中，静电放电（Electro-Static Discharge ，简称ESD）一直是一个普遍存在且又非常棘手的问题。在集成电路的制造、运输、装配及使用等各环节中，都有可能有带电物体触碰到芯片或电路的引脚，从而使得带电物体上积累的电荷就会通过引脚泄放到芯片或电路内部，对内部器件造成损坏。随着集成电路制造工艺的不断进步，元器件尺寸也在不断缩小，集成电路的制造成本在不断下降。元器件在性能提升的同时，其抗击ESD的能力却逐步下降。同时，当器件缩小，为保证器件可靠性，一些新工艺技术，如轻掺杂漏区及硅金属化等也被普遍采用，使器件抗ESD能力进一步下降。

随着轻掺杂漏区和硅化物技术的广泛使用，使原先常用的保护电路，如场氧器件、二极管等器件性能已大大降低，目前广泛使用的是GGNMOS管。但是电路在高压80V左右使用时，高压GGNMOS管结构的ESD保护电路，其性能也较差；而且高压GGNMOS管和内部使用的高压器件是相同结构的，其击穿电压不能任意调节，只能选取少量的不同档位，故其ESD触发电压也较难把握。一旦触发电压做不准，就无法对内部电路形成保护。因此，高压ESD器件的触发电压，对于ESD器件是否能对内部器件起到很好的保护至关重要。

如何有效的设计高压ESD器件的触发电压，已经成为半导体行业的普遍难题。特别是有些电路用在高压总线接口方面，经常会有各种脉冲干扰，不但对电路的高压ESD放电能力要求极高，且要求能实现正反双向的ESD防护，这就对高压ESD器件本身抗静电能力及触发电压提出了更苛刻的要求。

因此，如何实现高压双向ESD器件的触发电压能够进行适应性调整成为本领域技术人员亟待解决的技术问题。

发明内容

本发明提供了一种高压双向可控硅静电放电保护器件及高压双向可控硅静电放电保护器件的制备方法，解决相关技术中存在的高压双向ESD器件无法进行适应性调整的问题。

作为本发明的第一个方面，提供一种高压双向可控硅静电放电保护器件，其中，包括：

P型衬底、设置在所述P型衬底上的P型外延层以及设置在所述P型衬底和所述P型外延层之间的N型埋层；

所述P型外延层的表面被划分为多个场区和多个有源区，且每个场区和每个有源区交替间隔设置，每个场区均形成朝向所述P型外延层内部延伸的场氧化层；

在所述P型外延层内包括中心单元、分别与所述中心单元相邻且对称设置在所述中心单元两侧的第一侧单元、分别与两侧的第一侧单元相邻且对称设置的第二侧单元；

所述中心单元包括位于有源区内的N+区和P+区，所述N+区和P+区交替设置，且相邻的N+区与P+区之间间隔设置场氧化层，在N+区、P+区以及场氧化层下方设置第一P阱以及包围第一P阱的第一深P阱区，所述第一深P阱区的下边缘与所述N型埋层接触，所述第一深P阱区的浓度小于所述第一P阱的浓度；

每个所述第一侧单元均包括位于有源区内的N+区以及位于所述N+区下方的N阱和深N阱区，所述深N阱区包围所述N阱，所述深N阱区的下边缘与所述N型埋层接触，每个所述深N阱区均与所述第一深P阱区接触，所述深N阱区的浓度小于所述N阱的浓度；

每个所述第二侧单元均包括位于有源区内的N+区和P+区，所述N+区和P+区交替设置，且相邻的N+区与P+区之间间隔设置场氧化层，在N+区、P+区以及场氧化层下方设置第二P阱以及包围第二P阱的第二深P阱区，每个所述第二深P阱区均和与之相邻的深N阱区接触，所述第二深P阱区的浓度小于所述第二P阱的浓度；

所述P型外延层上方设置外氧化层，所述外氧化层内与所述中心单元内的有源区以及所述第二侧单元内的有源区对应的位置均形成接触通孔，所述接触通孔内设置金属布线，所述金属布线的一端与所述有源区内的N+区或P+区连接，所述金属布线的另一端延伸至所述外氧化层的上表面以形成所述高压双向可控硅静电放电保护器件的引线端。

进一步地，所述P型外延层的表面被划分为10个场区和9个有源区，位于所述中心单元内的有源区为3个，每个所述第一侧单元均包括1个有源区，每个所述第二侧单元均包括2个有源区，所述中心单元内的3个有源区分别形成有N+区、P+区和N+区，每个所述第一侧单元内的1个有源区形成N+区，每个所述第二侧单元内的2个有源区分别形成P+区和N+区，且所述第二侧单元内的N+区靠近所述第一侧单元。

进一步地，所述第一P阱位于所述中心单元内的N+区、P+区、N+区以及间隔设置在N+区、P+区和N+区之间的场氧化层的下方，所述第一深P阱区的宽度大于所述第一P阱的宽度，所述第一深P阱区的深度大于所述第一P阱的深度；

所述第二P阱位于所述第二侧单元内的N+区、P+区以及间隔设置在N+区和P+区之间的场氧化层的下方，所述第二深P阱区的宽度大于所述第二P阱，所述第二深P阱区的深度大于所述第二P阱。

进一步地，所述第一P阱包括位于所述中心单元内的两个N+区下方的区域，所述第一深P阱区包括所述第一P阱下方的区域以及所述中心单元内的P+区和场氧化层下方的区域，所述第一深P阱区的宽度大于所述第一P阱的宽度，所述第一深P阱区的深度大于所述第一P阱的深度；

所述第二P阱包括位于所述第二侧单元内的N+区下方的区域，所述第二深P阱区包括第二P阱的下方以及所述第二侧单元内的P+区和场氧化层下方的区域，所述第二深P阱区的宽度大于所述第二P阱的宽度，所述第二深P阱区的深度大于所述第二P阱的深度。

进一步地，所述金属布线包括正极金属布线和地极金属布线，所述正极金属布线包括与所述中心单元内的N+区、P+区和N+区分别连接的三条正极金属布线，且三条正极金属布线延伸至所述外氧化层的上表面后连接形成正极引出端，所述地极金属布线包括两个第二侧单元内的N+区和P+区分别连接的两条地极金属布线，每个第二侧单元的两条金属布线均延伸至所述外氧化层的上表面后连接形成地极引出端。

进一步地，所述N型埋层位于所述中心单元和两个所述第一侧单元的下方，且所述N型埋层的宽度小于所述中心单元与两个所述第一侧单元的总宽度。

进一步地，所述场氧化层的厚度在4000埃米~6000埃米之间，所述外氧化层的厚度在8000埃米~12000埃米之间，所述P型外延层的厚度在5微米~7微米之间。

作为本发明的另一个方面，提供一种高压双向可控硅静电放电保护器件的制备方法，用于制备前文所述的高压双向可控硅静电放电保护器件，其中，所述高压双向可控硅静电放电保护器件的制备方法包括：

提供P型衬底；

在所述P型衬底上形成N型埋层；

在所述P型衬底上生成形成一层P型外延层，以使得所述N型埋层位于所述P型外延层与所述P型衬底之间；

在所述P型外延层上进行光刻获得多个有源区，每相邻两个有源区之间均设置场区，在每个场区位置生长朝向所述P型外延层内部延伸的场氧化层；

在每个有源区位置通过离子注入的方式形成N+区或P+区，其中在所述P型外延层内包括中心单元、分别与所述中心单元相邻且对称设置在所述中心单元两侧的第一侧单元、分别与两侧的第一侧单元相邻且对称设置的第二侧单元，所述中心单元包括位于有源区内的N+区和P+区，所述N+区和P+区交替设置，且相邻的N+区与P+区之间间隔设置场氧化层；

通过离子注入的方式，同时在所述中心单元的N+区、P+区以及场氧化层下方形成第一P阱以及包围第一P阱的第一深P阱区，所述第一深P阱区的下边缘与所述N型埋层接触，在每个第一侧单元的N+区的下方形成N阱和深N阱区，所述深N阱区包围所述N阱，所述深N阱区的下边缘与所述N型埋层接触，以及在每个第二侧单元的N+区、P+区以及场氧化层的下方形成第二P阱以及包围第二P阱的第二深P阱区；

在所述P型外延层的上方形成外氧化层，并在所述外氧化层与有源区对应的位置通过光刻刻蚀形成接触通孔；

在每个接触通孔位置均淀积金属布线，所述金属布线的一端与所述有源区内的N+区或P+区连接，所述金属布线的另一端延伸至所述外氧化层的上表面以形成所述高压双向可控硅静电放电保护器件的引线端。

进一步地，在所述P型外延层上进行光刻获得9个有源区，位于所述中心单元内的有源区为3个，每个所述第一侧单元均包括1个有源区，每个所述第二侧单元均包括2个有源区，所述中心单元内的3个有源区分别形成有N+区、P+区和N+区，每个所述第一侧单元内的1个有源区形成N+区，每个所述第二侧单元内的2个有源区分别形成P+区和N+区，且所述第二侧单元内的N+区靠近所述第一侧单元，

所述第一P阱位于所述中心单元内的N+区、P+区、N+区以及间隔设置在N+区、P+区和N+区之间的场氧化层的下方，所述第一深P阱区的宽度大于所述第一P阱的宽度，所述第一深P阱区的深度大于所述第一P阱的深度；

所述第二P阱位于所述第二侧单元内的N+区、P+区以及间隔设置在N+区和P+区之间的场氧化层的下方，所述第二深P阱区的宽度大于所述第二P阱，所述第二深P阱区的深度大于所述第二P阱。

进一步地，在所述P型外延层上进行光刻获得9个有源区，位于所述中心单元内的有源区为3个，每个所述第一侧单元均包括1个有源区，每个所述第二侧单元均包括2个有源区，所述中心单元内的3个有源区分别形成有N+区、P+区和N+区，每个所述第一侧单元内的1个有源区形成N+区，每个所述第二侧单元内的2个有源区分别形成P+区和N+区，且所述第二侧单元内的N+区靠近所述第一侧单元，

所述第一P阱包括位于所述中心单元内的两个N+区下方的区域，所述第一深P阱区包括所述第一P阱下方的区域以及所述中心单元内的P+区和场氧化层下方的区域，所述第一深P阱区的宽度大于所述第一P阱的宽度，所述第一深P阱区的深度大于所述第一P阱的深度；

所述第二P阱包括位于所述第二侧单元内的N+区下方的区域，所述第二深P阱区包括第二P阱的下方以及所述第二侧单元内的P+区和场氧化层下方的区域，所述第二深P阱区的宽度大于所述第二P阱的宽度，所述第二深P阱区的深度大于所述第二P阱的深度。

本发明提供的高压双向可控硅静电放电保护器件，通过中心单元的第一深P阱区包围第一P阱，第一侧单元的深N阱区包围N阱以及通过第二侧单元的第二深P阱区包围第二P阱，深N阱区与深P阱区接触，同时作为高压MOS管的漂移区，由于深N阱区的浓度小于N阱的浓度，以及深P阱区的浓度小于P阱区的浓度，使得深N阱区和深P阱区的击穿电压均可以达到180～200V，即本发明提供的高压双向可控硅静电放电保护器件可满足高压工作要求。另外，由于本发明的深P阱区包围P阱区，以及深N阱区包围N阱，即在浓度低的深P阱区内部设置浓度高的P阱区，在浓度低的深N阱区的内部设置浓度高的N阱，通过调节深N阱区包围N阱的大小以及深P阱区包围P阱的大小，可以有效的调节击穿电压大小，击穿电压调整后，该高压双向可控硅静电放电保护器件的启动电压也随之改变，即该高压双向可控硅静电放电保护器件的触发电压也会进行同步调整，即由于本发明所设置的深N阱包围N阱以及深P阱包围P阱的结构在调节深N阱区包围N阱的大小以及深P阱区包围P阱的大小时能够引起触发电压的跟随变化，最终能够实现高压双向可控硅静电放电保护器件的触发电压的调整，进而能够使得高压双向可控硅静电放电保护器件的触发电压匹配其内部电路。

附图说明

附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。

图1为本发明提供的高压双向可控硅静电放电保护器件的一种实施方式结构图。

图2为本发明提供的高压双向可控硅静电放电保护器件的另一种实施方式结构图。

图3为图1所示的高压双向可控硅静电放电保护器件对应的等效电路图。

附图标记：1-P型衬底，2-N型埋层，3-P型外延层，4-第一有源区，5-第二有源区，6-第三有源区，7-第四有源区，8-第五有源区，9-第六有源区，10-第七有源区，11-第八有源区，12-第九有源区，13-场氧化层，14a-第一深P阱区，14b-第二深P阱区，15a-第一P阱，15b-第二P阱，16-P+区，17-深N阱区，18-N阱，19-N+区，20-外氧化层，21-金属布线，100-中心单元，200-第一侧单元，300-第二侧单元，d1-高压双向可控硅静电放电保护器件的正极，d2-NPN管T1的发射极，d3-NPN管T1的集电极，d4-NPN管T1的基极，d5-P型电阻Rp，d6-N型电阻Rn，d7-PNP管T2的基极，d8-PNP管T2的发射极，d9-PNP管T2的集电极，d10-NPN管T3的基极，d11-NPN管T3的集电极，d12-NPN管T3的发射极，d13-P型电阻Rp，d14-高压双向可控硅静电放电保护器件的地极。

具体实施方式

需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互结合。下面将参考附图并结合实施例来详细说明本发明。

为了使本领域技术人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。

需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包括，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

在本实施例中提供了一种高压双向可控硅静电放电保护器件，图1是根据本发明实施例提供的高压双向可控硅静电放电保护器件的结构示意图，如图1所示，包括：

P型衬底1、设置在所述P型衬底1上的P型外延层3以及设置在所述P型衬底1和所述P型外延层3之间的N型埋层2；

所述P型外延层3的表面被划分为多个场区和多个有源区，且每个场区和每个有源区交替间隔设置，每个场区均形成朝向所述P型外延层3内部延伸的场氧化层13；

在所述P型外延层3内包括中心单元100、分别与所述中心单元100相邻且对称设置在所述中心单元100两侧的第一侧单元200、分别与两侧的第一侧单元200相邻且对称设置的第二侧单元300；

所述中心单元100包括位于有源区内的N+区19和P+区16，所述N+区19和P+区16交替设置，且相邻的N+区19与P+区16之间间隔设置场氧化层13，在N+区19、P+区16以及场氧化层13下方设置第一P阱15a以及包围第一P阱15a的第一深P阱区14a，所述第一深P阱区14a的下边缘与所述N型埋层2接触，所述第一深P阱区14a的浓度小于所述第一P阱15a的浓度；

每个所述第一侧单元200均包括位于有源区内的N+区19以及位于所述N+区19下方的N阱18和深N阱区17，所述深N阱区17包围所述N阱18，所述深N阱区17的下边缘与所述N型埋层2接触，每个所述深N阱区17均与所述第一深P阱区14a接触，所述深N阱区17的浓度小于所述N阱18的浓度；

每个所述第二侧单元300均包括位于有源区内的N+区19和P+区16，所述N+区19和P+区16交替设置，且相邻的N+区19与P+区16之间间隔设置场氧化层13，在N+区19、P+区16以及场氧化层13下方设置第二P阱15b以及包围第二P阱15b的第二深P阱区14b，每个所述第二深P阱区14b均和与之相邻的深N阱区17接触，所述第二深P阱区14b的浓度小于所述第二P阱15b的浓度；

所述P型外延层3上方设置外氧化层20，所述外氧化层20内与所述中心单元100内的有源区以及所述第二侧单元300内的有源区对应的位置均形成接触通孔，所述接触通孔内设置金属布线21，所述金属布线21的一端与所述有源区内的N+区19或P+区16连接，所述金属布线21的另一端延伸至所述外氧化层20的上表面以形成所述高压双向可控硅静电放电保护器件的引线端。

本发明提供的高压双向可控硅静电放电保护器件，通过中心单元的第一深P阱区包围第一P阱，第一侧单元的深N阱区包围N阱以及通过第二侧单元的第二深P阱区包围第二P阱，深N阱区与深P阱区接触，同时作为高压MOS管的漂移区，由于深N阱区的浓度小于N阱的浓度，以及深P阱区的浓度小于P阱区的浓度，使得深N阱区和深P阱区的击穿电压均可以达到180～200V，即本发明提供的高压双向可控硅静电放电保护器件可满足高压工作要求。另外，由于本发明的深P阱区包围P阱区，以及深N阱区包围N阱，即在浓度低的深P阱区内部设置浓度高的P阱区，在浓度低的深N阱区的内部设置浓度高的N阱，通过调节深N阱区包围N阱的大小以及深P阱区包围P阱的大小，可以有效的调节击穿电压大小，击穿电压调整后，该高压双向可控硅静电放电保护器件的启动电压也随之改变，即该高压双向可控硅静电放电保护器件的触发电压也会进行同步调整，即由于本发明所设置的深N阱包围N阱以及深P阱包围P阱的结构在调节深N阱区包围N阱的大小以及深P阱区包围P阱的大小时能够引起触发电压的跟随变化，最终能够实现高压双向可控硅静电放电保护器件的触发电压的调整，进而能够使得高压双向可控硅静电放电保护器件的触发电压匹配其内部电路。

在本发明实施例中，作为一种具体地实施方式，如图1所示，所述P型外延层3的表面被划分为10个场区和9个有源区，位于所述中心单元100内的有源区为3个，每个所述第一侧单元200均包括1个有源区，每个所述第二侧单元300均包括2个有源区，所述中心单元100内的3个有源区分别形成有N+区、P+区和N+区，每个所述第一侧单元200内的1个有源区形成N+区，每个所述第二侧单元300内的2个有源区分别形成P+区和N+区，且所述第二侧单元300内的N+区靠近所述第一侧单元200。

应当理解的是，以图1所示方向为例，所述P型外延层3的表面从左到右分别包括第一有源区4、第二有源区5、第三有源区6、第四有源区7、第五有源区8、第六有源区9、第七有源区10、第八有源区11和第九有源区12，每个有源区的两侧均设置有形成在场区内的场氧化层13。

在本发明实施例中，所述场氧化层13的厚度在4000埃米~6000埃米之间。

另外，如图1所示，本发明实施例中的中心单元100包括第四有源区7、第五有源区8和第六有源区9，位于所述中心单元100左侧的第一侧单元200包括第三有源区6，位于所述中心单元100右侧的第一侧单元200包括第七有源区10，位于所述中心单元100左侧且与左侧的所述第一侧单元200相邻的第二侧单元300包括第一有源区4和第二有源区5，位于所述中心单元100右侧且与右侧的所述第一侧单元200相邻的第二侧单元300包括第八有源区11和第九有源区12。

在本发明实施例中，如图1和图2所示，所述金属布线21包括正极金属布线和地极金属布线，所述正极金属布线包括与所述中心单元100内的N+区、P+区和N+区分别连接的三条正极金属布线，且三条正极金属布线延伸至所述外氧化层20的上表面后连接形成正极引出端，所述地极金属布线包括两个第二侧单元300内的N+区和P+区分别连接的两条地极金属布线，每个第二侧单元300的两条金属布线均延伸至所述外氧化层20的上表面后连接形成地极引出端。

另外，如图1和图2所示，所述N型埋层2位于所述中心单元100和两个所述第一侧单元200的下方，且所述N型埋层2的宽度小于所述中心单元100与两个所述第一侧单元200的总宽度。

作为本发明的一种实施方式，如图1所示，所述第一P阱15a位于所述中心单元100内的N+区19（对应第四有源区7）、P+区16（对应第五有源区8）、N+区19（对应第六有源区9）以及间隔设置在N+区、P+区和N+区之间的场氧化层13的下方，所述第一深P阱区14a的宽度大于所述第一P阱15a的宽度，所述第一深P阱区14a的深度大于所述第一P阱15a的深度；

所述第二P阱15b位于所述第二侧单元300内的N+区19、P+区16（应当理解的是，分别对应左边第二侧单元300的第一有源区4、第二有源区5以及右边第二侧单元300的第八有源区11和第九有源区12）以及间隔设置在N+区19和P+区16之间的场氧化层13的下方，所述第二深P阱区14b的宽度大于所述第二P阱15b，所述第二深P阱区14b的深度大于所述第二P阱15b。

具体地，结合图1和图3所示，在第四有源区7、第五有源区8和第六有源区9处，设有第一P阱15a和第一深P阱区14a，作为高压双向可控硅静电放电保护器件中NPN管T1的基极，同时也作为高压双向可控硅静电放电保护器件中PNP管T2的发射极和P型电阻Rp。在第五有源区8处的第一P阱15a的内部，设有P+区16，用以增加该处的掺杂浓度，通过接触通孔和金属布线形成良好的欧姆接触，作为高压双向可控硅静电放电保护器件正极的部分引出端。在第四有源区7和第六有源区9处的第一P阱15a内部，均设有N+区19，作为高压双向可控硅静电放电保护器件中NPN管T1的发射极，并通过接触通孔和金属布线形成良好的欧姆接触，作为高压双向可控硅静电放电保护器件正极的部分引出端。该第四有源区7、第五有源区8和第六有源区9处的金属布线引出端互相连接在一起，共同组成高压双向可控硅静电放电保护器件正极的引出端。

另外，在第三有源区6和第七有源区10处，均设有N阱18和深N阱区17，深N阱区17从P型外延层3表面向下扩散3～5微米，与N型埋层2对通，作为高压双向可控硅静电放电保护器件中NPN管T1的集电极，也作为高压双向可控硅静电放电保护器件中N型电阻Rn，同时也作为高压双向可控硅静电放电保护器件中PNP管T2的基极和NPN管T3的集电极。在N阱18的内部，均设有N+区19，用以增加该处的掺杂浓度。

本发明实施例中，在第一有源区4、第二有源区5、第八有源区11和第九有源区12处，均设有第二P阱15b和第二深P阱区14b，作为高压双向可控硅静电放电保护器件中PNP管T2的集电极，同时也作为高压双向可控硅静电放电保护器件中NPN管T3的基极和P型电阻Rp。在第一有源区4和第九有源区12处的第二P阱15b内部，均设有P+区16，用以增加该处的掺杂浓度，通过接触通孔和金属布线形成良好的欧姆接触，作为高压双向可控硅静电放电保护器件的地极的部分引出端。在第二有源区5和第八有源区11处的第二P阱15b内部，均设有N+区19，作为高压双向可控硅静电放电保护器件中NPN管T3的发射极，并通过接触通孔和金属布线形成良好的欧姆接触，作为高压双向可控硅静电放电保护器件地极的部分引出端。该第一有源区4、第二有源区5、第八有源区11和第九有源区12处的金属布线引出端互相连接在一起，共同组成高压双向可控硅静电放电保护器件地极的引出端。

本发明实施例中，在所有场氧化层13和有源区上方，设有覆盖整个圆片表面的外氧化层20，厚度为8000埃米～10000 埃米，位于场氧化层13上方的外氧化层20薄，位于有源区上方的外氧化层20厚。该外氧化层20，在第一有源区4、第五有源区8、第九有源区12的P+16处，以及第二有源区5、第四有源区7、第六有源区9、第八有源区11的N+ 19处的相应位置会被去除，形成直达硅表面的接触通孔；在接触通孔的位置，设有金属布线21 同硅表面接触，将高压双向可控硅静电放电保护器件的各个正极和地极分别引出，形成一个完整的可以调节触发电压的高压双向可控硅ESD器件结构。

作为本发明的另一实施方式，为了更加灵活的实现触发电压的调整，如图2所示，所述第一P阱15a包括位于所述中心单元100内的两个N+区19下方的区域，所述第一深P阱区14a包括所述第一P阱15a下方的区域以及所述中心单元100内的P+区16和场氧化层13下方的区域，所述第一深P阱区14a的宽度大于所述第一P阱15a的宽度，所述第一深P阱区14a的深度大于所述第一P阱15a的深度；

所述第二P阱15b包括位于所述第二侧单元300内的N+区19下方的区域，所述第二深P阱区14b包括第二P阱15b的下方以及所述第二侧单元300内的P+区16和场氧化层13下方的区域，所述第二深P阱区14b的宽度大于所述第二P阱15b的宽度，所述第二深P阱区14b的深度大于所述第二P阱15b的深度。

如图2和图3所示，在第四有源区7和第六有源区9处，设有第一P阱15a和第一深P阱区14a；而在第五有源区8处，仅设有第一深P阱区14a，该第一深P阱区14a和所述第四有源区7和第六有源区9处的第一深P阱区14a是连通的，共同形成一个大的第一深P阱区14a，该大的第一深P阱区14a和所述第四有源区7和第六有源区9处的第一P阱15a一起，作为高压双向可控硅静电放电保护器件中NPN管T1的基极，同时也作为高压双向可控硅静电放电保护器件中PNP管T2的发射极和P型电阻Rp。在第五有源区8处的第一深P阱区14a内部，设有P+区16，用以增加该处的掺杂浓度，通过接触通孔和金属布线形成良好的欧姆接触，作为高压双向可控硅静电放电保护器件正极的部分引出端。在第四有源区7和第六有源区9处的第一P阱15a内部，均设有N+区19，作为高压双向可控硅静电放电保护器件中NPN管T1的发射极，并通过接触通孔和金属布线形成良好的欧姆接触，作为高压双向可控硅静电放电保护器件正极的部分引出端。该第四有源区7、第五有源区8和第六有源区9处的金属布线引出端互相连接在一起，共同组成高压双向可控硅静电放电保护器件正极的引出端。

本发明实施例中，在第三有源区6和第七有源区10处，均设有N阱18和深N阱区17，深N阱区17从P型外延层3表面向下扩散3～5微米，与N型埋层2对通，作为高压双向可控硅静电放电保护器件中NPN管T1的集电极，也作为高压双向可控硅静电放电保护器件中N型电阻Rn，同时也作为高压双向可控硅静电放电保护器件中PNP管T2的基极和NPN管T3的集电极。在N阱18的内部，均设有N+区19，用以增加该处的掺杂浓度。

本发明实施例中，在第二有源区5和第八有源区11处，均设有第二P阱15b和第二深P阱区14b；而在第一有源区4和第九有源区12处，仅设有第二深P阱区14b。其中，所述第一有源区4处的第二深P阱区14b和所述第二有源区5处的第二深P阱区14b是连通的，共同形成一个大的第二深P阱区14b；所述第九有源区12处的第二深P阱区14b和所述第八有源区11处的第二深P阱区14b是连通的，共同形成一个大的第二深P阱区14b，该大的第二深P阱区14b和所述第一有源区4和第二有源区5处的大的第二深P阱区14b、以及所述第二有源区5处的第二P阱15b、第八有源区11处的第二P阱15b一起，共同作为高压双向可控硅静电放电保护器件中PNP管T2的集电极，同时也作为高压双向可控硅静电放电保护器件中NPN管T3的基极和P型电阻Rp。在第一有源区4和第九有源区12处的第二深P阱区14b内部，均设有P+区16，用以增加该处的掺杂浓度，通过接触通孔和金属布线形成良好的欧姆接触，作为高压双向可控硅静电放电保护器件地极的部分引出端。在第二有源区5和第八有源区11处的第二P阱15b内部，均设有N+区19，作为高压双向可控硅静电放电保护器件中NPN管T3的发射极，并通过接触通孔和金属布线形成良好的欧姆接触，作为高压双向可控硅静电放电保护器件地极的部分引出端。该第一有源区4、第二有源区5、第八有源区11和第九有源区12处的金属布线引出端互相连接在一起，共同组成高压双向可控硅静电放电保护器件地极的引出端。

本发明实施例中，在所有场氧化层13和有源区上方，设有覆盖整个圆片表面的外氧化层20，厚度为8000埃米～10000 埃米，位于场氧化层13上方的外氧化层20薄，位于有源区上方的外氧化层20厚。该外氧化层20，在第一有源区4、第五有源区8、第九有源区12的P+区16处，以及第二有源区5、第四有源区7、第六有源区9、第八有源区11的N+区19处的相应位置会被去除，形成直达硅表面的接触通孔；在接触通孔的位置，设有金属布线21 同硅表面接触，将高压双向可控硅静电放电保护器件的各个正极和地极分别引出，形成一个完整的可以调节触发电压的高压双向可控硅ESD器件结构。

下面结合图1至图3对本发明实施例提供的高压双向可控硅静电放电保护器件的具体工作原理进行详细说明。

针对常规的双向可控硅ESD结构，都是由N阱和P阱直接接触构成。N阱和P阱由于同时也要作为低压MOS管的衬底，浓度较浓，因此N阱和P阱的击穿电压就很低，这样也就限制了双向可控硅ESD器件的工作电压无法做高。而在本发明提供的高压双向可控硅静电放电保护器件的两种实施方式中，均采用了深N阱区和深P阱区相接触的结构。深N阱区和深P阱区同时也作为高压MOS管的漂移区，其浓度很淡，因此深N阱区和深P阱区的击穿电压较高，可达180～200V，所以该高压双向可控硅静电放电保护器件可满足高压工作要求，且无需增加额外的光刻版数。

另外，在本发明的高压双向可控硅静电放电保护器件的图1结构中，当在高压双向可控硅静电放电保护器件的正极接高电压，地极接低电压，图3中的T2和T3构成可控硅结构（此时T1只是相当于并联二极管可忽略）。高电压从图3正极进入，通过T2的正向发射结，再作用于T3的反向集电结。将T3的反向集电结击穿后，电流会流过T3基极的电阻Rp。直到当该电阻Rp上的电压大于T3发射结的正向导通电压时，T3启动，进入工作状态，同时T3的集电极电流流过T2的发射结电阻Rn。同理，当该电阻Rn上的电压大于T2发射结的正向导通电压时，T2启动。T2的启动又增强了T3的导通，反之也然，从而该高压双向可控硅静电放电保护器件启动工作。

根据上述分析，该高压双向可控硅静电放电保护器件的启动主要由T3的集电结击穿电压和T3基极电阻Rp决定，从图1可看出，T3基极电阻Rp对应为第一有源区4、第二有源区5、第八有源区11、第九有源区12下面的深P阱区和P阱。图1结构的该深P阱区和P阱大小相对固定，因此该高压双向可控硅静电放电保护器件的启动主要由T3的集电结击穿电压决定。T3的集电结击穿发生在图1第三有源区6下面的深N阱区、N阱，以及第一有源区4、第二有源区5下面的深P阱区和P阱之间，图1右侧第七有源区10至第九有源区12处的击穿原理同左侧对称区域。根据前文所述，当深N阱区和深P阱区单独击穿时，可达180～200V，且无法调节击穿值，因为深N阱区和深P阱区同时兼做高压MOS管的高压漂移区。在本发明的高压双向可控硅静电放电保护器件中，如图1，在浓度较淡的深N阱区17内部，设置有浓度较高的N阱18，而在浓度较淡的深P阱区内部，设置有浓度较高的P阱，通过调节深N阱区包N阱大小以及深P阱区包P阱大小（此处需要说明的是，该大小具体可以理解为横向间距，即纵向固定的情况下，横向间距大则包的多，横向间距小则包的少，而包的多的则耐压高，包的少的则耐压低），可以有效的调节击穿电压大小，理论上击穿电压可以从200V往下调至20V，调节窗口相当大。击穿电压调整后，该高压双向可控硅静电放电保护器件的启动电压也随之改变，即该高压双向可控硅静电放电保护器件的触发电压也进行了同步调整。因此，图1结构的高压双向可控硅静电放电保护器件，其触发电压可以通过改变深N阱区包N阱、深P阱区包P阱的大小来进行有效调节。当在图1结构接入反向电压，即正极接低电压，地极接高电压时，图3中的T1和T2组成可控硅ESD结构，工作原理与上述类似，通过调节第4有源区7至第6有源区9下方的深P阱区包P阱大小，以及前述深N阱区包N阱大小，来调节NPN管T1集电结击穿电压，从而调节该高压双向可控硅静电放电保护器件的触发电压。因此，图1结构是一种可以调节触发电压的高压双向可控硅静电放电保护器件。

在有些ESD器件应用场合，要求ESD器件的击穿电压和启动电压的差值很小，即ESD器件击穿后要求尽快启动，否则无法保护内部电路，这样留给ESD器件设计的窗口很小。针对这一情况，本发明提供另一实施方式，在本发明的高压双向可控硅静电放电保护器件的图2结构中，将第一有源区4、第五有源区8、第九有源区12下方的浓度较浓的P阱去除，目的是增大T1和T3的基极电阻Rp阻值。该图2中高压双向可控硅静电放电保护器件工作过程与上述图1相同，当T3（或T1）的集电结被击穿，电流流过基极电阻Rp，当该电阻上的压降超过T3（或T1）的发射结导通电压时，T3（或T1）导通，该ESD器件随之启动。在图2结构中，由于通过减小P阱增大了基极电阻Rp的阻值，使NPN管T3（或T1）能更快导通，因此也就缩短了ESD器件从击穿到触发启动的电压窗口，又从另一个角度对ESD器件的触发电压进行了调节。因此，图2结构也是一种可以调节触发电压的高压双向可控硅静电放电保护器件。

通过实验，在同样的工艺平台上，选取同样的深N阱区包N阱大小，以及深P阱区包P阱大小，对图1和图2两种高压双向可控硅静电放电保护器件进行实际测试，具体数据如下：

表1 两种高压双向可控硅静电放电保护器件测试数据表

	深N阱区包N阱（um）/深P阱区包P阱（um）	深N阱区与深P阱区击穿电压（V）	高压双向可控硅ESD结构触发电压（V）	深N阱区包N阱（um）/深P阱区包P阱（um）	深N阱区与深P阱区击穿电压（V）	高压双向可控硅ESD结构触发电压（V）
							图1结构	1/1	51	82	2/2	92	117
图2结构	1/1	51	68	2/2	92	104

由以上数据可以看出，图1结构，其双向可控硅静电放电保护器件触发电压，可以通过改变深N阱与深P阱的击穿电压来进行调节，触发电压一般比击穿电压要高25～30V左右；图2结构，其双向可控硅静电放电保护器件触发电压，也可以通过改变深N阱与深P阱的击穿电压来进行调节，但由于该结构同时也增大了T3及T1的基极电阻Rp，因此更容易被触发，其触发电压一般比击穿电压仅高15V左右，并可通过改变P阱大小进行触发电压的进一步微调。因此，图1和图2都是触发电压可调的双向可控硅静电放电保护器件。具体可以根据需要选择不同结构的双向可控硅静电放电保护器件以满足不同触发电压调节的需求。

需要说明的是，图1与图3的对应关系如下：

图1中第四有源区7、第五有源区8和第六有源区9处的金属布线互相连接在一起，对应图3的高压双向可控硅静电放电保护器件的正极d1；

图1中第四有源区7处的N+区19和第六有源区9处的N+区19，共同对应图3的高压双向可控硅静电放电保护器件中NPN管T1的发射极d2；

图1中第五有源区8下方的P+区16、第一P阱15a和第一深P阱区14a这3个区域，共同对应图3的高压双向可控硅静电放电保护器件中NPN管T1的基极d4，同时也共同对应图3的高压双向可控硅静电放电保护器件中P型电阻d5，同时也共同对应图3的高压双向可控硅静电放电保护器件中PNP管T2的发射极d8；

图1中第三有源区6下方的N+区19、N阱18、深N阱区17和N型埋层2，以及第七有源区10下方的N+区19、N阱18、深N阱区17这7个区域，共同对应图3的高压双向可控硅静电放电保护器件中NPN管T1的集电极d3，同时也共同对应图3的高压双向可控硅静电放电保护器件中N型电阻d6，同时也共同对应图3的高压双向可控硅静电放电保护器件中PNP管T2的基极d7，同时也共同对应图3的高压双向可控硅静电放电保护器件中NPN管T3的集电极d11；

图1中第一有源区4下方的P+区16、第二P阱15b、第二深P阱区14b和P型外延层3，以及第九有源区12下方的P+区16、第二P阱15b、第二深P阱区14b和P型外延层3这8个区域，共同对应图3的高压双向可控硅静电放电保护器件中PNP管T2的集电极d9，同时也共同对应图3的高压双向可控硅静电放电保护器件中NPN管T3的基极d10，同时也共同对应图3的高压双向可控硅静电放电保护器件中P型电阻d13；

图1中第二有源区5下方的N+19，以及第八有源区11下方的N+区19，共同对应图3的高压双向可控硅静电放电保护器件中NPN管T3的发射极d12；

图1中第一有源区4、第二有源区5、第八有源区11和第九有源区12处的金属布线互相连接在一起，对应图3的高压双向可控硅静电放电保护器件的地极d14。

图2与图3的对应关系如下：

图2中第四有源区7、第五有源区8和第六有源区9处的金属布线互相连接在一起，对应图3的高压双向可控硅静电放电保护器件的正极d1；

图2中第四有源区7处的N+区19和第六有源区9处的N+区19，共同对应图3的高压双向可控硅静电放电保护器件中NPN管T1的发射极d2；

图2中第五有源区8下方的P+区16和深P阱区14、第四有源区7下方的P阱15，以及第六有源区9下方的第一P阱15a这4个区域，共同对应图3的高压双向可控硅静电放电保护器件中NPN管T1的基极d4，同时也共同对应图3的高压双向可控硅静电放电保护器件中P型电阻d5，同时也共同对应图3的高压双向可控硅静电放电保护器件中PNP管T2的发射极d8；

图2中第三有源区6下方的N+区19、N阱18、深N阱区17和N型埋层2，以及第七有源区10下方的N+区19、N阱18、深N阱区17这7个区域，共同对应图3的高压双向可控硅静电放电保护器件中NPN管T1的集电极d3，同时也共同对应图3的高压双向可控硅静电放电保护器件中N型电阻d6，同时也共同对应图3的高压双向可控硅静电放电保护器件中PNP管T2的基极d7，同时也共同对应图3的高压双向可控硅静电放电保护器件中NPN管T3的集电极d11；

图2中第一有源区4下方的P+区16和第二深P阱区14b、第二有源区5下方的第二P阱15b、P型外延层3，以及第九有源区12下方的P+区16、第二深P阱区14b、第八有源区11下方的第二P阱15b、P型外延层3这8个区域，共同对应图3的高压双向可控硅静电放电保护器件中PNP管T2的集电极d9，同时也共同对应图3的高压双向可控硅静电放电保护器件中NPN管T3的基极d10，同时也共同对应图3的高压双向可控硅静电放电保护器件中P型电阻d13；

图2中第二有源区5下方的N+区19，以及第八有源区11下方的N+区19，共同对应图3的高压双向可控硅静电放电保护器件中NPN管T3的发射极d12；

图2中第一有源区4、第二有源区5、第八有源区11和第九有源区12处的金属布线互相连接在一起，对应图3的高压双向可控硅静电放电保护器件的地极d14。

作为本发明的另一实施例，提供一种高压双向可控硅静电放电保护器件的制备方法，用于制备前文所述的高压双向可控硅静电放电保护器件，其中，所述高压双向可控硅静电放电保护器件的制备方法包括：

提供P型衬底；

在所述P型衬底上形成N型埋层；

在所述P型衬底上生成形成一层P型外延层，以使得所述N型埋层位于所述P型外延层与所述P型衬底之间；

在所述P型外延层上进行光刻获得多个有源区，每相邻两个有源区之间均设置场区，在每个场区位置生长朝向所述P型外延层内部延伸的场氧化层；

在每个有源区位置通过离子注入的方式形成N+区或P+区，其中在所述P型外延层内包括中心单元、分别与所述中心单元相邻且对称设置在所述中心单元两侧的第一侧单元、分别与两侧的第一侧单元相邻且对称设置的第二侧单元，所述中心单元包括位于有源区内的N+区和P+区，所述N+区和P+区交替设置，且相邻的N+区与P+区之间间隔设置场氧化层；

通过离子注入的方式，同时在所述中心单元的N+区、P+区以及场氧化层下方形成第一P阱以及包围第一P阱的第一深P阱区，所述第一深P阱区的下边缘与所述N型埋层接触，在每个第一侧单元的N+区的下方形成N阱和深N阱区，所述深N阱区包围所述N阱，所述深N阱区的下边缘与所述N型埋层接触，以及在每个第二侧单元的N+区、P+区以及场氧化层的下方形成第二P阱以及包围第二P阱的第二深P阱区；

在所述P型外延层的上方形成外氧化层，并在所述外氧化层与有源区对应的位置通过光刻刻蚀形成接触通孔；

在每个接触通孔位置均淀积金属布线，所述金属布线的一端与所述有源区内的N+区或P+区连接，所述金属布线的另一端延伸至所述外氧化层的上表面以形成所述高压双向可控硅静电放电保护器件的引线端。

在本发明实施例中，如图1所示，在所述P型外延层上进行光刻获得9个有源区，位于所述中心单元内的有源区为3个，每个所述第一侧单元均包括1个有源区，每个所述第二侧单元均包括2个有源区，所述中心单元内的3个有源区分别形成有N+区、P+区和N+区，每个所述第一侧单元内的1个有源区形成N+区，每个所述第二侧单元内的2个有源区分别形成P+区和N+区，且所述第二侧单元内的N+区靠近所述第一侧单元，

所述第一P阱位于所述中心单元内的N+区、P+区、N+区以及间隔设置在N+区、P+区和N+区之间的场氧化层的下方，所述第一深P阱区的宽度大于所述第一P阱的宽度，所述第一深P阱区的深度大于所述第一P阱的深度；

所述第二P阱位于所述第二侧单元内的N+区、P+区以及间隔设置在N+区和P+区之间的场氧化层的下方，所述第二深P阱区的宽度大于所述第二P阱，所述第二深P阱区的深度大于所述第二P阱。

如图2所示，在所述P型外延层上进行光刻获得9个有源区，位于所述中心单元内的有源区为3个，每个所述第一侧单元均包括1个有源区，每个所述第二侧单元均包括2个有源区，所述中心单元内的3个有源区分别形成有N+区、P+区和N+区，每个所述第一侧单元内的1个有源区形成N+区，每个所述第二侧单元内的2个有源区分别形成P+区和N+区，且所述第二侧单元内的N+区靠近所述第一侧单元，

所述第一P阱包括位于所述中心单元内的两个N+区下方的区域，所述第一深P阱区包括所述第一P阱下方的区域以及所述中心单元内的P+区和场氧化层下方的区域，所述第一深P阱区的宽度大于所述第一P阱的宽度，所述第一深P阱区的深度大于所述第一P阱的深度；

所述第二P阱包括位于所述第二侧单元内的N+区下方的区域，所述第二深P阱区包括第二P阱的下方以及所述第二侧单元内的P+区和场氧化层下方的区域，所述第二深P阱区的宽度大于所述第二P阱的宽度，所述第二深P阱区的深度大于所述第二P阱的深度。

具体地，在P型衬底1上部，作业 N型埋层2，并在P型衬底1的上方覆盖一层P型外延层3。同步作业，在P型外延层3上部形成第一有源区4至第九有源区12。在所述每两个有源区之间，均形成有场氧化层13，所述多个场氧化层13是同步作业的。

与图1结构对应的实施例中，在第一有源区4、第二有源区5、第四有源区7、第五有源区8、第六有源区9、第八有源区11、第九有源区12的下方，均设有P阱及深P阱区，所述多个P阱是同步作业的，所述多个深P阱区是同步作业的。

与图2结构对应的实施例中，在第一有源区4、第五有源区8、第九有源区12的下方，仅设有深P阱区；在第二有源区5、第四有源区7、第六有源区9、第八有源区11的下方，设有P阱及深P阱区；所述多个P阱是同步作业的，所述多个深P阱区是同步作业的。

图1和图2结构的后续制备方法均相同。

具体地，在第一有源区4、第五有源区8、第九有源区12的位置，均设有P+区16，所述多个P+区16是同步作业的；在第二有源区5、第三有源区6、第四有源区7、第六有源区9、第七有源区10、第八有源区11的位置，均设有N+区19，所述多个N+区19是同步作业的。在第三有源区6和第七有源区10的下方，均设有N阱18和深N阱区17，所述多个N阱18是同步作业的，所述多个深N阱区17是同步作业的。

在P型外延层3上方覆盖一层外氧化层20，外氧化层20在第一有源区4、第二有源区5、第四有源区7、第五有源区8、第六有源区9、第八有源区11、第九有源区12的相应位置被去除，形成直达硅表面的接触通孔。在接触通孔的位置，设有金属布线21，同P+区或N+区接触，将高压双向可控硅静电放电保护器件的正极和地极各个端口分别引到外氧化层20表面，形成一个完整的高压双向可控硅静电放电保护器件结构。

综上，本发明提供的高压双向可控硅静电放电保护器件的制备方法可有效提高制备效率，而且不需要改变现有的生产设备，有利于节省成本，且可使得制备得到的高压双向可控硅静电放电保护器件具有如前文所述的效果。

关于本发明实施例提供的高压双向可控硅静电放电保护器件的制备方法的工作原理及过程可以参照前文的高压双向可控硅静电放电保护器件的描述，此处不再赘述。

可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (9)

1.一种高压双向可控硅静电放电保护器件，其特征在于，包括：

P型衬底、设置在所述P型衬底上的P型外延层以及设置在所述P型衬底和所述P型外延层之间的N型埋层；

所述P型外延层的表面被划分为多个场区和多个有源区，且每个场区和每个有源区交替间隔设置，每个场区均形成朝向所述P型外延层内部延伸的场氧化层；

在所述P型外延层内包括中心单元、分别与所述中心单元相邻且对称设置在所述中心单元两侧的第一侧单元、分别与两侧的第一侧单元相邻且对称设置的第二侧单元；

所述中心单元包括位于有源区内的N+区和P+区，所述N+区和P+区交替设置，且相邻的N+区与P+区之间间隔设置场氧化层，在N+区、P+区以及场氧化层下方设置第一P阱以及包围第一P阱的第一深P阱区，所述第一深P阱区的下边缘与所述N型埋层接触，所述第一深P阱区的浓度小于所述第一P阱的浓度；

每个所述第一侧单元均包括位于有源区内的N+区以及位于所述N+区下方的N阱和深N阱区，所述深N阱区包围所述N阱，所述深N阱区的下边缘与所述N型埋层接触，每个所述深N阱区均与所述第一深P阱区接触，所述深N阱区的浓度小于所述N阱的浓度；

每个所述第二侧单元均包括位于有源区内的N+区和P+区，所述N+区和P+区交替设置，且相邻的N+区与P+区之间间隔设置场氧化层，在N+区、P+区以及场氧化层下方设置第二P阱以及包围第二P阱的第二深P阱区，每个所述第二深P阱区均和与之相邻的深N阱区接触，所述第二深P阱区的浓度小于所述第二P阱的浓度；

所述P型外延层上方设置外氧化层，所述外氧化层内与所述中心单元内的有源区以及所述第二侧单元内的有源区对应的位置均形成接触通孔，所述接触通孔内设置金属布线，所述金属布线的一端与所述有源区内的N+区或P+区连接，所述金属布线的另一端延伸至所述外氧化层的上表面以形成所述高压双向可控硅静电放电保护器件的引线端；

所述P型外延层的表面被划分为10个场区和9个有源区，位于所述中心单元内的有源区为3个，每个所述第一侧单元均包括1个有源区，每个所述第二侧单元均包括2个有源区，所述中心单元内的3个有源区分别形成有N+区、P+区和N+区，每个所述第一侧单元内的1个有源区形成N+区，每个所述第二侧单元内的2个有源区分别形成P+区和N+区，且所述第二侧单元内的N+区靠近所述第一侧单元。

2.根据权利要求1所述的高压双向可控硅静电放电保护器件，其特征在于，

所述第一P阱位于所述中心单元内的N+区、P+区、N+区以及间隔设置在N+区、P+区和N+区之间的场氧化层的下方，所述第一深P阱区的宽度大于所述第一P阱的宽度，所述第一深P阱区的深度大于所述第一P阱的深度；

所述第二P阱位于所述第二侧单元内的N+区、P+区以及间隔设置在N+区和P+区之间的场氧化层的下方，所述第二深P阱区的宽度大于所述第二P阱，所述第二深P阱区的深度大于所述第二P阱。

3.根据权利要求1所述的高压双向可控硅静电放电保护器件，其特征在于，

所述第一P阱包括位于所述中心单元内的两个N+区下方的区域，所述第一深P阱区包括所述第一P阱下方的区域以及所述中心单元内的P+区和场氧化层下方的区域，所述第一深P阱区的宽度大于所述第一P阱的宽度，所述第一深P阱区的深度大于所述第一P阱的深度；

所述第二P阱包括位于所述第二侧单元内的N+区下方的区域，所述第二深P阱区包括第二P阱的下方以及所述第二侧单元内的P+区和场氧化层下方的区域，所述第二深P阱区的宽度大于所述第二P阱的宽度，所述第二深P阱区的深度大于所述第二P阱的深度。

4.根据权利要求1所述的高压双向可控硅静电放电保护器件，其特征在于，所述金属布线包括正极金属布线和地极金属布线，所述正极金属布线包括与所述中心单元内的N+区、P+区和N+区分别连接的三条正极金属布线，且三条正极金属布线延伸至所述外氧化层的上表面后连接形成正极引出端，所述地极金属布线包括两个第二侧单元内的N+区和P+区分别连接的两条地极金属布线，每个第二侧单元的两条金属布线均延伸至所述外氧化层的上表面后连接形成地极引出端。

5.根据权利要求1至4中任意一项所述的高压双向可控硅静电放电保护器件，其特征在于，所述N型埋层位于所述中心单元和两个所述第一侧单元的下方，且所述N型埋层的宽度小于所述中心单元与两个所述第一侧单元的总宽度。

6.根据权利要求1至4中任意一项所述的高压双向可控硅静电放电保护器件，其特征在于，所述场氧化层的厚度在4000埃米~6000埃米之间，所述外氧化层的厚度在8000埃米~12000埃米之间，所述P型外延层的厚度在5微米~7微米之间。

7.一种高压双向可控硅静电放电保护器件的制备方法，用于制备权利要求1至6中任意一项所述的高压双向可控硅静电放电保护器件，其特征在于，所述高压双向可控硅静电放电保护器件的制备方法包括：

提供P型衬底；

在所述P型衬底上形成N型埋层；

在所述P型衬底上生成形成一层P型外延层，以使得所述N型埋层位于所述P型外延层与所述P型衬底之间；

在所述P型外延层上进行光刻获得多个有源区，每相邻两个有源区之间均设置场区，在每个场区位置生长朝向所述P型外延层内部延伸的场氧化层；

在每个有源区位置通过离子注入的方式形成N+区或P+区，其中在所述P型外延层内包括中心单元、分别与所述中心单元相邻且对称设置在所述中心单元两侧的第一侧单元、分别与两侧的第一侧单元相邻且对称设置的第二侧单元，所述中心单元包括位于有源区内的N+区和P+区，所述N+区和P+区交替设置，且相邻的N+区与P+区之间间隔设置场氧化层；

通过离子注入的方式，同时在所述中心单元的N+区、P+区以及场氧化层下方形成第一P阱以及包围第一P阱的第一深P阱区，所述第一深P阱区的下边缘与所述N型埋层接触，在每个第一侧单元的N+区的下方形成N阱和深N阱区，所述深N阱区包围所述N阱，所述深N阱区的下边缘与所述N型埋层接触，以及在每个第二侧单元的N+区、P+区以及场氧化层的下方形成第二P阱以及包围第二P阱的第二深P阱区；

在所述P型外延层的上方形成外氧化层，并在所述外氧化层与有源区对应的位置通过光刻刻蚀形成接触通孔；

在每个接触通孔位置均淀积金属布线，所述金属布线的一端与所述有源区内的N+区或P+区连接，所述金属布线的另一端延伸至所述外氧化层的上表面以形成所述高压双向可控硅静电放电保护器件的引线端。

8.根据权利要求7所述的高压双向可控硅静电放电保护器件的制备方法，其特征在于，在所述P型外延层上进行光刻获得9个有源区，位于所述中心单元内的有源区为3个，每个所述第一侧单元均包括1个有源区，每个所述第二侧单元均包括2个有源区，所述中心单元内的3个有源区分别形成有N+区、P+区和N+区，每个所述第一侧单元内的1个有源区形成N+区，每个所述第二侧单元内的2个有源区分别形成P+区和N+区，且所述第二侧单元内的N+区靠近所述第一侧单元，

所述第一P阱位于所述中心单元内的N+区、P+区、N+区以及间隔设置在N+区、P+区和N+区之间的场氧化层的下方，所述第一深P阱区的宽度大于所述第一P阱的宽度，所述第一深P阱区的深度大于所述第一P阱的深度；

所述第二P阱位于所述第二侧单元内的N+区、P+区以及间隔设置在N+区和P+区之间的场氧化层的下方，所述第二深P阱区的宽度大于所述第二P阱，所述第二深P阱区的深度大于所述第二P阱。

9.根据权利要求7所述的高压双向可控硅静电放电保护器件的制备方法，其特征在于，在所述P型外延层上进行光刻获得9个有源区，位于所述中心单元内的有源区为3个，每个所述第一侧单元均包括1个有源区，每个所述第二侧单元均包括2个有源区，所述中心单元内的3个有源区分别形成有N+区、P+区和N+区，每个所述第一侧单元内的1个有源区形成N+区，每个所述第二侧单元内的2个有源区分别形成P+区和N+区，且所述第二侧单元内的N+区靠近所述第一侧单元，

所述第一P阱包括位于所述中心单元内的两个N+区下方的区域，所述第一深P阱区包括所述第一P阱下方的区域以及所述中心单元内的P+区和场氧化层下方的区域，所述第一深P阱区的宽度大于所述第一P阱的宽度，所述第一深P阱区的深度大于所述第一P阱的深度；

所述第二P阱包括位于所述第二侧单元内的N+区下方的区域，所述第二深P阱区包括第二P阱的下方以及所述第二侧单元内的P+区和场氧化层下方的区域，所述第二深P阱区的宽度大于所述第二P阱的宽度，所述第二深P阱区的深度大于所述第二P阱的深度。

Images