CN111933639A - 一种用于高压容限电路的静电保护结构 - Google Patents

一种用于高压容限电路的静电保护结构 Download PDF

Info

Publication number
CN111933639A
CN111933639A CN202010636724.0A CN202010636724A CN111933639A CN 111933639 A CN111933639 A CN 111933639A CN 202010636724 A CN202010636724 A CN 202010636724A CN 111933639 A CN111933639 A CN 111933639A
Authority
CN
China
Prior art keywords
doped
region
well region
layer
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010636724.0A
Other languages
English (en)
Inventor
单毅
董业民
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN202010636724.0A priority Critical patent/CN111933639A/zh
Publication of CN111933639A publication Critical patent/CN111933639A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H01L27/0285—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements bias arrangements for gate electrode of field effect transistors, e.g. RC networks, voltage partitioning circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及一种用于高压容限电路的静电保护结构，包括：衬底，所述衬底上设置有阱区层，所述阱区层中相邻设置有第一阱区和第二阱区；所述阱区层上设置有掺杂离子层，所述掺杂离子层包括第一掺杂区、第二掺杂区和第三掺杂区，所述第二掺杂区和第三掺杂区之间设置有MOS器件区，相邻的掺杂区之间，以及掺杂区与MOS器件区之间设置有隔离结构，其特征在于，所述MOS器件区内设置有相互串联的第一级NMOS结构和第二级NMOS结构，其中，所述第一级NMOS结构的漏极与阳极相连，且在与阳极相连的支路上设置有第一二极管，所述第一级NMOS结构的栅极接电源电压端；所述第二级NMOS结构的栅极和阴极相连。本发明降低了触发电压，还可以解决了SCR的闩锁问题。

Description

一种用于高压容限电路的静电保护结构
技术领域
本发明涉及集成电路设计技术领域中的静电保护结构，特别是涉及一种用于高压容限电路的静电保护结构。
背景技术
静电保护(ESD)是集成电路(IC)设计中的重要环节，随着工艺越来越先进，电流趋于集中使得散热问题更为严重，因此器件更容易被烧毁，导致其ESD保护能力成为可靠性的瓶颈。
NMOS是最常用的一种ESD保护器件。图1为NMOS用作ESD保护的电路图，图2为对应的器件截面图。最下方可以为硅衬底(体硅工艺)或者埋氧层(SOI工艺)。
NMOS用作ESD保护的工作原理：栅极接阴极，平时NMOS是关闭的。虚线为寄生器件。当阳极有正的ESD脉冲的时候，随着电压升高，漏极-P阱形成的反向PN结的漏电流也随之增大，同时由于寄生电容的存在，栅极会被耦合到一定的高电压使得NMOS沟道部分开启，沟道电流的增加也会有效增大P阱漏电流。这些漏电流流过寄生的P阱电阻，在P阱-源极之间形成电压降，当电压降超过0.7V是的该PN结正偏时，漏极-P阱-源极形成的寄生NPN管导通，可以泄放ESD电流。
图3是常用来表征器件ESD能力的传输线脉冲(TLP)测试曲线。对于图1的NMOS用做ESD，其通常遇到的缺点在于电流能力不够大，表现在图3中就是It2不够大。
在电路应用中，常常出现只有个别信号是高压信号，而大多数信号和电源都是低压的，这种情况称之为high-voltagetolerant(高电压容限)应用。此时在工艺实现上，许多工艺不会为了个别高压信号去开发高压器件，而往往希望只采用低压器件来进行电路设计，从而大幅度节约制造成本，而在这种情况下，为了电路性能考虑，低压NMOS栅极的直流耐压值较低，很容易被高压信号击穿，这就需要在设计时采用特别的电路设计方法来解决这一问题。上述情况使得高电压容限应用的ESD问题成为电路设计的一大瓶颈。
晶闸管(SCR)是另一种常用的ESD保护器件。如图4所示，为传统结构的晶闸管截面图。其工作原理如下：当有正的ESD脉冲加到阳极时，N阱-P阱的反向PN结形成漏电流，随着正极电压的升高，漏电流也逐渐变大，当漏电流大到一定值时，N阱-P阱-N+(负极)所形成的寄生NPN管T2的基极-发射极(P阱-阴极)发生正偏，T2导通形成从N阱到阴极(N+)的电流，此电流使得寄生PNP管T1的发射极-基极(阳极-N阱)也发生正偏，T1随之导通，从而构成正反馈效应，形成从阳极到阴极的P-N-P-N低阻通路，也就是晶闸管开启了，从而泄放ESD电流，对其他被保护电路起到保护作用。晶闸管最大的优点是单位尺寸的放电能力大，ESD保护能力强。
传统晶闸管的触发(开启)电压由N阱-P阱的反向击穿电压决定，而这个电压通常会非常高，因为阱的掺杂浓度很低，所以这一结构可以用在高电压容限应用的ESD保护设计(因为N阱-P阱的结不容易被高压信号击穿)。但是同样限制传统晶闸管广泛应用的一个比较大的弱点就是其触发电压过高，在图3中表现出来就是触发电压Vt1过大。而另外一个缺点是一旦导通后，回滞电压Vh和回滞电流Ih又非常低，因此在芯片中应用时，会有闩锁效应(Latchup)的风险，通常在闩锁测试时，Vh低于电源电压，同时Ih小于200mA，就会发生闩锁从而引发器件烧毁。
为了降低触发电压Vt1，前人在工作中发明了低电压触发SCR结构(LVTSCR)。这一结构中，引入了嵌入的NMOS结构，与NMOS的ESD触发机理类似，栅极被耦合到较高电位使得NMOS沟道部分导通会有效增加漏电流。而N+/P阱的反向PN结引起的漏电流，由于N+浓度远高于N阱，相同反偏电压下，N+/P阱的漏电流也远大于N阱/P阱的漏电流。所以只需要更低的电压就能引发寄生三极管导通而最终形成P-N-P-N的正反馈通路。
虽然LVTSCR触发电压Vt1较低，具备较强的放电保护能力，但是对于前面所说的闩锁效应(Latchup)的风险依然没有改善。另外由于栅极的存在，当用于高电压容限应用的ESD保护时，该低压栅极依然有击穿的风险，因此这也限制了LVTSCR结构的使用。
发明内容
本发明提供一种用于高压容限电路的静电保护结构，不仅可以降低触发电压，实现触发电压可调，还可以解决SCR的闩锁问题。
本发明解决其技术问题所采用的技术方案是：提供一种用于高压容限电路的静电保护结构，包括：衬底，所述衬底上设置有阱区层，所述阱区层中相邻设置有第一阱区和第二阱区；所述阱区层上设置有掺杂离子层，所述掺杂离子层包括第一掺杂区、第二掺杂区和第三掺杂区；所述第二掺杂区和第三掺杂区之间设置有MOS器件区，所述掺杂区之间，以及掺杂区与MOS器件区之间设置有隔离结构，所述MOS器件区内设置有相互串联的第一级NMOS结构和第二级NMOS结构，其中，所述第一级NMOS结构的漏极与阳极相连，且在与阳极相连的支路上设置有第一二极管，所述第一级NMOS结构的栅极接电源电压端；所述第二级NMOS结构的栅极和阴极相连。
所述第一阱区内设置有限流电阻。
所述阳极所在的干路上设置有第二二极管。
所述第二二极管的数量为多个，且依次串联。
所述第二级NMOS结构的栅极和阴极之间还设有电阻。
所述第一二极管的数量多于1个，且依次串联。
所述电源电压端的电压为+3.3V。
有益效果
由于采用了上述的技术方案，本发明与现有技术相比，具有以下的优点和积极效果：本发明不仅可以用于高电压容限电路的ESD保护，发挥SCR的放电能力强的特点，而且还可以解决SCR原本的闩锁问题。
附图说明
图1是现有技术中NMOS结构用作ESD保护电路的电路图；
图2是现有技术中NMOS结构用作ESD保护电路的器件截面图；
图3是现有技术中NMOS结构用作ESD保护电路的传输线脉冲(TLP)测试曲线图；
图4是现有技术中的SCR的器件截面图；
图5是现有技术中的LVTSCR的器件截面图；
图6是本发明实施方式中的静电保护结构的器件截面图；
图7是本发明实施方式中的静电保护结构的TLP曲线图。
具体实施方式
下面结合具体实施例，进一步阐述本发明。应理解，这些实施例仅用于说明本发明而不用于限制本发明的范围。此外应理解，在阅读了本发明讲授的内容之后，本领域技术人员可以对本发明作各种改动或修改，这些等价形式同样落于本申请所附权利要求书所限定的范围。
本发明的实施方式涉及一种用于高压容限电路的静电保护结构，该结构基于现有的晶闸管静电保护结构，如图6所示，包括：衬底，该衬底可以是硅衬底，也可以是埋氧层；阱区层，位于半导体衬底或埋氧层上，该阱区层中相邻设置有N阱区和P阱区，其中，N阱区内设置有限流电阻R1；掺杂离子层，位于所述阱区层上，且设置有第一掺杂区1、第二掺杂区2和第三掺杂区3，其中，第一掺杂区1掺杂有N型离子，第二掺杂区2掺杂有P型离子，第三掺杂区3掺杂有P型离子。本实施方式在第二掺杂区2和第三掺杂区3之间设置有MOS器件区4，该MOS器件区4内引入有相互串联的第一级NMOS结构和第二级NMOS结构，所述第一级NMOS结构的漏极与阳极相连，且在与阳极相连的支路上设置有第一二极管D1，所述第一级NMOS结构的栅极接电源电压端VDD；所述第二级NMOS结构的栅极和阴极相连。相邻掺杂区之间、以及掺杂区与MOS器件区之间均设置有隔离结构。
本实施方式中，所述阳极所在的干路上还可以设置有第二二极管D2。所述第二二极管D2的数量可以是多个，当采用多个第二二极管D2时，多个第二二极管D2依次串联。所述第二级NMOS结构的栅极和阴极之间还可以设有电阻。所述第一二极管D1的数量可以多于1个，当第一二极管D1多于1个时，多个第一二极管D1之间依次串联。
为了方便理解，下面通过一个具体应用进一步说明本发明。以0.18um工艺为例，常用的低压器件是3.3V，电源也是3.3V，而high-voltagetolerant信号往往是5V。低压器件的栅极直流耐压值是3.3V，而N阱-P阱、N+-P阱这2个反向PN结的直流耐压值通常都大于5V。
工作原理：在图6中可以看出加入了两个串联的NMOS(stack-NMOS)结构，串联NMOS结构中的第一级NMOS结构的漏极接阳极(高压信号5V)，第一级NMOS结构的栅极接VDD端(电源电压3.3V)。第一级NMOS结构的漏极-栅极的压差只有1.7V，小于该低压器件的工作电压，所以该器件是安全的。事实上该高压信号可容忍的上限是该器件的2倍(即6.6V)。第一级NMOS结构的栅极接VDD端使得第一级NMOS结构的NMOS沟道开启，第一级NMOS结构的源极电压被栅极VDD端的电压钳位(略小于VDD)，因此第二级NMOS结构也是安全的。
在图6左侧，从阳极到阴极的漏电流产生的通路上(D2→N+→N阱→N+→P阱→P+)有一个N阱电阻R1，R1限制了漏电流增大的速度。而漏电流还存在第二条通路(D2→D1→N+→P阱→P+)，和单纯NMOS类似，第二条通路没有这样一个限流电阻，因此就能更早触发寄生三极管T2，通过调节二极管串的数量可以调节该结构的触发电压。另外，第二级NMOS结构的栅极和阴极之间增加了电阻，可以进一步抬高栅极耦合电压，RC延迟作用使得NMOS沟通开启时间更长，因此进一步增大了漏电流，同样能更早触发寄生三极管T2。
当有正的ESD脉冲加到阳极时，如图7所示，寄生三极管T2会首先触发并形成回滞到A点。由于电阻R1和二极管串D1的存在，电流选择电阻更小的通路泄放，即D2→D1→T2。随着ESD电压升高、电流逐步增大，第一条线路的漏电流也会逐步增大直至寄生三极管T1的发射极-基极正偏使得寄生三极管T1导通，从而形成SCR的正反馈机制，在B点处发生了二次回滞，回滞到SCR的保持电压Vh。虽然这一结构的Vh依然比较低，但是闩锁效应除了受Vh的影响外，还受到保持电流Ih的影响。本结构由于串联的NMOS先导通，会有效大幅提升Ih，从而解决闩锁问题。当SCR彻底导通后，其放电能力强的特点也能充分发挥出来。其中，第一二极管D1和第二二极管D2的作用主要是如果阳极所接电压较高，可以通过增加第二二极管D2串联的个数来进一步调节，避免发生直流击穿现象，同时还能提升第一次回滞的保持电压。
值得一提的是，本实施方式以单根晶闸管和单根串联的NMOS结构为例，实际应用时可以拓展到任意多根并联。同样，本实施方式以第二级NMOS结构的栅极经电阻接阴极为例，实际应用时两个NMOS结构的栅极可以分别接外部控制电路。

Claims (6)

1.一种用于高压容限电路的静电保护结构，包括：衬底，所述衬底上设置有阱区层，所述阱区层中相邻设置有第一阱区和第二阱区；所述阱区层上设置有掺杂离子层，所述掺杂离子层包括第一掺杂区、第二掺杂区和第三掺杂区，所述第二掺杂区和第三掺杂区之间设置有MOS器件区，相邻的掺杂区之间，以及掺杂区与MOS器件区之间设置有隔离结构，其特征在于，所述MOS器件区内设置有相互串联的第一级NMOS结构和第二级NMOS结构，其中，所述第一级NMOS结构的漏极与阳极相连，且在与阳极相连的支路上设置有第一二极管，所述第一级NMOS结构的栅极接电源电压端；所述第二级NMOS结构的栅极和阴极相连。
2.根据权利要求1所述的用于高压容限电路的静电保护结构，其特征在于，所述第一阱区内设置有寄生限流电阻。
3.根据权利要求1所述的用于高压容限电路的静电保护结构，其特征在于，所述阳极所在的干路上设置有第二二极管。
4.根据权利要求3所述的用于高压容限电路的静电保护结构，其特征在于，所述第二二极管的数量为多个，且依次串联。
5.根据权利要求1所述的用于高压容限电路的静电保护结构，其特征在于，所述第二级NMOS结构的栅极和阴极之间还设有电阻。
6.根据权利要求1所述的用于高压容限电路的静电保护结构，其特征在于，所述第一二极管的数量多于1个，且依次串联。
CN202010636724.0A 2020-07-03 2020-07-03 一种用于高压容限电路的静电保护结构 Pending CN111933639A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010636724.0A CN111933639A (zh) 2020-07-03 2020-07-03 一种用于高压容限电路的静电保护结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010636724.0A CN111933639A (zh) 2020-07-03 2020-07-03 一种用于高压容限电路的静电保护结构

Publications (1)

Publication Number Publication Date
CN111933639A true CN111933639A (zh) 2020-11-13

Family

ID=73312185

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010636724.0A Pending CN111933639A (zh) 2020-07-03 2020-07-03 一种用于高压容限电路的静电保护结构

Country Status (1)

Country Link
CN (1) CN111933639A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112687680A (zh) * 2020-12-24 2021-04-20 西安翔腾微电子科技有限公司 一种用于低压集成电路esd保护的低触发scr结构
CN113540075A (zh) * 2021-07-16 2021-10-22 长鑫存储技术有限公司 静电保护器件
CN113540074A (zh) * 2021-07-16 2021-10-22 长鑫存储技术有限公司 静电保护器件
WO2023020009A1 (zh) * 2021-08-19 2023-02-23 长鑫存储技术有限公司 静电保护电路和静电保护结构
CN116564961A (zh) * 2023-06-29 2023-08-08 深圳中安辰鸿技术有限公司 一种lvtscr器件以及芯片静电放电电路

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020020880A1 (en) * 1999-07-31 2002-02-21 Ta-Lee Yu Esd protection circuit immune to latch-up during circuit operation
US6433979B1 (en) * 2000-01-19 2002-08-13 Taiwan Semiconductor Manufacturing Co. Electrostatic discharge protection device using semiconductor controlled rectifier
CN105655325A (zh) * 2014-11-13 2016-06-08 旺宏电子股份有限公司 静电放电保护电路、结构及其制造方法
CN108063134A (zh) * 2017-12-01 2018-05-22 中国科学院上海微系统与信息技术研究所 一种基于soi工艺的nmos器件及其构成的静电保护电路
CN108122904A (zh) * 2017-11-29 2018-06-05 中国科学院上海微系统与信息技术研究所 一种esd保护结构
CN111403381A (zh) * 2019-08-21 2020-07-10 中国科学院上海微系统与信息技术研究所 一种静电保护结构及静电保护电路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020020880A1 (en) * 1999-07-31 2002-02-21 Ta-Lee Yu Esd protection circuit immune to latch-up during circuit operation
US6433979B1 (en) * 2000-01-19 2002-08-13 Taiwan Semiconductor Manufacturing Co. Electrostatic discharge protection device using semiconductor controlled rectifier
CN105655325A (zh) * 2014-11-13 2016-06-08 旺宏电子股份有限公司 静电放电保护电路、结构及其制造方法
CN108122904A (zh) * 2017-11-29 2018-06-05 中国科学院上海微系统与信息技术研究所 一种esd保护结构
CN108063134A (zh) * 2017-12-01 2018-05-22 中国科学院上海微系统与信息技术研究所 一种基于soi工艺的nmos器件及其构成的静电保护电路
CN111403381A (zh) * 2019-08-21 2020-07-10 中国科学院上海微系统与信息技术研究所 一种静电保护结构及静电保护电路

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112687680A (zh) * 2020-12-24 2021-04-20 西安翔腾微电子科技有限公司 一种用于低压集成电路esd保护的低触发scr结构
CN113540075A (zh) * 2021-07-16 2021-10-22 长鑫存储技术有限公司 静电保护器件
CN113540074A (zh) * 2021-07-16 2021-10-22 长鑫存储技术有限公司 静电保护器件
WO2023284062A1 (zh) * 2021-07-16 2023-01-19 长鑫存储技术有限公司 静电保护器件
WO2023284063A1 (zh) * 2021-07-16 2023-01-19 长鑫存储技术有限公司 静电保护器件
CN113540075B (zh) * 2021-07-16 2023-10-13 长鑫存储技术有限公司 静电保护器件
CN113540074B (zh) * 2021-07-16 2023-10-24 长鑫存储技术有限公司 静电保护器件
WO2023020009A1 (zh) * 2021-08-19 2023-02-23 长鑫存储技术有限公司 静电保护电路和静电保护结构
CN116564961A (zh) * 2023-06-29 2023-08-08 深圳中安辰鸿技术有限公司 一种lvtscr器件以及芯片静电放电电路
CN116564961B (zh) * 2023-06-29 2024-02-13 深圳中安辰鸿技术有限公司 一种lvtscr器件以及芯片静电放电电路

Similar Documents

Publication Publication Date Title
CN111933639A (zh) 一种用于高压容限电路的静电保护结构
US9318480B2 (en) Electrostatic discharge protection circuit
EP3693994B1 (en) Circuit for controlling a stacked snapback clamp
US20140167099A1 (en) Integrated circuit including silicon controlled rectifier
US20140061803A1 (en) Electrostatic discharge (esd) device and method of fabricating
US9029910B2 (en) Programmable SCR for ESD protection
US9704849B2 (en) Electrostatic discharge protection device structures and methods of manufacture
CN108461491B (zh) 一种高维持电压的低触发双向可控硅静电防护器件
US10930641B2 (en) Series connected ESD protection circuit
US20060125054A1 (en) Electrostatic discharge protection circuit using zener triggered silicon controlled rectifier
CN110335866B (zh) 一种基于纳米级集成电路工艺的双向低触发esd保护器件
KR102142156B1 (ko) 높은 홀딩 전압을 갖는 듀얼 구조의 정전기 방전 보호소자
CN111668209B (zh) 一种低漏电的用于低压esd防护的可控硅整流器
CN108807376B (zh) 一种低压mos辅助触发scr的双向瞬态电压抑制器
Do et al. A novel low dynamic resistance dual-directional SCR with high holding voltage for 12 V applications
KR20090064932A (ko) 정전기 방전 보호 소자
US20220310589A1 (en) Integrated circuit device and method for esd protection
CN108400578B (zh) 一种高压esd保护电路
US7379283B1 (en) ESD protection circuit with a low snapback voltage that is protected from fast non-ESD voltage spikes and ripples
KR20040090480A (ko) 내부 회로를 보호하는 보호 회로를 구비한 반도체 장치
CN111710673B (zh) 一种具有闩锁免疫特性的ep-lvtscr器件
CN112018104A (zh) 用于高压电路的静电保护结构
CN111739887B (zh) 基于晶闸管的静电保护单元及其并联结构
CN111725204A (zh) 一种具有双向scr结构的esd保护器件
CN108987390B (zh) 一种用于抑制二次回滞的scr器件及esd防护电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination