CN111403381A - 一种静电保护结构及静电保护电路 - Google Patents
一种静电保护结构及静电保护电路 Download PDFInfo
- Publication number
- CN111403381A CN111403381A CN201910773025.8A CN201910773025A CN111403381A CN 111403381 A CN111403381 A CN 111403381A CN 201910773025 A CN201910773025 A CN 201910773025A CN 111403381 A CN111403381 A CN 111403381A
- Authority
- CN
- China
- Prior art keywords
- region
- doped region
- doped
- well
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 238000002955 isolation Methods 0.000 claims description 18
- 230000003071 parasitic effect Effects 0.000 abstract description 6
- 230000008878 coupling Effects 0.000 abstract description 4
- 238000010168 coupling process Methods 0.000 abstract description 4
- 238000005859 coupling reaction Methods 0.000 abstract description 4
- 230000001808 coupling effect Effects 0.000 abstract description 3
- 230000005669 field effect Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 7
- 208000028659 discharge Diseases 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000005034 decoration Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本申请实施例公开的一种静电保护结构及静电保护电路，包括衬底、电阻、二极管组件和第一阱区；二极管组件和第一阱区均设置于所述衬底上；第一阱区为低压阱区；第一阱区包括第一掺杂区、第一绝缘区、第二掺杂区、第二绝缘区和第三掺杂区；第一绝缘区用于隔离第一掺杂区与第二掺杂区，第二绝缘区用于隔离第二掺杂区与第三掺杂区；第一绝缘区与第二绝缘区跨接引出高压栅极端；第一掺杂区与第三掺杂区跨接引出源极端，源极端接地；第二掺杂区引出漏极端；电阻的第一端与栅极端连接，电阻的第二端接地。基于本申请实施例，通过在栅极端串接电阻，与漏极端‑栅极端间寄生的耦合电容形成电容耦合效应，提高静电保护结构的导通均匀性。
Description
技术领域
本发明涉及集成电路设计领域，尤其涉及一种静电保护结构及静电保护电路。
背景技术
抗静电泄放能力作为衡量集成电路产品可靠性的一项重要性能指标，是集成电路静电保护设计的重要考虑因素。随着体硅工艺的高速发展，集成电路的制程尺寸越来越小，单位尺寸上的所需面临的静电释放风险也越来越高。
现有技术中，采用如图1所示的静电保护电路以提高抗静电泄放能力。图中采用多指并联的低压N型场效应晶体管作为保护结构保护低压静电电路，或者采用多指并联的高压N型场效应晶体管作为保护结构保护高压静电电路。众所周知，低压N型场效应晶体管和高压N型场效应晶体管的漏极和源极均为N型重掺杂区，离子注入浓度相同、深度相同，两者的区别在于栅极和P阱不同。由于低压N型场效应晶体管的P阱为低压P阱，掺杂浓度高，漏极-P阱间的反向击穿电压低，然而在相同的静电释放电流作用下，由于高压N型场效应晶体管的P阱为高压P阱，容易发生部分寄生三极管先行导通放电，使得漏极-源极两端的电压差迅速降低至保持点电压。随着静电释放电流的增大，在高压N型场效应晶体管发生二次击穿时，二次击穿电压不足以使得多指并联的其他寄生三极管导通放电。不难可以联想到，采用低压场效应晶体管作为保护结构保护高压静电电路，但是由于高压作用，漏极-栅极和漏极-P阱间均存在较高电压差，而低压场效应晶体管的栅极只能耐受低电压，在正常工作状态下，该低压场效应晶体管的栅极和漏极-P阱容易漏电甚至被击穿，进而影响电路的可靠性。因此，采用低压场效应晶体管作为保护结构保护高压静电电路的方式不可取。综上，高压电路的静电保护能力较差。
因此，有必要设计一种静电保护结构及静电保护电路以提高高压电路的静电保护能力。
发明内容
本发明所要解决的技术问题在于，提供一种静电保护结构及静电保护电路，以解决上述问题。
本申请实施例提供一种静电保护结构，包括：衬底、电阻、二极管组件和第一阱区；
二极管组件和第一阱区均设置于所述衬底上；
第一阱区为低压阱区；
第一阱区包括第一掺杂区、第一绝缘区、第二掺杂区、第二绝缘区和第三掺杂区；第一绝缘区用于隔离第一掺杂区与第二掺杂区，第二绝缘区用于隔离第二掺杂区与第三掺杂区；
第一绝缘区与第二绝缘区跨接引出高压栅极端；
第一掺杂区与第三掺杂区跨接引出源极端，源极端接地；
第二掺杂区引出漏极端；
电阻的第一端与栅极端连接，电阻的第二端接地。
进一步地，第一阱区设有第一凹槽、第二凹槽和第三凹槽；第一掺杂区设置于第一凹槽内，第二掺杂区设置于第二凹槽内，第三掺杂区设置于第三凹槽内。
进一步地，第一掺杂区、第二掺杂区和第三掺杂区均为N+掺杂区；第一阱区为低压P阱区。
进一步地，衬底为P型衬底。
进一步地，二极管组件包括至少一个二极管；至少一个二极管横向设置于衬底上。
进一步地，每个二极管包括第二阱区、第四掺杂区、浅槽隔离区和第五掺杂区；第四掺杂区、浅槽隔离区和第五掺杂区依次横向设置于第二阱区上。
进一步地，第二阱区为N阱。
进一步地，第四掺杂区为P+掺杂区；第五掺杂区为N+掺杂区；浅槽隔离区用于隔离第四掺杂区和第五掺杂区。
进一步地，第一掺杂区与第五掺杂区间设有浅槽隔离区；浅槽隔离区用于隔离第一掺杂区和第五掺杂区。
相应地，本申请实施例还提供了一种静电保护电路，包括上述的静电保护结构。
实施本申请实施例，具有如下有益效果：
本申请实施例公开的一种静电保护结构及静电保护电路，该静电保护结构包括衬底、电阻、二极管组件和第一阱区，二极管组件和第一阱区均设置于衬底上，第一阱区为低压阱区；第一阱区包括第一掺杂区、第一绝缘区、第二掺杂区、第二绝缘区和第三掺杂区；第一绝缘区用于隔离第一掺杂区与第二掺杂区，第二绝缘区用于隔离第二掺杂区与第三掺杂区；第一绝缘区与第二绝缘区跨接引出高压栅极端；第一掺杂区与第三掺杂区跨接引出源极端，源极端接地；第二掺杂区引出漏极端；电阻的第一端与栅极端连接，电阻的第二端接地。基于本申请实施例，通过在栅极端串接电阻，与漏极端-栅极端间寄生的耦合电容形成电容耦合效应，提高静电保护结构的导通均匀性。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案和优点，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它附图。
图1是现有技术中静电保护电路的结构示意图；
图2是本申请实施例所提供的一种静电保护结构的内部结构示意图；
图3为本申请实施例所提供的一种静电保护电路的结构示意图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合附图对本申请实施例作进一步地详细描述。显然，所描述的实施例仅仅是本申请实施例的一个实施例，而不是全部的实施例。基于本申请实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，此处所称的“实施例”是指可包含于本申请实施例至少一个实现方式中的特定特征、结构或特性。在本申请实施例的描述中，术语“第一”、“第二”、“第三”、“第四”和“第五”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量，由此，限定有“第一”、“第二”、“第三”、“第四”和“第五”的特征可以明示或者隐含的包括一个或者更多个该特征。并且，术语“第一”、“第二”、“第三”、“第四”和“第五”是用于区别类似对象，而不用于描述特定的顺序或者先后顺序，应该理解这样的使用数据在适当的情况下可以互换。此外术语“包括”、“具有”和“为”以及其任何形式的变形，意图在于不排他的包括，例如，包含了一系列的组件、模块或单元，不必限于清楚地列出哪些组件、模块或单元，而是可包括没有清楚地列出的或对于这里的结构固有的组件、模块或单元。
请参考图2，图2为本申请实施例所提供的一种静电保护结构的内部结构示意图，图中包括：衬底1、电阻2、二极管组件4和第一阱区3；二极管组件4和第一阱区3均设置于所述衬底1上其中，第一阱区3为低压阱区，第一阱区3包括第一掺杂区31、第一绝缘区32、第二掺杂区33、第二绝缘区34和第三掺杂区35，第一绝缘区32用于隔离第一掺杂区31与第二掺杂区33，第二绝缘区34用于隔离第二掺杂区33与第三掺杂区35，第一绝缘区32与第二绝缘区34跨接引出高压栅极端36，第一掺杂区31与第三掺杂35区跨接引出源极端37，源极端37接地，第二掺杂区33引出漏极端38，电阻2的第一端21与栅极端36连接，电阻2的第二端22接地。
采用本申请实施例所提供的静电保护结构，通过在栅极端36串接电阻2，与漏极端38-栅极端36间寄生的耦合电容形成电容耦合效应，提高静电保护结构的导通均匀性。
本申请实施例中，第一阱区3设有第一凹槽、第二凹槽和第三凹槽；第一掺杂区31设置于第一凹槽内，第二掺杂区33设置于第二凹槽内，第三掺杂区35设置于第三凹槽内。
本申请实施例中，该二极管组件4包括至少一个二极管；至少一个二极管横向设置于衬底上。每个二极管包括第二阱区41、第四掺杂区42、浅槽隔离区43和第五掺杂区44；第四掺杂区42、浅槽隔离区43和第五掺杂区44依次横向设置于第二阱区41上。
下面基于上述静电保护结构介绍一种静电保护电路的可选实施方案，请继续参考图2，其所示为本申请实施例所提供的一种静电保护结构的内部结构示意图，图3为基于图2中的静电保护结构的静电保护电路的结构示意图。图2中包括：衬底1、电阻2、二极管组件4和第一阱区3，二极管组件4和第一阱区3均设置于所述衬底1上，其中，衬底1为P型衬底，第一阱区3为低压P阱区，第一阱区3包括第一掺杂区31、第一绝缘区32、第二掺杂区33、第二绝缘区34和第三掺杂区35，第一掺杂区31、第二掺杂区33和第三掺杂区35均为N+掺杂区，第一绝缘区32用于隔离第一掺杂区31与第二掺杂区33，第二绝缘区34用于隔离第二掺杂区33与第三掺杂区35，第一绝缘区32与第二绝缘区34跨接引出高压栅极端36，第一掺杂区31与第三掺杂区35跨接引出源极端37，源极端37接地，第二掺杂区33引出漏极端38，电阻2的第一端21与栅极端36连接，电阻2的第二端22接地，该电阻2的阻值大于或者等于0欧姆。上述二极管组件4包括横向设置于衬底1上的两个二极管，每个二极管包括第二阱区41、第四掺杂区42、浅槽隔离区43和第五掺杂区44，两个二极管间采用采用浅槽隔离区43和第三阱区45进行隔离，该第三阱区45可以是高压P阱，也可以是低压P阱。第四掺杂区42、浅槽隔离区43和第五掺杂区44依次横向设置于第二阱区41上。该第二阱区41为N阱。第四掺杂区42为P+掺杂区；第五掺杂区44为N+掺杂区；浅槽隔离区43用于隔离第四掺杂区42和第五掺杂区44。第一掺杂区与第五掺杂区间设有浅槽隔离区43；浅槽隔离区43用于隔离第一掺杂区31和第五掺杂区44。
采用本申请实施例所提供的静电保护电路，通过在高压电路中，采用低压的第一阱区3替代高压阱区，可以降低静电保护结构的导通电压，采用高压栅极端替代低压栅极端，可以提高栅极端36的抗高压能力，降低静电保护电路的漏电和击穿情况的发生，同时在静电结构的栅极端36串接电阻2，与漏极端38-栅极端36间寄生的耦合电容形成电容耦合效应，提高静电保护结构的导通均匀性。
需要说明的是，本申请实施例中，除非另有明确规定或限定，术语“连接”应做广义理解，例如可以是直接连接或通过中间媒介连接，也可以是两个模块内部的相连或两个模块的相互作用关系，可以是有线连接，也可以是无线连接。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请实施例汇总的具体含义。
需要说明的是：上述本申请实施例先后顺序仅仅为了描述，不代表实施例的优劣，且上述本说明书特定实施例进行了描述，其他实施例在所附权利要求书的范围内。在一些情况下，在权利要求书中记载的动作或者步骤可以按照不同于实施例中的顺序来执行并且能够实现期望的结果。另外，在附图中描绘的过程不一定要求示出特定顺序或者连续顺序才能够实现期望的结果。在某些实施方式中，多任务并行处理也是可以实现的。
本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的均为与其他实施例的不同之处。尤其，对于装置的实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
本领域普通技术人员可以理解实现上述实施例的全部或者部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，程序可以存储于一种计算机可读介质中。
以上所述是本申请的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请实施例原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本申请实施例的保护范围。
Claims (10)
1.一种静电保护结构，其特征在于，包括：衬底、电阻、二极管组件和第一阱区；
所述二极管组件和所述第一阱区均设置于所述衬底上；
所述第一阱区为低压阱区；
所述第一阱区包括第一掺杂区、第一绝缘区、第二掺杂区、第二绝缘区和第三掺杂区；所述第一绝缘区用于隔离所述第一掺杂区与所述第二掺杂区，所述第二绝缘区用于隔离所述第二掺杂区与所述第三掺杂区；
所述第一绝缘区与所述第二绝缘区跨接引出高压栅极端；
所述第一掺杂区与所述第三掺杂区跨接引出源极端，所述源极端接地；
所述第二掺杂区引出漏极端；
所述电阻的第一端与所述栅极端连接，所述电阻的第二端接地。
2.根据权利要求1所述的结构，其特征在于，所述第一阱区设有第一凹槽、第二凹槽和第三凹槽；
所述第一掺杂区设置于所述第一凹槽内，所述第二掺杂区设置于所述第二凹槽内，所述第三掺杂区设置于所述第三凹槽内。
3.根据权利要求1所述的结构，其特征在于，所述第一掺杂区、所述第二掺杂区和所述第三掺杂区均为N+掺杂区；
所述第一阱区为低压P阱区。
4.根据权利要求1所述的结构，其特征在于，所述衬底为P型衬底。
5.根据权利要求1所述的结构，其特征在于，所述二极管组件包括至少一个二极管；所述至少一个二极管横向设置于衬底上。
6.根据权利要求1所述的结构，其特征在于，每个所述二极管包括第二阱区、第四掺杂区、浅槽隔离区和第五掺杂区；
所述第四掺杂区、所述浅槽隔离区和所述第五掺杂区依次横向设置于所述第二阱区上。
7.根据权利要求6所述的结构，其特征在于，所述第二阱区为N阱。
8.根据权利要求6所述的结构，其特征在于，
所述第四掺杂区为P+掺杂区；
所述第五掺杂区为N+掺杂区；
所述浅槽隔离区用于隔离所述第四掺杂区和所述第五掺杂区。
9.根据权利要求6所述的结构，其特征在于，所述第一掺杂区与所述第五掺杂区间设有浅槽隔离区；
所述浅槽隔离区用于隔离所述第一掺杂区和所述第五掺杂区。
10.一种静电保护电路，其特征在于，包括权利要求1-9任意一项所述的静电保护结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910773025.8A CN111403381A (zh) | 2019-08-21 | 2019-08-21 | 一种静电保护结构及静电保护电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910773025.8A CN111403381A (zh) | 2019-08-21 | 2019-08-21 | 一种静电保护结构及静电保护电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111403381A true CN111403381A (zh) | 2020-07-10 |
Family
ID=71432075
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910773025.8A Pending CN111403381A (zh) | 2019-08-21 | 2019-08-21 | 一种静电保护结构及静电保护电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111403381A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111933639A (zh) * | 2020-07-03 | 2020-11-13 | 中国科学院上海微系统与信息技术研究所 | 一种用于高压容限电路的静电保护结构 |
| CN113611744A (zh) * | 2021-07-07 | 2021-11-05 | 上海华虹宏力半导体制造有限公司 | 适用soi型的静电保护mos结构 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103811483A (zh) * | 2012-11-15 | 2014-05-21 | 上海华虹宏力半导体制造有限公司 | 静电保护结构 |
| CN108063134A (zh) * | 2017-12-01 | 2018-05-22 | 中国科学院上海微系统与信息技术研究所 | 一种基于soi工艺的nmos器件及其构成的静电保护电路 |
| CN108122904A (zh) * | 2017-11-29 | 2018-06-05 | 中国科学院上海微系统与信息技术研究所 | 一种esd保护结构 |
| CN108321144A (zh) * | 2017-01-18 | 2018-07-24 | 中芯国际集成电路制造(上海)有限公司 | 静电放电钳位器件以及静电放电钳位电路 |
-
2019
- 2019-08-21 CN CN201910773025.8A patent/CN111403381A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103811483A (zh) * | 2012-11-15 | 2014-05-21 | 上海华虹宏力半导体制造有限公司 | 静电保护结构 |
| CN108321144A (zh) * | 2017-01-18 | 2018-07-24 | 中芯国际集成电路制造(上海)有限公司 | 静电放电钳位器件以及静电放电钳位电路 |
| CN108122904A (zh) * | 2017-11-29 | 2018-06-05 | 中国科学院上海微系统与信息技术研究所 | 一种esd保护结构 |
| CN108063134A (zh) * | 2017-12-01 | 2018-05-22 | 中国科学院上海微系统与信息技术研究所 | 一种基于soi工艺的nmos器件及其构成的静电保护电路 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111933639A (zh) * | 2020-07-03 | 2020-11-13 | 中国科学院上海微系统与信息技术研究所 | 一种用于高压容限电路的静电保护结构 |
| CN113611744A (zh) * | 2021-07-07 | 2021-11-05 | 上海华虹宏力半导体制造有限公司 | 适用soi型的静电保护mos结构 |
| CN113611744B (zh) * | 2021-07-07 | 2024-01-19 | 上海华虹宏力半导体制造有限公司 | 适用soi型的静电保护mos结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111106107B (zh) | 低电容瞬态电压抑制器 | |
| US11482519B2 (en) | Transient voltage suppressor and method for manufacturing the same | |
| US6617649B2 (en) | Low substrate-noise electrostatic discharge protection circuits with bi-directional silicon diodes | |
| US9438033B2 (en) | Apparatus and method for protecting RF and microwave integrated circuits | |
| US10141300B1 (en) | Low capacitance transient voltage suppressor | |
| CN110034108B (zh) | 瞬态电压抑制器 | |
| US11476243B2 (en) | Floating base silicon controlled rectifier | |
| CN105655325A (zh) | 静电放电保护电路、结构及其制造方法 | |
| US8436418B2 (en) | High-voltage semiconductor device with electrostatic discharge protection | |
| CN109599387B (zh) | 静电放电保护电路及其结构和工作方法 | |
| CN111403381A (zh) | 一种静电保护结构及静电保护电路 | |
| CN112234056B (zh) | 一种半导体器件 | |
| CN111403380B (zh) | 一种静电保护结构及静电保护电路 | |
| CN104681542A (zh) | 半导体静电放电保护装置 | |
| CN109216344B (zh) | 具低压基极触发静电电流放电电路的高压静电保护电路 | |
| CN111952299A (zh) | 具有二极管及硅控整流器的半导体元件 | |
| CN100444377C (zh) | 用于提供半导体电路的静电放电防护电路以及方法 | |
| CN111403379B (zh) | 一种基于soi工艺的静电放电保护结构 | |
| CN109979929B (zh) | 一种高压静电放电钳位保护元件及集成电路芯片 | |
| KR102539366B1 (ko) | 제너 다이오드를 사용하는 감지 igbt에 대한 정전기 방전 처리 | |
| CN109787208B (zh) | 高压静电保护电路及其低压源极触发静电电流放电电路 | |
| CN217881507U (zh) | 功率半导体组件 | |
| CN218769530U (zh) | 一种静电保护器件和电子设备 | |
| US10121777B2 (en) | Silicon controlled rectifier | |
| US8373253B2 (en) | Semiconductor structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200710 |