CN113611744B - 适用soi型的静电保护mos结构 - Google Patents

适用soi型的静电保护mos结构 Download PDF

Info

Publication number
CN113611744B
CN113611744B CN202110766553.8A CN202110766553A CN113611744B CN 113611744 B CN113611744 B CN 113611744B CN 202110766553 A CN202110766553 A CN 202110766553A CN 113611744 B CN113611744 B CN 113611744B
Authority
CN
China
Prior art keywords
region
soi
mos structure
electrostatic protection
bending
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110766553.8A
Other languages
English (en)
Other versions
CN113611744A (zh
Inventor
邓樟鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN202110766553.8A priority Critical patent/CN113611744B/zh
Publication of CN113611744A publication Critical patent/CN113611744A/zh
Application granted granted Critical
Publication of CN113611744B publication Critical patent/CN113611744B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/086—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0865—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本申请涉及半导体集成电路技术领域，具体涉及一种适用SOI工艺的静电保护MOS结构。适用SOI型的静电保护MOS结构包括从下至上依次层叠的衬底层、绝缘层和器件层；所述MOS结构还包括有源区，所述有源区中形成封闭环形的栅极区，所述栅极区位置处的器件层中形成有第一导电类型阱区；所述栅极区包围的有源区区域为漏极区；所述栅极区两个相对的第一侧边外侧的有源区区域为源极区；在所述源极区位置处的器件层中，沿着所述第一侧边的延伸方向间隔形成有第一导电类型重掺杂区，所述第一导电类型重掺杂区和相邻所述第一导电类型阱区接触相连。本申请提供的适用SOI型的静电保护MOS结构，可以解决相关技术中的SOI器件静电保护能力非常微弱的问题。

Description

适用SOI型的静电保护MOS结构
技术领域
本申请涉及半导体集成电路技术领域，具体涉及一种适用SOI工艺的静电保护MOS结构。
背景技术
静电释放会对集成电路造成致命的威胁，很大程度上，集成电路的实效是由静电释放引起的，因此需要在集成电路的输入输出端和电源上设置静电保护电路。
图1a示出了相关技术中一种静电保护器件，其示出了一种栅极接地NMOS器件，该栅极接地NMOS器件具有双向的静电保护能力，即从源端/衬底端到漏端等效有NPN结构对齐进行静电保护，从漏端到源端/衬底端等效有二极管进行漏电保护。
SOI(Semiconductor on Insulator，绝缘体上半导体)器件，其在硅基底层和硅器件层之间加入绝缘层，以降低硅基底层和硅器件层之间的寄生电容。但是在该SOI器件中，由于绝缘层的存在，无法形成如图1a所示的静电保护结构，图1b示出了SOI器件的版图结构，由于绝缘层的存在该SOI器件的栅极结构G仅能采用图1b所示T型，或者H型(图中未示出)，器件的衬底端则是从边缘引出，从而衬底端B与漏极端D之间所形成的体二极管因PN结的接触面积太小，从而导致静电保护能力非常微弱。
发明内容
本申请提供了一种适用SOI型的静电保护MOS结构，可以解决相关技术中的SOI器件静电保护能力非常微弱的问题。
为了解决背景技术中所述技术问题，本申请提供一种适用SOI型的静电保护MOS结构，所述适用SOI型的静电保护MOS结构包括从下至上依次层叠的衬底层、绝缘层和器件层；
所述MOS结构还包括有源区，所述有源区中形成封闭环形的栅极区，所述栅极区位置处的器件层中形成有第一导电类型阱区；
所述栅极区包围的有源区区域为漏极区；
所述栅极区两个相对的第一侧边外侧的有源区区域为源极区；
在所述源极区位置处的器件层中，沿着所述第一侧边的延伸方向间隔形成有第一导电类型重掺杂区，所述第一导电类型重掺杂区和相邻所述第一导电类型阱区接触相连。
可选地，所述栅极区两个相对的第二侧边外侧的有源区区域也形成第一导电类型重掺杂区；
所述第一导电类型重掺杂区与相邻的所述第一导电类型阱区接触相连。
可选地，接触相连的所述第一导电类型重掺杂区和所述第一导电类型阱区，与所述漏极区形成体二极管。
可选地，两个相对的所述第一侧边的同端，通过第二侧边相连，形成形状为所述封闭环形的栅极区。
可选地，所述第一侧边为弯折状，包括至少一个弯折单元。
可选地，所述弯折单元有多个，多个弯折单元的首端和尾端依次相连。
可选地，所述弯折单元包括第一弯折部，所述第一弯折部的一端为所述弯折单元的首端，所述第一弯折部的另一端连接第二弯折部的一端，所述第二弯折部的另一端为所述弯折单元的尾端；
所述第一弯折部和所述第二弯折部在相连端相交形成第一角度。
可选地，所述第一弯折部和所述第二弯折部的形状为直形。
可选地，所述第一弯折部和所述第二弯折部的长度相同。
可选地，所述漏极区中掺杂有第二导电类型杂质。
本申请技术方案，至少包括如下优点：通过在源极区中，沿着栅极区第一侧边的延伸方向，间隔形成有第一导电类型重掺杂区，使得第一导电类型重掺杂区和第一导电类型阱区接触相连，并与漏极区形成有效面积增大的体二极管。该有效面积增大的体二极管，能够提高该SOI型MOS结构源端/体端对漏端方向的静电保护能力。通过弯折状的第一侧边，能够有效增加栅极区的面积，从而补偿因增加P型重掺杂区而缩短的沟道，从而在增强体二极管的静电保护能力的同时，又不损失沟道的有效长度。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1a示出了相关技术中一种静电保护器件；
图1b示出了SOI器件的版图结构
图2示出了本申请一实施例提供的适用SOI型的静电保护MOS结构的俯视示意图；
图2a示出了图2中A-A向剖视结构示意图；
图2b示出了图2中B-B向剖视结构示意图；
图2c示出了一弯折单元示例性结构示意图。
具体实施方式
下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
以下实施例以第一导电类型为P型，第二导电类型为N型加以描述，对于第一导电类型为N型，第二导电类型为P型的实施例也可采用以下技术方案以实现相同的技术效果，也属于本申请要求保护范围内，故在此不作赘述。
图2示出了本申请一实施例提供的适用SOI型的静电保护MOS结构的俯视示意图，图2a示出了图2中A-A向剖视结构示意图，图2b示出了图2中B-B向剖视结构示意图。从图2和图2a和图2b可以看出，该适用SOI型的静电保护MOS结构包括：
从下至上依次层叠的衬底层201、绝缘层202和器件层203；其中该衬底层201可以为P型半导体，衬底层201和器件层203的材质可以均包括硅，该绝缘层202的材质可以为氧化层。
该MOS结构还包括有源区200，该有源区200的外周包围有隔离区204，该隔离区204用于将相邻器件的有源区200隔离。所述有源区200中形成形状为封闭环形的栅极区210，所述栅极区210位置处的器件层203中形成P型阱区220。该P型阱区220在器件层203中，从该器件层203的上表面向下延伸(即图2a中的Z向)。从图2中可以看出，该栅极区210包括两相对的第一侧边211和两相对的第二侧边212，第一侧边211和第二侧边212依次相连形成封闭的环形。参照图2，两个该第一侧边211的同端，通过第二侧边212相连，从而形成封闭环形的栅极区210。
被该封闭环形的栅极区210包围的有源区200区域为MOS结构的漏极区230，该漏极区230中用于制作该MOS结构的漏极，该漏极区230在器件层203中，从该器件层203的上表面向下延伸(即图2a或图2b中的Z向)。本实施例中该漏极区230中重掺杂有N型杂质。参照图2a和图2b，该漏极区230还用于连接IO端，在其他实施例中，该漏极区230还可以连接电源端。
该栅极区210两个相对的第一侧边211外侧的有源区200区域为源极区240，该源极区240在器件层203中，从该器件层203的上表面向下延伸(即图2b中的Z向)本实施例中，该源极区240中重掺杂有N型杂质。
该源极区240位置处的器件层203中，沿着该第一侧边211的延伸方向，间隔形成有P型重掺杂区241，该P型重掺杂区241与第一侧边211位置处的P型阱区220接触相连。图2中，该第一侧边211的延伸方向为图2所示的Y向。接触相连的P型重掺杂区241和P型阱区220，与漏极区230形成体二极管(body diode)。
除所述P型重掺杂区241以外剩余的源极区240中用于形成MOS器件的源极。从图2中可以看出，沿着Y向，该P型重掺杂区241与剩余源极区240交替设置，且相邻的P型重掺杂区241与剩余源极区240接触相连可以用于接地GND。
本实施例中，通过在源极区中，沿着栅极区第一侧边的延伸方向，间隔形成有第一导电类型重掺杂区，使得第一导电类型重掺杂区和第一导电类型阱区接触相连，并与漏极区形成有效面积增大的体二极管。该有效面积增大的体二极管，能够提高该SOI型MOS结构源端/体端对漏端方向的静电保护能力。
继续参照图2，在栅极区210第二侧面212外侧的有源区200区域也形成P型重掺杂区。该第二侧面212外侧的P型重掺杂区，与该第二侧面212位置处的P型阱区220接触相连。该有源区200有所有的P型重掺杂区，可以作为MOS结构的体区引出。P型重掺杂区通过与第一侧面211位置处的P型阱区220，或者与第二侧边212位置处的P型阱区220接触相连，能够增大与漏极区230所形成的体二极管的有效面积。
由于在源极区240位置处的器件层203中重掺杂P型杂质，形成P型重掺杂区241作为MOS结构的体区，从而使得MOS结构的源极与漏极之间的能够形成的沟道长度缩短，为了补偿因增加P型重掺杂区241而缩短的沟道，继续参照图2，本实施例中的第一侧边211为弯折状，包括多个弯折单元300。
参照图2c，其示出了一弯折单元示例性结构示意图，其他弯折单元还可以是图2c所示弯折单元通过对称变换或者旋转变换得到的结构。从图2c中可以看出，每个弯折单元300包括第一弯折部310和第二弯折部320，该第一弯折部310的一端为所述弯折单元300的首端301，该第一弯折部310的另一端连接第二弯折部320的一端，该第二弯折部320的另一端为该弯折单元300的尾端302，且该第一弯折部310该第二弯折部320在其相连端相交形成第一角度α，以形成该弯折单元300的弯折状结构。
其中，第一弯折部310的长度为第一长度d1，第二弯折部320的长度为第二长度d2，可选地，该第一长度d1与第二长度d2之间的比值可根据需求设定。第一角度α也可根据需求进行设定。本实施例中，第一长度d1与第二长度d2相等，第一角度α设定为90°，即第一弯折部310与第二弯折部320垂直。可选地，该第一弯折部310与第二弯折部320，均为直形。
本实施例中，通过图2c所示的弯折单元300水平翻转变换，形成图2第一侧边211上的多个弯折单元300，该多个弯折单元300的首端和尾端依次相连。
本实施例，通过弯折状的第一侧边，能够有效增加栅极区的面积，从而补偿因增加P型重掺杂区而缩短的沟道，从而在增强体二极管的静电保护能力的同时，又不损失沟道的有效长度。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。

Claims (9)

1.一种适用SOI型的静电保护MOS结构，其特征在于，所述适用SOI型的静电保护MOS结构包括从下至上依次层叠的衬底层、绝缘层和器件层；
所述MOS结构还包括有源区，所述有源区中形成封闭环形的栅极区，所述栅极区位置处的器件层中形成有第一导电类型阱区；
所述栅极区包围的有源区区域为漏极区；
所述栅极区两个相对的第一侧边外侧的有源区区域为源极区，所述第一侧边为弯折状，包括至少一个弯折单元；
在所述源极区位置处的器件层中，沿着所述第一侧边的延伸方向间隔形成有第一导电类型重掺杂区，所述第一导电类型重掺杂区和相邻所述第一导电类型阱区接触相连。
2.如权利要求1所述的适用SOI型的静电保护MOS结构，其特征在于，所述栅极区两个相对的第二侧边外侧的有源区区域也形成第一导电类型重掺杂区；
所述第一导电类型重掺杂区与相邻的所述第一导电类型阱区接触相连。
3.如权利要求1或2所述的适用SOI型的静电保护MOS结构，其特征在于，接触相连的所述第一导电类型重掺杂区和所述第一导电类型阱区，与所述漏极区形成体二极管。
4.如权利要求3所述的适用SOI型的静电保护MOS结构，其特征在于，两个相对的所述第一侧边的同端，通过第二侧边相连，形成形状为所述封闭环形的栅极区。
5.如权利要求1所述的适用SOI型的静电保护MOS结构，其特征在于，所述弯折单元有多个，多个弯折单元的首端和尾端依次相连。
6.如权利要求1或5所述的适用SOI型的静电保护MOS结构，其特征在于，所述弯折单元包括第一弯折部，所述第一弯折部的一端为所述弯折单元的首端，所述第一弯折部的另一端连接第二弯折部的一端，所述第二弯折部的另一端为所述弯折单元的尾端；
所述第一弯折部和所述第二弯折部在相连端相交形成第一角度。
7.如权利要求6所述的适用SOI型的静电保护MOS结构，其特征在于，所述第一弯折部和所述第二弯折部的形状为直形。
8.如权利要求6所述的适用SOI型的静电保护MOS结构，其特征在于，所述第一弯折部和所述第二弯折部的长度相同。
9.如权利要求6所述的适用SOI型的静电保护MOS结构，其特征在于，所述漏极区中掺杂有第二导电类型杂质。
CN202110766553.8A 2021-07-07 2021-07-07 适用soi型的静电保护mos结构 Active CN113611744B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110766553.8A CN113611744B (zh) 2021-07-07 2021-07-07 适用soi型的静电保护mos结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110766553.8A CN113611744B (zh) 2021-07-07 2021-07-07 适用soi型的静电保护mos结构

Publications (2)

Publication Number Publication Date
CN113611744A CN113611744A (zh) 2021-11-05
CN113611744B true CN113611744B (zh) 2024-01-19

Family

ID=78304096

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110766553.8A Active CN113611744B (zh) 2021-07-07 2021-07-07 适用soi型的静电保护mos结构

Country Status (1)

Country Link
CN (1) CN113611744B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102364687A (zh) * 2011-11-03 2012-02-29 中国电子科技集团公司第五十八研究所 Soi/cmos集成电路电源与地之间的esd保护结构
CN205016523U (zh) * 2015-09-01 2016-02-03 无锡中感微电子股份有限公司 一种静电保护电路及集成电路
CN111403381A (zh) * 2019-08-21 2020-07-10 中国科学院上海微系统与信息技术研究所 一种静电保护结构及静电保护电路
CN111883528A (zh) * 2020-08-31 2020-11-03 上海华虹宏力半导体制造有限公司 静电保护ggnmos结构
CN112466947A (zh) * 2020-11-26 2021-03-09 中国科学院微电子研究所 一种基于静电放电保护结构的场效应管
CN112802837A (zh) * 2020-12-29 2021-05-14 江苏捷捷微电子股份有限公司 一种高静电防护能力的沟槽mosfet器件

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100648276B1 (ko) * 2004-12-15 2006-11-23 삼성전자주식회사 역방향 다이오드가 구비된 수직형 디모스 소자

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102364687A (zh) * 2011-11-03 2012-02-29 中国电子科技集团公司第五十八研究所 Soi/cmos集成电路电源与地之间的esd保护结构
CN205016523U (zh) * 2015-09-01 2016-02-03 无锡中感微电子股份有限公司 一种静电保护电路及集成电路
CN111403381A (zh) * 2019-08-21 2020-07-10 中国科学院上海微系统与信息技术研究所 一种静电保护结构及静电保护电路
CN111883528A (zh) * 2020-08-31 2020-11-03 上海华虹宏力半导体制造有限公司 静电保护ggnmos结构
CN112466947A (zh) * 2020-11-26 2021-03-09 中国科学院微电子研究所 一种基于静电放电保护结构的场效应管
CN112802837A (zh) * 2020-12-29 2021-05-14 江苏捷捷微电子股份有限公司 一种高静电防护能力的沟槽mosfet器件

Also Published As

Publication number Publication date
CN113611744A (zh) 2021-11-05

Similar Documents

Publication Publication Date Title
CN101339947A (zh) 半导体器件
CN109923663B (zh) 半导体装置
JP2013125757A (ja) 半導体装置
US10978870B2 (en) Electrostatic discharge protection device
US9876006B2 (en) Semiconductor device for electrostatic discharge protection
CN111033720B (zh) 半导体集成电路装置
CN113611744B (zh) 适用soi型的静电保护mos结构
US7514344B2 (en) Lateral bipolar transistor
US8049279B2 (en) Semiconductor device and method for fabricating the same
TW201539745A (zh) 高壓半導體元件及其製造方法
CN111710721B (zh) Edmos器件结构
CN108878542A (zh) 半导体元件
KR20120004954A (ko) 반도체 장치
CN109524457B (zh) 半导体装置
TW202221926A (zh) 切換式電源供應電路之高壓元件及其製造方法
US10103279B2 (en) High voltage PIN diode
TWI843431B (zh) 靜電放電保護元件
US20090230473A1 (en) Semiconuctor device and method for manufacturing the same
US20240162218A1 (en) Electrostatic discharge protection device and method of fabricating the same
JP2012089701A (ja) 半導体装置
CN117913095A (zh) 双极结型晶体管结构
CN115172360A (zh) 新型静电保护器件结构
CN115172361A (zh) 静电保护器件结构
CN117133773A (zh) Bjt结构静电保护器件
CN116169137A (zh) Esd器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant