CN112466947A - 一种基于静电放电保护结构的场效应管 - Google Patents

一种基于静电放电保护结构的场效应管 Download PDF

Info

Publication number
CN112466947A
CN112466947A CN202011349190.XA CN202011349190A CN112466947A CN 112466947 A CN112466947 A CN 112466947A CN 202011349190 A CN202011349190 A CN 202011349190A CN 112466947 A CN112466947 A CN 112466947A
Authority
CN
China
Prior art keywords
region
well region
heavily doped
thickness
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011349190.XA
Other languages
English (en)
Other versions
CN112466947B (zh
Inventor
李晓静
曾传滨
闫薇薇
高林春
倪涛
单梁
王加鑫
李多力
罗家俊
韩郑生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN202011349190.XA priority Critical patent/CN112466947B/zh
Publication of CN112466947A publication Critical patent/CN112466947A/zh
Application granted granted Critical
Publication of CN112466947B publication Critical patent/CN112466947B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及场效应管静电保护技术领域，具体涉及一种基于静电放电保护结构的场效应管。该场效应管中，硅膜层中沿左右方向设置有第一阱区和第二阱区；第二N型重掺杂区包括第一子区和第二子区；第一N型重掺杂区和第一子区均设置在第一阱区的上部；P型重掺杂区和第二子区均设置在第二阱区的上部；第一多晶硅设置在第一阱区的顶面上；第二多晶硅设置在第二阱区的顶面上；硅化物阻挡层设置在第二N型重掺杂区上。本发明中在第二N型重掺杂区外还设置了P型重掺杂区，能够形成二极管的结构，并使该二极管的负极与场效应管的漏区直接连接，有效地限制了ESD电流，提高了MOS器件承受静电保护电流的能力。

Description

一种基于静电放电保护结构的场效应管
技术领域
本发明涉及场效应管静电保护技术领域，具体涉及一种基于静电放电保护结构的场效应管。
背景技术
静电在自然界时刻都存在，当芯片的外部环境或者芯片内部累积的静电荷，通过芯片的管脚流入或流出芯片内部时，瞬间产生的电流(峰值可达数安培)或电压，损坏集成电路，使芯片功能失效。有效的ESD(Electron Static Discharge，静电放电)使防护器件能在静电事件中快速开启并泄放安培级别电流，同时箍位端口或者电源/地之间的电压至核心电路击穿电压以下，达到保护核心电路不受静电损伤的目的，而在电路正常工作时，ESD防护器件必须处于关闭状态，不影响电路的功能。
随着半导体行业的发展，SOI(Silicon-On-Insulator，硅技术)器件被广泛应用在各领域。由于SOI工艺自身固有限制，SOI静电保护一直是SOI器件生产应用中不可忽视的重要部分。为了解决SOI电路的ESD防护问题，业界采用了对与PAD相连接的结构进行SAB(Salicide Block)技术保护处理，实验证明此做法虽然在一定程度上提高了MOS(MetalOxide Semiconductor，金属-氧化物-半导体，场效应管)器件可承受的ESD电压，从而在国际ESD标准框架下有效提高电路的抗ESD能力，但却还不能满足所有电路的ESD防护需求。
因此，如何提高MOS器件承受静电保护电流的能力是目前亟需解决的技术问题。
发明内容
本发明的目的是提供一种基于静电放电保护结构的场效应管，以提高MOS器件承受静电保护电流的能力。
为实现上述目的，本发明实施例提供了一种基于静电放电保护结构的场效应管，包括：第一多晶硅、第二多晶硅、硅化物阻挡层、硅膜层、埋氧层和硅衬底层；
所述硅膜层、所述埋氧层和所述硅衬底层叠放设置；所述第一多晶硅、所述第二多晶硅和所述硅化物阻挡层均设置在所述硅膜层上；
所述硅膜层中并排设置有第一阱区和第二阱区；
所述第一阱区和所述第二阱区中的上部区域并排设置有第一N型重掺杂区、第二N型重掺杂区和P型重掺杂区，以在所述第一阱区中形成第一空白掺杂区，并在所述第二阱区中形成第二空白掺杂区；其中，所述第一空白掺杂区位于所述所述第一阱区中所述第一N型重掺杂区和所述第二N型重掺杂区之间，所述第二空白掺杂区位于所述所述第二阱区中所述第二N型重掺杂区和所述P型重掺杂区；
所述第一多晶硅覆盖所述第一空白掺杂区的顶部；所述第二多晶硅覆盖所述第二空白掺杂区的顶部；
所述硅化物阻挡层覆盖所述第二N型重掺杂区的顶部端面。
在一种可能的实施例中，所述第一阱区为第一P型阱区；所述第二阱区为第二P型阱区；所述第一阱区和所述第二阱区沿左右方向间隔设置。
在一种可能的实施例中，所述第一阱区为第三P型阱区；所述第二阱区为N型阱区；所述第一阱区和所述第二阱区沿左右方向间隔设置或相邻设置。
在一种可能的实施例中，所述第一阱区的厚度和所述第二阱区的厚度均不超过所述硅膜层的厚度。
在一种可能的实施例中，所述硅化物阻挡层不低于所述第一多晶硅的厚度或所述第二多晶硅的厚度。
在一种可能的实施例中，所述第一多晶硅的厚度与所述第二多晶硅的厚度相同。
在一种可能的实施例中，所述第一N型重掺杂区的厚度、所述第二N型重掺杂区的厚度和所述P型重掺杂区的厚度均不大于所述第一阱区的厚度或所述第二阱区的厚度。
在一种可能的实施例中，所述第一N型重掺杂区的厚度、所述第二N型重掺杂区的厚度和所述P型重掺杂区的厚度均相同，所述第一阱区的厚度和所述第二阱区的厚度均相同。
在一种可能的实施例中，所述第一阱区的掺杂浓度和所述第二阱区的掺杂浓度均为1e15/cm3至1e18/cm3。
在一种可能的实施例中，所述第一N型重掺杂区的掺杂浓度、所述第二N型重掺杂区的掺杂浓度和所述P型重掺杂区的掺杂浓度均大于1e18/cm3。
本发明与现有技术相比，具有如下的优点和有益效果：
本发明中第一N型重掺杂区为场效应管的源区，第二N型重掺杂区为场效应管的漏区，第一多晶硅和第二多晶硅共同作为场效应管的栅极，本发明在第二N型重掺杂区外还设置了P型重掺杂区，使第二阱区和P型重掺杂区之间，或第二阱区和第二N型重掺杂区之间，能够形成二极管的结构，并使该二极管的负极与场效应管的漏区直接连接，有效地限制了ESD电流，提高了MOS器件承受静电保护电流的能力。
附图说明
为了更清楚地说明本说明书实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本说明书的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的基于静电放电保护结构的场效应管的结构示意图；
图2是本发明实施例提供的基于静电放电保护结构的场效应管的结构示意图；
图3是本发明实施例提供的场效应管结构等效电路图；
图4是本发明实施例提供的基于上述场效应管构建的RC触发箍位电路图；
图5是本发明实施例提供的基于上述场效应管构建的RC触发箍位电路与现有RC触发箍位电路的TLP测试对比曲线图。
附图标记说明：11为第一多晶硅，12为第二多晶硅，2为硅化物阻挡层，3为硅膜层，31为第一阱区，32为第二阱区，33为第一N型重掺杂区，34为第二N型重掺杂区，35为P型重掺杂区，4为埋氧层，5为硅衬底层。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整的描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例，基于本发明实施例，本领域普通技术人员所获得的所有其他实施例，都属于本发明实施例保护的范围。
本实施例提供一种基于静电放电保护结构的场效应管，请参阅图1，图1为该结构的结构示意图，具体包括：
第一多晶硅11，第二多晶硅12，硅化物阻挡层2，硅膜层3，第一阱区31，第二阱区32，第一N型重掺杂区33，第二N型重掺杂区34，以及P型重掺杂区35，埋氧层4和硅衬底层5。
硅膜层3、埋氧层4和硅衬底层5叠放设置；第一多晶硅11、第二多晶硅12和硅化物阻挡层2均设置在硅膜层3的顶部端面上。
第一阱区31和第二阱区32在硅膜层3中沿左右方向并排设置，第一N型重掺杂区33、第二N型重掺杂区34和P型重掺杂区35也在硅膜层3中沿左右方向并排设置。
第一阱区31和第二阱区32中的上部区域并排设置有第一N型重掺杂区33、第二N型重掺杂区34和P型重掺杂区35，以在第一阱区31中形成第一空白掺杂区，并在第二阱区32中形成第二空白掺杂区；其中，第一空白掺杂区位于第一阱区中第一N型重掺杂区33和第二N型重掺杂区34之间，第二空白掺杂区位于第二阱区中第二N型重掺杂区34和P型重掺杂区35。
其中，第一N型重掺杂区33完全位于第一阱区31中，P型重掺杂区35完全位于第二阱区32中，第二N型重掺杂区34包括第一子区和第二子区；第一N型重掺杂区33和第一子区均设置在第一阱区31的上部；P型重掺杂区35和第二子区均设置在第二阱区32的上部。也就是说，第二N型重掺杂区34的一部分位于第一阱区31中，同时第二N型重掺杂区34中还有一部分位于第二阱区32中。
第一多晶硅11设置在第一N型重掺杂区33和第二N型重掺杂区34之间的第一阱区31的顶部端面上；第二多晶硅12设置在第二N型重掺杂区34和P型重掺杂区35之间的第二阱区32的顶部端面上；硅化物阻挡层2设置在第二N型重掺杂区34顶部端面上，且硅化物阻挡层2的底面完全覆盖第二N型重掺杂区34的顶部端面。
具体的，硅化物阻挡层2的厚度不低于第一多晶硅11的厚度或第二多晶硅12的厚度，使得硅化物阻挡层2能够有效覆盖第二N型重掺杂区34。当然，第一多晶硅11的厚度与第二多晶硅12的厚度可以相同。
第一阱区31的厚度和第二阱区32的厚度均不超过硅膜层4的厚度，第一N型重掺杂区33的厚度、第二N型重掺杂区34的厚度和P型重掺杂区35的厚度均可以在300μm至500μm的范围内进行取值，硅膜层3的厚度可以在300μm至500μm的范围内进行取值，同时第一N型重掺杂区33的厚度、第二N型重掺杂区34的厚度和P型重掺杂区35的厚度均不超过硅膜层3的厚度。在实际应用中，则根据实际的器件设计要求来进行具体取值，当然第一N型重掺杂区33的厚度、第二N型重掺杂区34的厚度和P型重掺杂区35的厚度可以均相同，第一阱区31的厚度和第二阱区32的厚度可以均相同。
具体的，第一阱区的掺杂浓度范围和第二阱区的掺杂浓度范围均为1e15/cm3至1e18/cm3，第一N型重掺杂区的掺杂浓度、所述第二N型重掺杂区的掺杂浓度和所述P型重掺杂区的掺杂浓度可以均大于1e18/cm3。
在上述的结构中，第一N型重掺杂区33为场效应管的源区，第二N型重掺杂区34为场效应管的漏区，第一多晶硅11和第二多晶硅12共同作为场效应管的栅极。
具体的，如图2所示为一种基于静电放电保护结构的场效应管的结构示意图，其中，第一阱区31是第一P型阱区，第二阱区32是第二P型阱区，同时第一阱区31和第二阱区32需要沿左右方向间隔设置，使两个阱区不能相互接触，否则会造成器件短路。
此时，第二N型重掺杂区34与第二P型阱区之间形成了PN结的结构，该PN结就形成了一个二极管结构，且二极管的负极与该场效应管的漏区连接，相当于在器件的漏端串联了一个二极管，如图3为本实施例提供的场效应管结构等效电路图，由于二极管相比于电阻有较强的限流能力，使得本实施例提出的结构用在电路中进行ESD防护时，可以明显提高其可承受ESD的能力。
当然，第一阱区31可以是第三P型阱区，此时第二阱区32是N型阱区，两个阱区沿左右方向并排设置，两个阱区之间可以相邻接触设置，也可以间隔不接触设置。
此时，P型重掺杂区35与N型阱区之间形成了PN结的结构，该PN结就形成了一个二极管结构，且二极管的负极与该场效应管的漏区连接，相当于在器件的漏端串联了一个二极管，如图2为本实施例提供的场效应管结构等效电路图，由于二极管相比于电阻有较强的限流能力，使得本实施例提出的结构用在电路中进行ESD防护时，可以明显提高其可承受ESD的能力。
为了检测本实施例提供的结构的ESD电流承受能力，本实施例基于上述场效应管构建了RC触发箍位电路，如图4所示为该RC触发箍位电路的电路图，同时本实施例还用未采用上述静电放电保护结构的MOS管构建了现有RC触发箍位电路，并使用TLP软件对两个RC触发箍位电路进行了测试，图5为本实施例提供的基于上述场效应管构建的RC触发箍位电路与现有RC触发箍位电路的TLP测试对比曲线图，其中A曲线为现有RC触发箍位电路的TLP测试曲线，B曲线为本实施例提供的基于上述场效应管构建的RC触发箍位电路的TLP测试曲线。
从图5中，可以看到本实施例提供的结构可以有效提高MOS管承受ESD电流的能力，一方面本实施例提供的MOS器件结构提高了可承受ESD的能力，原来常规ESD防护用MOS器件承受ESD电流大约为2A(参见A曲线)，而本发明提出的MOS结构承受ESD电流可以达到4A以上(参见B曲线)。这主要是由于常规ESD防护用MOS结构只在漏极区域加了SAB层，等效于串联了一个电阻结构用以限流，而本实施例提出的MOS器件结构还串联了一个二极管结构，二极管比电阻具有更好的限流效果，因此当本实施例提出的MOS器件结构用在电路中进行ESD防护时，可以明显提高其可承受ESD的能力。另一方面本实施例提供的MOS器件结构由于在内部串联了二极管结构，还增加了该结构的维持电压，进一步降低了器件的漏电发生的概率，提高了器件的可靠性。
本发明实施例中提供的技术方案，至少具有如下技术效果或优点：
本发明实施例中第一N型重掺杂区为场效应管的源区，第二N型重掺杂区为场效应管的漏区，第一多晶硅和第二多晶硅共同作为场效应管的栅极，本发明在第二N型重掺杂区外还设置了P型重掺杂区，使第二阱区和P型重掺杂区之间，或第二阱区和第二N型重掺杂区之间，能够形成二极管的结构，并使该二极管的负极与场效应管的漏区直接连接，有效地限制了ESD电流，提高了MOS器件承受静电保护电流的能力。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包括这些改动和变型在内。

Claims (10)

1.一种基于静电放电保护结构的场效应管，其特征在于，包括：第一多晶硅、第二多晶硅、硅化物阻挡层、硅膜层、埋氧层和硅衬底层；
所述硅膜层、所述埋氧层和所述硅衬底层叠放设置；所述第一多晶硅、所述第二多晶硅和所述硅化物阻挡层均设置在所述硅膜层上；
所述硅膜层中并排设置有第一阱区和第二阱区；
所述第一阱区和所述第二阱区中的上部区域并排设置有第一N型重掺杂区、第二N型重掺杂区和P型重掺杂区，以在所述第一阱区中形成第一空白掺杂区，并在所述第二阱区中形成第二空白掺杂区；其中，所述第一空白掺杂区位于所述所述第一阱区中所述第一N型重掺杂区和所述第二N型重掺杂区之间，所述第二空白掺杂区位于所述所述第二阱区中所述第二N型重掺杂区和所述P型重掺杂区；
所述第一多晶硅覆盖所述第一空白掺杂区的顶部；所述第二多晶硅覆盖所述第二空白掺杂区的顶部；
所述硅化物阻挡层覆盖所述第二N型重掺杂区的顶部端面。
2.根据权利要求1所述的场效应管，其特征在于，所述第一阱区为第一P型阱区；所述第二阱区为第二P型阱区；所述第一阱区和所述第二阱区沿左右方向间隔设置。
3.根据权利要求1所述的场效应管，其特征在于，所述第一阱区为第三P型阱区；所述第二阱区为N型阱区；所述第一阱区和所述第二阱区沿左右方向间隔设置或相邻设置。
4.根据权利要求1所述的场效应管，其特征在于，所述第一阱区的厚度和所述第二阱区的厚度均不超过所述硅膜层的厚度。
5.根据权利要求1所述的场效应管，其特征在于，所述硅化物阻挡层不低于所述第一多晶硅的厚度或所述第二多晶硅的厚度。
6.根据权利要求5所述的场效应管，其特征在于，所述第一多晶硅的厚度与所述第二多晶硅的厚度相同。
7.根据权利要求1所述的场效应管，其特征在于，所述第一N型重掺杂区的厚度、所述第二N型重掺杂区的厚度和所述P型重掺杂区的厚度均不大于所述第一阱区的厚度或所述第二阱区的厚度。
8.根据权利要求7所述的场效应管，其特征在于，所述第一N型重掺杂区的厚度、所述第二N型重掺杂区的厚度和所述P型重掺杂区的厚度均相同，所述第一阱区的厚度和所述第二阱区的厚度均相同。
9.根据权利要求1所述的场效应管结构，其特征在于，所述第一阱区的掺杂浓度和所述第二阱区的掺杂浓度均为1e15/cm3至1e18/cm3。
10.根据权利要求1所述的场效应管结构，其特征在于，所述第一N型重掺杂区的掺杂浓度、所述第二N型重掺杂区的掺杂浓度和所述P型重掺杂区的掺杂浓度均大于1e18/cm3。
CN202011349190.XA 2020-11-26 2020-11-26 一种基于静电放电保护结构的场效应管 Active CN112466947B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011349190.XA CN112466947B (zh) 2020-11-26 2020-11-26 一种基于静电放电保护结构的场效应管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011349190.XA CN112466947B (zh) 2020-11-26 2020-11-26 一种基于静电放电保护结构的场效应管

Publications (2)

Publication Number Publication Date
CN112466947A true CN112466947A (zh) 2021-03-09
CN112466947B CN112466947B (zh) 2022-07-01

Family

ID=74808687

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011349190.XA Active CN112466947B (zh) 2020-11-26 2020-11-26 一种基于静电放电保护结构的场效应管

Country Status (1)

Country Link
CN (1) CN112466947B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113611744A (zh) * 2021-07-07 2021-11-05 上海华虹宏力半导体制造有限公司 适用soi型的静电保护mos结构
WO2023020009A1 (zh) * 2021-08-19 2023-02-23 长鑫存储技术有限公司 静电保护电路和静电保护结构

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6046087A (en) * 1999-02-10 2000-04-04 Vanguard International Semiconductor Corporation Fabrication of ESD protection device using a gate as a silicide blocking mask for a drain region
US20050285198A1 (en) * 2004-06-25 2005-12-29 Chyh-Yih Chang High voltage device and high voltage device for electrostatic discharge protection circuit
US20120074539A1 (en) * 2010-04-02 2012-03-29 Semiconductor Manufacturing International (Shanghai) Corporation Device and methods for electrostatic discharge protection
CN102623404A (zh) * 2012-03-31 2012-08-01 上海宏力半导体制造有限公司 Esd器件制造方法、esd器件以及电子设备
US20170110446A1 (en) * 2015-10-15 2017-04-20 United Microelectronics Corp. Electrostatic discharge protection semiconductor device
US20200176439A1 (en) * 2018-11-29 2020-06-04 Shanghai Huali Microelectronics Corporation Electrostatic protection circuit and a semiconductor structure

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6046087A (en) * 1999-02-10 2000-04-04 Vanguard International Semiconductor Corporation Fabrication of ESD protection device using a gate as a silicide blocking mask for a drain region
US20050285198A1 (en) * 2004-06-25 2005-12-29 Chyh-Yih Chang High voltage device and high voltage device for electrostatic discharge protection circuit
US20120074539A1 (en) * 2010-04-02 2012-03-29 Semiconductor Manufacturing International (Shanghai) Corporation Device and methods for electrostatic discharge protection
CN102623404A (zh) * 2012-03-31 2012-08-01 上海宏力半导体制造有限公司 Esd器件制造方法、esd器件以及电子设备
US20170110446A1 (en) * 2015-10-15 2017-04-20 United Microelectronics Corp. Electrostatic discharge protection semiconductor device
US20200176439A1 (en) * 2018-11-29 2020-06-04 Shanghai Huali Microelectronics Corporation Electrostatic protection circuit and a semiconductor structure

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113611744A (zh) * 2021-07-07 2021-11-05 上海华虹宏力半导体制造有限公司 适用soi型的静电保护mos结构
CN113611744B (zh) * 2021-07-07 2024-01-19 上海华虹宏力半导体制造有限公司 适用soi型的静电保护mos结构
WO2023020009A1 (zh) * 2021-08-19 2023-02-23 长鑫存储技术有限公司 静电保护电路和静电保护结构

Also Published As

Publication number Publication date
CN112466947B (zh) 2022-07-01

Similar Documents

Publication Publication Date Title
US7244975B2 (en) High-voltage device structure
US7906810B2 (en) LDMOS device for ESD protection circuit
US8455315B2 (en) Symmetric blocking transient voltage suppressor (TVS) using bipolar transistor base snatch
US7915638B2 (en) Symmetric bidirectional silicon-controlled rectifier
KR101454537B1 (ko) 반도체 핀을 구비한 esd 디바이스
CN101350351B (zh) 半导体结构及其形成方法
US9018705B2 (en) ESD transistor
US7067887B2 (en) High voltage device and high voltage device for electrostatic discharge protection circuit
CN112466947B (zh) 一种基于静电放电保护结构的场效应管
CN111816651B (zh) 静电放电防护元件
US6631060B2 (en) Field oxide device with zener junction for electrostatic discharge (ESD) protection and other applications
US8859361B1 (en) Symmetric blocking transient voltage suppressor (TVS) using bipolar NPN and PNP transistor base snatch
JP3522532B2 (ja) 半導体装置
US20200321330A1 (en) Device of protection against electrostatic discharges
CN110277384B (zh) 防静电金属氧化物半导体场效应管结构
CN202888176U (zh) 一种bcd工艺下的esd器件结构
JP4795613B2 (ja) 半導体装置
JP2550702B2 (ja) 電力用半導体素子
CN112490240B (zh) 一种用于esd防护电路的栅极接地场效应管及其制作方法
JP2785792B2 (ja) 電力用半導体素子
CN115148786A (zh) 一种ggnmos器件
CN208173586U (zh) 半导体装置
CN110600465B (zh) 半导体结构
JP6894715B2 (ja) 半導体装置
TWI422007B (zh) 一種包含環繞井之具有靜電放電容忍的輸入／輸出墊電路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant