CN102623404A

CN102623404A - Esd器件制造方法、esd器件以及电子设备

Info

Publication number: CN102623404A
Application number: CN2012100935467A
Authority: CN
Inventors: 张昊
Original assignee: Shanghai Huahong Grace Semiconductor Manufacturing Corp
Current assignee: Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date: 2012-03-31
Filing date: 2012-03-31
Publication date: 2012-08-01
Anticipated expiration: 2032-03-31
Also published as: CN102623404B

Abstract

本发明提供了一种ESD器件制造方法、ESD器件以及电子设备。根据就本发明的ESD器件制造方法包括：提供半导体衬底；在半导体衬底中进行第二导电类型的离子注入，以形成漏极预注入区；在所述第一导电类型的半导体阱区上形成多晶硅层，其中所述多晶硅层包括多晶硅栅极部分以及掩膜多晶硅部分，并且其中掩膜多晶硅部分覆盖了所述漏极预注入区；在所述第一导电类型的半导体阱区上的多晶硅栅极部分的两侧，通过掺杂形成的第二导电类型的源区和漏区，其中使得所述漏极预注入区形成为在所述漏区的一部分；利用掩膜多晶硅部分作为硅化物阻挡层，在所述多晶硅栅极部分与所述源区及部分漏区上形成金属化的硅化物。

Description

ESD器件制造方法、ESD器件以及电子设备

技术领域

本发明涉及半导体制造领域，更具体地说，本发明涉及一种ESD器件制造方法、通过该ESD器件制造方法制成的ESD器件、以及配置了该ESD器件的电子设备。

背景技术

随着集成电路制造下艺水平进入集成电路线宽的深亚微米时代，集成电路中的MOS元件都采用LDD(Lightly Doped Drain)结构，并且硅化物工艺已广泛应用于MOS元件的扩散层上，同时为了降低栅极多晶的扩散串联电阻，采用了多晶化合物的制造上艺。此外随着集成电路元件的缩小，MOS元件的栅极氧化层厚度越来越薄，这些制造工艺的改进可大幅度提高集成电路内部的运算速度，并可提高电路的集成度。但是这些工艺的改进带来了一个很大的弊端，即深亚微米集成电路更容易遭受到静电冲击而失效，从而造成产品的可靠性下降。

静电在芯片的制造、封装、测试和使用过程中无处小在，积累的静电荷以儿安培或几十安培的电流在纳秒到微秒的时间里释放，瞬间功率高达几百千瓦，放电能量可达毫焦耳，对芯片的摧毁强度极大。所以芯片设计中静电保护模块的设计直接关系到芯片的功能稳定性，极为重要。随着工艺的发展，器件特征尺寸逐渐变小，栅氧也成比例缩小。二氧化硅的介电强度近似为8X 10⁶V/cm，囚此厚度为10nm的栅氧击穿电压约为8V左右，尽管该击穿电压比3.3V的电源电压要高一倍多，但是各种因素造成的静电，一般其峰值电压远超过8V；而随着多晶硅金属化、扩散区金属化、多晶硅与扩散区均金属化等新上艺的使用，器件的寄生电阻减小，ESD(Electrostatic Discharge，静电放电，简称ESD)保护能力大大减弱。

ESD引起的失效原因主要有2种：热失效和电失效。首先，局部电流集中而产生的大量的热，使器件局部金属互连线熔化或芯片出现热斑，从而引起二次击穿，称为热失效。此外，加在栅氧化物上的电压形成的电场强度人于其介电强度，导致介质击穿或表面击穿，称为电失效。ESD引起的失效有3种失效模式，分别是：硬失效、软失效以及潜在失效，所谓硬失效是指物质损伤或毁坏，所谓软失效是指逻辑功能的临时改变，所谓潜在失效是指时间依赖性失效。

为了提高ESD性能，目前采取的办法是增加ESD注入及金属硅化物阻挡层SAB(salicide block layer)等方法。其中硅化物阻挡层被用于保护硅片表面，在其保护下，硅片不与其它Ti，Co之类的金属形成不期望的具有金属性能的硅化物。ESD注入可以选择掺杂类型，常用的元素有硼(Boron)和砷(Arsenic)或磷(Phosphorus)。为此，为了提高ESD性能，工艺增加一张金属硅化物阻挡层掩模版定义金属硅化物区，然后通过溅射金属与硅界面反应，形成金属硅化物区域。这样，有SAB阻挡的区域就没有金属化而保持高阻状态，静电放电时经过大电阻时产生大的压降，同时电流减小，达到提高ESD的保护能力。

现有技术的ESD器件的版图及结构示意图请参考图1以及图2，其中图1为现有的ESD器件的版图示意图，图2为现有的ESD器件的结构示意图，如图1至图2所示，该ESD器件为制作在P阱100中的NMOS器件，在N+掺杂形成源区101及漏区103后进行了深层P型注入，由此形成ESD区域104。ESD区域104并非必需的；但是，ESD区域104的形成有利地降低了漏区103处的二极管的击穿电压；从而，当出现电压或电流的高脉冲时，该ESD器件会首先被击穿，从而消耗掉所出现的电压或电流的高脉冲，从而有效地保护电子设备的其它电路。

在现有技术的ESD器件的技术方案中，在栅极101多晶硅及扩散区金属化时，需要增加一张掩模版定义SAB区域105。并且，为了提高该ESD器件的抗静电能力，通常需要增加SAB区域105的宽度X来获得高的电阻，从而可以承受高的静电。

但是，如果SAB区域105的宽度X太大，会造成器件而积太大，并且器件面积的增加增大了IC设计的成本。

因此，如何获得一种既不需要额外掩模版，又能使器件面积小、抗静电能力强的ESD器件已成为业界亟待解决的技术问题。

发明内容

本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种减少一层掩模版、减小器件面积并改善抗静电能力的ESD器件制造方法、通过该ESD器件制造方法制成的ESD器件、以及配置了该ESD器件的电子设备。

根据本发明，提供了一种ESD器件制造方法，其包括：提供半导体衬底；在半导体衬底中进行第二导电类型的离子注入，以形成漏极预注入区；在所述第一导电类型的半导体阱区上形成多晶硅层，其中所述多晶硅层包括多晶硅栅极部分以及掩膜多晶硅部分，并且其中掩膜多晶硅部分覆盖了所述漏极预注入区；在所述第一导电类型的半导体阱区上的多晶硅栅极部分的两侧，通过掺杂形成的第二导电类型的源区和漏区，其中使得所述漏极预注入区形成为在所述漏区的一部分；利用掩膜多晶硅部分作为硅化物阻挡层，在所述多晶硅栅极部分与所述源区及部分漏区上形成金属化的硅化物。

优选地，上述ESD器件制造方法还包括：在半导体衬底中形成第一导电类型的半导体阱区；并且其中，在半导体衬底中进行第二导电类型的离子注入以形成漏极预注入区的步骤中，将漏极预注入区形成在所述半导体阱区中。

优选地，在上述ESD器件制造方法中，所述ESD器件制造方法用于制造NMOS类型的ESD器件。

优选地，在上述ESD器件制造方法中，漏极预注入区至少覆盖掩膜多晶硅部分。

根据本发明，进一步提供了一种通过根据本发明所述的ESD器件制造方法制成的ESD器件，其包括：布置在衬底中的源区及漏区、以及布置在源区及漏区之间栅极，其中所述漏区中包含漏极预注入区，并且所述漏区上形成有覆盖了所述漏极预注入区的掩膜多晶硅部分。

优选地，在上述ESD器件中，所述衬底中布置了阱区，并且其中，所述源区及所述漏区布置在阱区中。

优选地，在上述ESD器件中，所述ESD器件是NMOS晶体管。

优选地，在上述ESD器件中，漏极预注入区至少覆盖掩膜多晶硅部分。

根据本发明，进一步提供了一种配置了根据本发明所述的ESD器件的电子设备。

根据本发明，通过在形成栅极多晶硅(多晶硅层的多晶硅栅极部分)的同时形成作为替代硅化物阻挡层的掩膜多晶硅部分，由此可以省略一个掩膜(即，硅化物阻挡层掩膜)，从而节省了工艺成本，并且简化了工艺。进一步地，在形成栅极、源极和漏极之前预先形成漏极预注入区，从而确保了漏极的完全掺杂(连通漏极)，不会破坏ESD器件的性能，同时也增大漏区电阻，从而能减小器件尺寸。

附图说明

结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：

图1示意性地示出了根据现有技术的ESD器件的版图。

图2示意性地示出了根据现有技术的ESD器件的截面结构。

图3示意性地示出了根据本发明实施例的ESD器件的版图。

图4示意性地示出了根据本发明实施例的ESD器件的截面结构。

需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。

具体实施方式

为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。

<第一实施例>

图3示意性地示出了根据本发明实施例的ESD器件的版图；相应地，图4示意性地示出了根据本发明实施例的ESD器件的截面结构。

现在参考图1和图2的ESD器件的结构示意图来描述根据本发明实施例的ESD器件制造方法。具体地说，根据本发明的ESD器件制造方法可包括：

第一步骤：提供半导体衬底(未标示)。

第二步骤：在半导体衬底中形成第一导电类型的半导体阱区100。

第三步骤：在半导体衬底中的半导体阱区进行第二导电类型的离子注入，以形成漏极预注入区202。如下文将要描述的，漏极预注入区202用于确保漏区的充分完全掺杂，并且，增加漏区的电阻。

第四步骤：在所述第一导电类型的半导体阱区上形成多晶硅层，其中所述多晶硅层包括多晶硅栅极部分102以及掩膜多晶硅部分201；其中掩膜多晶硅部分201覆盖了上述漏极预注入区202。如下文将要描述的，掩膜多晶硅部分201用于防止其下面的硅表面被金属化。

第五步骤：在所述第一导电类型的半导体阱区100上的多晶硅栅极部分的两侧，通过掺杂形成的第二导电类型的源区101和漏区103；并且，其中使得上述漏极预注入区202形成为在所述漏区103的一部分。

第六步骤：利用掩膜多晶硅部分201作为硅化物阻挡层在所述多晶硅栅极部分102与所述源区101及部分漏区103上形成金属化的硅化物。

以上描述了根据本发明实施例的ESD器件制造方法。其中，通过在形成栅极多晶硅(多晶硅层的多晶硅栅极部分102)的同时形成作为替代硅化物阻挡层的掩膜多晶硅部分201，由此可以省略一个掩膜(即，硅化物阻挡层掩膜)，从而节省了工艺成本，并且简化了工艺。并且，后续工艺无需去除在栅极多晶硅形成步骤同时形成的掩膜多晶硅部分201。进一步地，在形成栅极、源极和漏极之前预先形成漏极预注入区，从而确保了漏极的完全掺杂，不会破坏ESD器件的性能。同时也增大了漏区电阻，为减小尺寸提供了前提。

进一步说，在具体工艺处理中，优选地，漏极预注入区202的宽度需要大于或等于掩膜多晶硅部分201的宽度，这样才能确保整个制造工艺后漏极的完全掺杂。换言之，漏极预注入区202应该至少覆盖掩膜多晶硅部分201，这样，即使后续在对漏区103进行掺杂时覆盖掩膜多晶硅部分201遮挡了部分漏区区域，也能确保之前已经对被遮挡的区域预先进行了掺杂，从而确保了漏极的完全掺杂。

进一步说，在具体工艺处理中，优选地，控制用作掩模部分的多晶硅(掩膜多晶硅部分201)和做栅极多晶硅(多晶硅栅极部分102)之间的距离(这个距离足够窄的话，就可以使两边多晶硅之间被氧化物所覆盖，从而不能形成金属化)，使整个漏区不被金属化。

在本发明的一个具体示例中，上述第一导电类型为P型掺杂导电类型，相应地，上述第二导电类型为N型掺杂导电类型。并且，上述根据本发明的ESD器件制造方法用于制造NMOS结构的ESD器件，其中图3中的L示出了沟道长度。当然，ESD器件也可以采用例如PMOS晶体管之类的其它结构，但是上述ESD器件制造方法在ESD器件为NMOS晶体管时具有更佳的效果，因此，NMOS晶体管是优选的。

需要说明的是，虽然示出了ESD器件布置在衬底中的阱区100中的情况，但是本发明并不限于此，而是可以将ESD器件直接布置在衬底中，由此可以省略在衬底中形成阱区100的步骤。当然，优选地，先在衬底中形成阱区100，然后将ESD器件布置在衬底中的阱区100中。

优选地，适当控制多晶硅栅极部分102与掩膜多晶硅部分201之间的距离，从而在确保多晶硅栅极部分102和掩膜多晶硅部分201之间的区域不被金属化的同时使ESD器件耐高压。

<第二实施例>

进一步地，现在参考图1和图2的ESD器件的结构示意图来描述根据本发明实施例的ESD器件的结构。

如图1和图2所示，根据本发明实施例的ESD器件包括：布置在衬底中的阱区100、布置在阱区100中的源区101及漏区103、以及布置在源区101及漏区103之间栅极，其中所述漏区103中包含漏极预注入区202，并且所述漏区103上形成有覆盖了所述漏极预注入区202的掩膜多晶硅部分201。

在具体示例中，根据本发明实施例的ESD器件例如是NMOS晶体管；同样，ESD器件也可以采用例如PMOS晶体管之类的其它结构，但是上述ESD器件制造方法在ESD器件为NMOS晶体管时具有更佳的效果，因此，NMOS晶体管是优选的。

同样，需要说明的是，虽然示出了ESD器件布置在衬底中的阱区100中的情况，但是本发明并不限于此，而是可以将ESD器件直接布置在衬底中，由此可以省略在衬底中形成的阱区100。当然，优选地，先在衬底中形成阱区100，然后将ESD器件布置在衬底中的阱区100中。

根据本发明的另一优选实施例，本发明还提供了一种配置了上述ESD器件的电子设备。

可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims

1.一种ESD器件制造方法，其特征在于包括：

提供半导体衬底；

在半导体衬底中进行第二导电类型的离子注入，以形成漏极预注入区；

在所述第一导电类型的半导体阱区上形成多晶硅层，其中所述多晶硅层包括多晶硅栅极部分以及掩膜多晶硅部分，并且其中掩膜多晶硅部分覆盖了所述漏极预注入区；

在所述第一导电类型的半导体阱区上的多晶硅栅极部分的两侧，通过掺杂形成的第二导电类型的源区和漏区，其中使得所述漏极预注入区形成为在所述漏区的一部分；

利用掩膜多晶硅部分作为硅化物阻挡层，在所述多晶硅栅极部分与所述源区及部分漏区上形成金属化的硅化物。

2.根据权利要求1所述的ESD器件制造方法，其特征在于还包括：在半导体衬底中形成第一导电类型的半导体阱区；并且其中，在半导体衬底中进行第二导电类型的离子注入以形成漏极预注入区的步骤中，将漏极预注入区形成在所述半导体阱区中。

3.根据权利要求1或2所述的ESD器件制造方法，其特征在于，所述ESD器件制造方法用于制造NMOS类型的ESD器件。

4.根据权利要求1或2所述的ESD器件制造方法，其特征在于，漏极预注入区至少覆盖掩膜多晶硅部分。

5.一种通过根据权利要求1至4之一所述的ESD器件制造方法制成的ESD器件，其特征在于包括：布置在衬底中的源区及漏区、以及布置在源区及漏区之间栅极，其中所述漏区中包含漏极预注入区，并且所述漏区上形成有覆盖了所述漏极预注入区的掩膜多晶硅部分。

6.根据权利要求5所述的ESD器件，其特征在于，所述衬底中布置了阱区，并且其中，所述源区及所述漏区布置在阱区中。

7.根据权利要求5或6所述的ESD器件，其特征在于，所述ESD器件是NMOS晶体管。

8.根据权利要求5或6所述的ESD器件，其特征在于，漏极预注入区至少覆盖掩膜多晶硅部分。

9.一种配置了根据权利要求5至7之一所述的ESD器件的电子设备。