CN101350351B - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN101350351B
CN101350351B CN2007101864839A CN200710186483A CN101350351B CN 101350351 B CN101350351 B CN 101350351B CN 2007101864839 A CN2007101864839 A CN 2007101864839A CN 200710186483 A CN200710186483 A CN 200710186483A CN 101350351 B CN101350351 B CN 101350351B
Authority
CN
China
Prior art keywords
well region
type
containing layer
metal
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007101864839A
Other languages
English (en)
Other versions
CN101350351A (zh
Inventor
黄婉华
吴国铭
林怡君
李明祥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN101350351A publication Critical patent/CN101350351A/zh
Application granted granted Critical
Publication of CN101350351B publication Critical patent/CN101350351B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7817—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device
    • H01L29/782—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种半导体结构及其形成方法，上述半导体结构，包含：半导体衬底；第一导电类型的第一阱区于上述半导体衬底中；含金属层于上述第一阱区上，其中上述含金属层与上述第一阱区形成肖特基势垒；以及上述第一导电类型的第一重掺杂区于上述第一阱区中，其中上述第一重掺杂区水平地与上述含金属层隔开。本发明的优点包含降低制造成本与降低寄生电流与寄生电感。

Description

半导体结构及其形成方法
技术领域
本发明涉及半导体装置，特别涉及用于电力装置的金属氧化物半导体场效应晶体管与肖特基二极管(Schottky diodes)。
背景技术
肖特基二极管通常应用于需要快速切换的装置例如电力电路中。当标准的硅二极管的顺向压降(forward voltage drop)为约0.6伏特时，在约1mA的顺向偏压(forward biases)的肖特基二极管顺向压降为0.15～0.45伏特，亦使其有益于电压箝制(voltage clamping)的应用方面，并避免晶体管饱和(transistorsaturation)。
图1示出一种应用，其包含电力电路，其提供电流至负载电路。上述电力电路包含高压侧(high side)1与低压侧(lower side)2，二者分别具有金属氧化物半导体场效应晶体管(metal-oxide-semiconductor field effect transistor；MOSFET)PM1与PM2。当高压侧1关闭时，低压侧2需要快速地提供电流。然而，本体二极管Bdiode均为寄生二极管，其切换速度低，因此通常加入外部的肖特基二极管3，以改善其切换性能。
传统上，将单一的肖特基二极管个别封装而成的分离的肖特基二极管，是用于外部的肖特基二极管3。然而，分离的肖特基二极管的使用存在着一些缺点。首先，附加的传导线会造成寄生电容与寄生电感的增加，而降低肖特基二极管3的切换速度。另外，亦会增加制造上的成本与复杂度。
发明内容
有鉴于此，业界需要一种技术，将肖特基二极管纳入半导体装置中，以获得提升切换速度的优点，并同时克服已知技术中的缺点。
为达成上述目的，本发明提供一种半导体结构，包含：衬底；第一导电类型的第一阱区，位于上述半导体衬底中；含金属层，位于上述第一阱区上，其中上述含金属层与上述第一阱区形成肖特基势垒(Schottky barrier)；以及上述第一导电类型的第一重掺杂区，位于上述第一阱区中，其中上述第一重掺杂区水平地与上述含金属层隔开。
根据本发明的半导体结构，还包含第二阱区，位于所述第一阱区中，所述第二阱区为导电形式与所述第一导电形式相反的第二导电形式。
根据本发明的半导体结构，其中所述第二阱区形成环状区而环绕在所述含金属层下的区域，而且第二阱区的内部与所述含金属层的外部重叠。
根据本发明的半导体结构，还包含：虚置栅极介电质，位于所述第一阱区上；以及虚置栅极，位于所述虚置栅极介电质上，其中所述虚置栅极介电质与所述虚置栅极实质上环绕所述含金属层。
根据本发明的半导体结构，还包含：重掺杂接触区，位于所述含金属层下，其中所述重掺杂接触区为导电形式与所述第一导电形式相反的第二导电形式，且所述重掺杂接触区是为所述第一阱区所环绕。
根据本发明的半导体结构，其中所述第一导电形式为N型，所述第二导电形式为P型。
根据本发明的半导体结构，还包含：第三阱区，位于所述第一阱区中，所述第三阱区是导电形式与所述第一导电形式相反的第二导电形式；栅极介电质，其自所述第一阱区上延伸至所述第三阱区上；栅极，位于所述栅极介电质上，其中所述第一重掺杂区与所述第三阱区的一部分是，位于所述栅极的相反侧；以及所述第一导电形式的第二重掺杂区，位于所述第三阱区中、且相邻于所述栅极，其中所述第二重掺杂区电连接于所述含金属层。
根据本发明的半导体结构，其中所述含金属层是接地的状态。
本发明又提供一种半导体结构，包含：半导体衬底；第一导电类型的第一阱区，位于上述半导体衬底中；肖特基二极管；以及第一金属氧化物半导体场效应晶体管。上述肖特基二极管具有含金属层，位于上述第一阱区上，其中上述含金属层与上述第一阱区形成肖特基势垒。上述第一金属氧化物半导体场效应晶体管具有：第二阱区，位于上述第一阱区中，上述第二阱区为导电类型与上述第一导电类型相反的第二导电类型；栅极介电质，其自上述第一阱区上延伸至上述第二阱区上；第一栅极，位于上述栅极介电质上；上述第一导电类型的第一源极区，位于上述第一阱区中、且相邻于上述第一栅极，其中上述第一源极区电连接于上述含金属层；及上述第一导电类型的第一漏极区，位于上述第一阱区中、且相邻于上述第一栅极。
本发明又提供一种半导体结构，包含：半导体衬底、第一支脚(leg)、以及第二支脚。上述第一支脚具有：第一N型阱区，位于上述半导体衬底中；肖特基二极管，具有含金属层于上述第一N型阱区上；及第一金属氧化物半导体场效应晶体管。上述第一金属氧化物半导体场效应晶体管具有：第一漏极区，位于上述第一N型阱区中；第一P型体(p-body)，位于上述第一N型阱区中，且上述第一P型体与上述含金属层是位于上述第一漏极区的相反侧；与第一源极区，位于上述第一P型体中，其中上述第一源极区电连接至上述含金属层。上述第二支脚具有：第二N型阱区；第二P型体，位于上述第二N型阱区中；第二金属氧化物半导体场效应晶体管；及第三金属氧化物半导体场效应晶体管。上述第二金属氧化物半导体场效应晶体管具有：第二源极区，位于上述第二P型体中；与第二漏极区，位于上述第二N型阱区中。上述第三金属氧化物半导体场效应晶体管具有：第三源极区，位于上述第二P型体中，其中上述第二源极区与上述第三源极区毗邻着一重掺杂P型区，且上述第二源极区与上述第三源极区电连接至上述含金属层；与第三漏极区，位于上述第二N型阱区中，其中上述第一漏极区、上述第二漏极区、与上述第三漏极区相互连接。
根据本发明的半导体结构，其中所述肖特基二极管还包含：环状P型区，位于所述第一N型阱区中，其中所述环状P型区环绕所述含金属层下的区域，且所述环状P型区的内部与所述含金属层的外部重叠。
根据本发明的半导体结构，还包含：虚置栅极介电质，位于所述第一N型阱区上；以及虚置栅极，位于所述虚置栅极介电质上，其中所述虚置栅极介电质与所述虚置栅极形成环状物而环绕所述含金属层，且所述虚置栅极电连接至所述第一金属氧化物半导体场效应晶体管的所述第一源极区。
根据本发明的半导体结构，其中所述肖特基二极管还包含重掺杂接触区，位于所述含金属层下，其中所述重掺杂接触区为P型，且所述重掺杂接触区是为所述第一N型阱区所环绕。
本发明又提供一种半导体结构的形成方法，包含：提供半导体衬底；形成第一导电类型的第一阱区于上述半导体衬底中；形成含金属层于上述第一阱区上，其中上述含金属层与上述第一阱区形成肖特基势垒；以及形成上述第一导电类型的第一重掺杂区于上述第一阱区中，其中上述第一重掺杂区水平地与上述含金属层隔开。
本发明又提供一种半导体结构的形成方法，包含：提供半导体衬底；形成第一导电类型的第一阱区于上述半导体衬底中；形成肖特基二极管，其包含形成含金属层于上述第一阱区上；以及形成第一金属氧化物半导体场效应晶体管。上述第一金属氧化物半导体场效应晶体管的形成，具有下列步骤：形成第二阱区于上述第一阱区中，上述第二阱区为导电类型与上述第一导电类型相反的第二导电类型；形成栅极介电质，其自上述第一阱区上延伸至上述第二阱区上；形成第一栅极于上述栅极介电质上；形成上述第一导电类型的第一源极区于上述第一阱区中、且相邻于上述第一栅极；将上述第一源极区连接于上述含金属层；及形成上述第一导电类型的第一漏极区于上述第一阱区中、且上述第一漏极区相邻于上述第一栅极。
本发明的优点包含降低制造成本与降低寄生电流与寄生电感。
附图说明
图1为电路图，显示电力电路，其包含作为电力装置的金属氧化物半导体场效应晶体管与外部的肖特基二极管。
图2为剖面图，显示本发明实施例的半导体结构，其将作为电力装置的金属氧化物半导体场效应晶体管与肖特基二极管整合至半导体芯片上。
图3为图2所示的半导体结构的等效电路途图。
图4为图2所示的半导体结构的布局图。
图5为剖面图，显示本发明另一实施例的半导体结构，其中具有不同结构的两个支脚是呈现相互连接的状态。
其中，附图标记说明如下：
Bdiode～本体二极管
P+～重掺杂P型区
PM1～金属氧化物半导体场效应晶体管
PM2～金属氧化物半导体场效应晶体管
N+～重掺杂N型区
1～高压侧
2～低压侧
3～肖特基二极管
20～衬底
24～高压N型阱区
26～肖特基二极管
28～含金属层
30～重掺杂P型接触区
30’～重掺杂P型接触区
32～P型区
34～虚置栅极
36～介电层
38～栅极间隔物
40～绝缘区
50～第一支脚
54～节点
60～第二支脚
100～电力金属氧化物半导体场效应晶体管
140～栅极
142～栅极介电质
144～栅极间隔物
146～漏极区
148～源极区
150～P型体
200～电力金属氧化物半导体场效应晶体管
240～栅极
242～栅极介电质
246～漏极区
248～源极区
250～P型体
300～电力金属氧化物半导体场效应晶体管
400～电力金属氧化物半导体场效应晶体管
440～栅极
448～源极区
500～电力金属氧化物半导体场效应晶体管
540～栅极
548～源极区
600～电力金属氧化物半导体场效应晶体管
具体实施方式
为让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举出较佳实施例，并配合附图，作详细说明如下：
本发明提供崭新的半导体结构，其整合肖特基二极管与作为电力装置的金属氧化物半导体场效应晶体管。以下就讨论不同型态的较佳实施例，在接下来的讨论与所附图式中，一样的元件符号是用来代表一样的元件。
图2为剖面图，显示本发明实施例的半导体结构，其装置是形成于衬底20的表面。衬底20为半导体衬底，其材质为半导体材料例如硅或其他III族、IV族、及/或V族的元素。第一导电类型的阱区例如N型阱区24形成于衬底20中，常因为其相对较低的掺杂物浓度，又称为高压N型阱区24。本领域技术人员应了解高压N型阱区24的形成，可通过注入N型的掺杂物例如磷及/或砷。除此之外，高压N型阱区24的形成亦可通过外延成长在衬底20上形成半导体层，然后将N型掺杂物注入。在例示的实施例中，高压N型阱区24的掺杂物浓度为1E15/cm3～1E18/cm3。
肖特基二极管26与一对作为电力装置的电力金属氧化物半导体场效应晶体管100与200形成于高压N型阱区24的表面。肖特基二极管26具有含金属层28于高压N型阱区24上。有一部分是因为高压N型阱区24中相对较低的掺杂物浓度，肖特基势垒形成于含金属层28与高压N型阱区24之间。在所形成的肖特基二极管26中，含金属层28是为阳极，高压N型阱区24则为阴极。
在一个实施例中，含金属层28包含金属硅化物；而含金属层28可包含用以形成肖特基势垒的其他替代材料例如纯金属、金属化合物、与其他类似材料。虽然其他金属硅化物例如CoSi2、TaSi2、与上述组合可用于含金属层28；在例示的实施例中，含金属层28包含硅化钛。含金属层28的形成步骤包含：选择性地形成金属层于高压N型阱区24上；以及施以退火的步骤使上述金属与其下的硅发生反应。上述的金属层较好为在上述硅化的工艺中完全消耗殆尽，然而在上述退火步骤之后，亦可残留未发生反应的一层金属。含金属层28的厚度较好为5nm～400nm。
第二导电类型的重掺杂接触区例如重掺杂P型接触区30形成于含金属层28下，并与含金属层28发生物理性的接触。在本发明所叙述的实施例中，「重掺杂」是指掺杂物浓度大于1020/cm3；然而本领域技术人员了解「重掺杂」此名词的定义，因特定的装置类型、技术世代、最小的特征尺寸、或其他类似因素而有所不同。因此，「重掺杂」名词的定义按照所属技术领域而决定，而不应用以限制本发明各实施例。在此较佳实施例中，重掺杂P型接触区30的形成步骤包含：形成层间介电质(inter-layer dielectric；ILD；未示出)于含金属层28上；形成多个接触开口(未示出)于上述层间介电质中；以及经由上述接触开口注入P型掺杂物。所注入的P型掺杂物穿透含金属层28，而进入其下的高压N型阱区24中。重掺杂P型接触区30可与用以形成感应区(pickup region)的其他重掺杂P型接触区例如在附加支脚中的重掺杂P型接触区30’(请参考图5)。实验显示重掺杂P型接触区30的形成具有减少肖特基二极管26内的漏电流的功效。
为了进一步减少在肖特基二极管26的角落的漏电流，P型区32形成于含金属层28的角落的底下。P型区32较好为有一部分例如为内部与含金属层28的边缘部(外部)重叠，并与含金属层28接触。
虚置(dummy)栅极34形成于高压N型阱区24上。虚置栅极34较好为与P型区32的一部分重叠，并通过介电层36和栅极间隔物38，分别与P型区32和含金属层28电性绝缘。请注意虽然在剖面图中显示虚置栅极34具有彼此隔开的两个部分，但是如图4所示，俯视图中显示虚置栅极34可形成连续的环状物而环绕含金属层28。同样地，P型区32可形成连续的环状物，其亦实质上环绕含金属层28。虚置栅极34具有释放电场的功能。在此较佳实施例中，虚置栅极34是接地的状态。
电力金属氧化物半导体场效应晶体管100具有栅极140、栅极介电质142、与栅极间隔物144。漏极区146形成于高压N型阱区24中；源极区148则形成于P型体(p-body)150中，并较好为邻接重掺杂P型区P+。漏极区146与源极区148较好为重掺杂N型区。P型体150为P型阱区，其形成于高压N型阱区24中，其掺杂物浓度较好为高于高压N型阱区24的掺杂物浓度。漏极区146、源极区148、与P型体150较好是由离子注入的步骤所形成。电力金属氧化物半导体场效应晶体管200相对于肖特基二极管26而与电力金属氧化物半导体场效应晶体管100成对称。电力金属氧化物半导体场效应晶体管200具有漏极区246、源极区248、栅极240、与栅极介电质242。漏极区246形成于高压N型阱区24中；源极区248则形成于P型体250中，并较好为邻接一重掺杂P型区P+。P型体250为P型阱区，其形成于高压N型阱区24中，其掺杂物浓度较好为高于高压N型阱区24的掺杂物浓度。漏极区246、源极区248、与P型体250较好是由离子注入的步骤所形成。
在此较佳实施例中，栅极140与240相互连接、漏极区146与246相互连接、且源极区148与248相互连接。因此，电力金属氧化物半导体场效应晶体管100与200作为单一的电力金属氧化物半导体场效应晶体管，可提供较佳的驱动电流。电力金属氧化物半导体场效应晶体管100的漏极区146是连接至肖特基二极管26的阴极(高压N型阱区24)，而电力金属氧化物半导体场效应晶体管100与200的源极区148与248则与肖特基二极管26的阳极(含金属层28)相互连接，而连接至节点54。节点54可以是接地的状态。
肖特基二极管26和电力金属氧化物半导体场效应晶体管100与200的等效电路示于图3中，图3中对应元件的符号与图2所示者相同。示于图3中的电路可适用于电力电路的低压侧。由于肖特基二极管26的存在，图3所示的电路具有较佳的切换性能。
图4为图2所示的结构的例示布局的示意图，其显示相对于含金属层28，电力金属氧化物半导体场效应晶体管100与200是对称的，而虚置栅极34与P型区32各形成环状物，环绕长方形的含金属层28。虚置栅极34有四个边，其中第一边与第二边是沿着栅极140与240的相同方向(第一方向)延伸，而第三边与第四边则沿着垂直于上述第一方向的第二方向延伸，其中绝缘区40可以是场氧化物或浅沟槽隔离(shallow trench isolation；STI)区。虚置栅极34的上述第三边与第四边可视需求各具有一部分是位于P型区32上。
为了进一步增加电力金属氧化物半导体场效应晶体管的驱动电流，电力金属氧化物半导体场效应晶体管可包含多个具有相同结构的支脚。上述电力金属氧化物半导体场效应晶体管的多个支脚为并联，也就是在每个上述支脚中的上述电力金属氧化物半导体场效应晶体管的栅极相互连接，并连接至在其他支脚中的上述电力金属氧化物半导体场效应晶体管的栅极。同样地，在每个上述支脚中的上述电力金属氧化物半导体场效应晶体管的源极区相互连接，并连接至在其他支脚中的上述电力金属氧化物半导体场效应晶体管的源极区；在每个上述支脚中的上述电力金属氧化物半导体场效应晶体管的漏极区也是相互连接，并连接至在其他支脚中的上述电力金属氧化物半导体场效应晶体管的漏极区。
图5为剖面图，显示本发明另一个实施例的半导体结构，其具有不同结构的两个支脚。在图5中，标示为「P+」的区域是重掺杂P型区，而标示为「N+」的区域是重掺杂N型区。在第一支脚50中，电力金属氧化物半导体场效应晶体管100与200是并联的状态，并连接至肖特基二极管26。因此，第一支脚50的结构与图2中所示的结构相同。在第二支脚60中，形成四个电力金属氧化物半导体场效应晶体管300、400、500、与600。电力金属氧化物半导体场效应晶体管400与500的源极区448与548邻接重掺杂P型接触区30’，重掺杂P型接触区30’较好为与重掺杂P型接触区30同时形成。电力金属氧化物半导体场效应晶体管300、400、500、与600是并联的状态。因此，电力金属氧化物半导体场效应晶体管100、200、300、400、500、与600全部都是并联的状态，作为单一的金属氧化物半导体场效应晶体管。因此，除了等效的电力金属氧化物半导体场效应晶体管是具有六个并联的电力金属氧化物半导体场效应晶体管而能提供更大的驱动电流之外，图5所示的半导体结构的等效电路图与图3所示者相同或类似。
在此较佳实施例中，为了降低制造成本，栅极440与540的距离与虚置栅极34之间的距离相同。因此，第一支脚50与第二支脚60较好为具有相同的尺寸。
在电力金属氧化物半导体场效应晶体管中，其多个支脚的每一个，可分别由多个支脚所组成，上述每一个支脚可具有第一支脚50或第二支脚60的结构，而第一支脚50结构与第二支脚60结构的数量是取决于设计上的需求，第一支脚50结构与第二支脚60结构的理想数量可经由实验来求得。请注意第一支脚50结构与第二支脚60结构可具有多个共有元件，例如重掺杂P型接触区30与30’。既然本发明提出前既有的用以形成电力金属氧化物半导体场效应晶体管的光掩模并未内建肖特基二极管，就可使用这些既有光掩模来形成这些共有元件，且仅需要增加用于形成肖特基二极管的光掩模。
本发明的实施例具有数项优点。第一点，在芯片上整合肖特基二极管与电力金属氧化物半导体场效应晶体管，因而可降低制造成本，亦可因为减少金属线路而减少寄生电容与寄生电感，因此而改善其对应电路的性能。第二点，可通过变更电力金属氧化物半导体场效应晶体管的支脚数量，而可容易调整肖特基二极管的面积。第三点，用以形成本发明各实施例的工艺，可与既有的工艺完全相容。
虽然本发明已以较佳实施例公开如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的变化与修改，因此本发明的保护范围当视后附的权利要求所界定者为准。

Claims (13)

1.一种半导体结构，包含：
半导体衬底；
第一导电类型的第一阱区，位于所述半导体衬底中；
含金属层，位于所述第一阱区上，其中所述含金属层与所述第一阱区形成肖特基势垒；
所述第一导电类型的第一重掺杂区，位于所述第一阱区中，其中所述第一重掺杂区水平地与所述含金属层隔开；
虚置栅极介电质，位于所述第一阱区上；以及
虚置栅极，位于所述虚置栅极介电质上，其中所述虚置栅极介电质与所述虚置栅极环绕所述含金属层。
2.如权利要求1所述的半导体结构，还包含第二阱区，位于所述第一阱区中，所述第二阱区为导电类型与所述第一导电类型相反的第二导电类型。
3.如权利要求2所述的半导体结构，其中所述第二阱区形成环状区而环绕在所述含金属层下的区域，而且第二阱区的内部与所述含金属层的外部重叠。
4.如权利要求1所述的半导体结构，还包含：
重掺杂接触区，位于所述含金属层下，其中所述重掺杂接触区为导电类型与所述第一导电类型相反的第二导电类型，且所述重掺杂接触区是为所述第一阱区所环绕。
5.如权利要求2所述的半导体结构，其中所述第一导电类型为N型，所述第二导电类型为P型。
6.如权利要求1所述的半导体结构，还包含：
第三阱区，位于所述第一阱区中，所述第三阱区是导电类型与所述第一导电类型相反的第二导电类型；
栅极介电质，其自所述第一阱区上延伸至所述第三阱区上；
栅极，位于所述栅极介电质上，其中所述第一重掺杂区与所述第三阱区的一部分是位于所述栅极的相反侧；以及
所述第一导电类型的第二重掺杂区，位于所述第三阱区中、且相邻于所述栅极，其中所述第二重掺杂区电连接于所述含金属层。
7.如权利要求1所述的半导体结构，其中所述含金属层是接地的状态。
8.一种半导体结构，包含：
半导体衬底；
第一支脚，具有：
第一N型阱区，位于所述半导体衬底中；
肖特基二极管，具有含金属层，位于所述第一N型阱区上；及
第一金属氧化物半导体场效应晶体管，具有：
第一漏极区，位于所述第一N型阱区中；
第一P型体，位于所述第一N型阱区中，且所述第一P型体与所述含金属层是位于所述第一漏极区的相反侧；与
第一源极区，位于所述第一P型体中，其中所述第一源极区电连接至所述含金属层；以及
第二支脚，具有：
第二N型阱区；
第二P型体，位于所述第二N型阱区中；
第二金属氧化物半导体场效应晶体管，具有：
第二源极区，位于所述第二P型体中；与
第二漏极区，位于所述第二N型阱区中；及
第三金属氧化物半导体场效应晶体管，具有：
第三源极区，位于所述第二P型体中，其中所述第二源极区与所述第三源极区毗邻着重掺杂P型区，且所述第二源极区与所述第三源极区电连接至所述含金属层；与
第三漏极区，位于所述第二N型阱区中，其中所述第一漏极区、所述第二漏极区、与所述第三漏极区相互连接。
9.如权利要求8所述的半导体结构，其中所述肖特基二极管还包含：
环状P型区，位于所述第一N型阱区中，其中所述环状P型区环绕所述含金属层下的区域，且所述环状P型区的内部与所述含金属层的外部重叠。
10.如权利要求8所述的半导体结构，还包含：
虚置栅极介电质，位于所述第一N型阱区上；以及
虚置栅极，位于所述虚置栅极介电质上，其中所述虚置栅极介电质与所述虚置栅极形成环状物而环绕所述含金属层，且所述虚置栅极电连接至所述第一金属氧化物半导体场效应晶体管的所述第一源极区。
11.如权利要求8所述的半导体结构，其中所述肖特基二极管还包含重掺杂接触区，位于所述含金属层下，其中所述重掺杂接触区为P型，且所述重掺杂接触区是为所述第一N型阱区所环绕。
12.一种半导体结构的形成方法，包含：
提供半导体衬底；
形成第一导电类型的第一阱区于所述半导体衬底中；
形成含金属层于所述第一阱区上，其中所述含金属层与所述第一阱区形成肖特基势垒；
形成所述第一导电类型的第一重掺杂区于所述第一阱区中，其中所述第一重掺杂区水平地与所述含金属层隔开；
形成虚置栅极介电质于所述第一阱区上；以及
形成虚置栅极于所述虚置栅极介电质上，其中所述虚置栅极介电质与所述虚置栅极环绕所述含金属层。
13.一种半导体结构的形成方法，包含：
提供半导体衬底；
形成第一导电类型的第一阱区于所述半导体衬底中；
形成肖特基二极管，其包含形成含金属层于所述第一阱区上；以及
形成第一金属氧化物半导体场效应晶体管，具有下列步骤：
形成第二阱区于所述第一阱区中，所述第二阱区为导电类型与所述第一导电类型相反的第二导电类型；
形成栅极介电质，其自所述第一阱区上延伸至所述第二阱区上；
形成第一栅极于所述栅极介电质上；
形成所述第一导电类型的第一源极区于所述第一阱区中、且相邻于所述第一栅极；
将所述第一源极区连接于所述含金属层；及
形成所述第一导电类型的第一漏极区于所述第一阱区中、且所述第一漏极区相邻于所述第一栅极。
CN2007101864839A 2007-07-16 2007-11-22 半导体结构及其形成方法 Active CN101350351B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/778,525 2007-07-16
US11/778,525 US8022446B2 (en) 2007-07-16 2007-07-16 Integrated Schottky diode and power MOSFET

Publications (2)

Publication Number Publication Date
CN101350351A CN101350351A (zh) 2009-01-21
CN101350351B true CN101350351B (zh) 2010-12-01

Family

ID=40264139

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101864839A Active CN101350351B (zh) 2007-07-16 2007-11-22 半导体结构及其形成方法

Country Status (3)

Country Link
US (1) US8022446B2 (zh)
CN (1) CN101350351B (zh)
TW (1) TWI384629B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106898657A (zh) * 2015-12-21 2017-06-27 联华电子股份有限公司 半导体元件

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2740239A1 (en) * 2008-10-09 2010-04-15 Adc Telecommunications, Inc. Power switching arrangement
TWI392099B (zh) * 2009-03-23 2013-04-01 Richtek Technology Corp 接面電晶體與蕭特基二極體之整合元件
KR101610829B1 (ko) * 2009-12-15 2016-04-11 삼성전자주식회사 트리플 웰 구조를 가지는 플래시 메모리 소자
US20110156810A1 (en) * 2009-12-30 2011-06-30 Intersil Americas Inc. Integrated dmos and schottky
US8354698B2 (en) * 2010-01-28 2013-01-15 System General Corp. VDMOS and JFET integrated semiconductor device
US8097925B2 (en) * 2010-03-26 2012-01-17 Altera Corporation Integrated circuit guard rings
US8878329B2 (en) 2010-09-17 2014-11-04 United Microelectronics Corp. High voltage device having Schottky diode
US8518811B2 (en) * 2011-04-08 2013-08-27 Infineon Technologies Ag Schottky diodes having metal gate electrodes and methods of formation thereof
US8436430B2 (en) * 2011-04-08 2013-05-07 Taiwan Semiconductor Manufacturing Company, Ltd. Diodes with embedded dummy gate electrodes
CN102208456B (zh) * 2011-05-18 2012-10-31 哈尔滨工程大学 叠置p+-p结势垒控制肖特基二极管
US20130313570A1 (en) 2012-05-24 2013-11-28 Microsemi Corporation Monolithically integrated sic mosfet and schottky barrier diode
JP5990437B2 (ja) * 2012-09-10 2016-09-14 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
US9799766B2 (en) 2013-02-20 2017-10-24 Taiwan Semiconductor Manufacturing Company, Ltd. High voltage transistor structure and method
US9570630B2 (en) * 2013-06-26 2017-02-14 Mediatek Inc. Schottky diode structure
CN105226101B (zh) * 2014-06-30 2018-04-10 无锡华润上华科技有限公司 结型场效应晶体管及其制造方法
US10217889B2 (en) * 2015-01-27 2019-02-26 Ladarsystems, Inc. Clamped avalanche photodiode
US10475785B2 (en) * 2015-09-07 2019-11-12 Kabushiki Kaisha Toshiba Semiconductor device
CN108269861B (zh) * 2016-12-30 2021-06-08 中芯国际集成电路制造(上海)有限公司 Mos电容及其形成方法
US10157980B1 (en) * 2017-10-25 2018-12-18 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device having diode devices with different barrier heights and manufacturing method thereof
CN109143015B (zh) * 2018-07-19 2020-10-16 北京顿思集成电路设计有限责任公司 半导体器件寄生电阻获取方法
CN110838513B (zh) * 2018-08-17 2023-03-24 立锜科技股份有限公司 高压元件及其制造方法
CN111446245B (zh) * 2019-01-17 2022-09-23 世界先进积体电路股份有限公司 半导体结构
CN112670282B (zh) * 2019-10-16 2023-02-28 通嘉科技(深圳)有限公司 可阻挡逆电流的金属氧化物半导体晶体管
WO2023204072A1 (ja) * 2022-04-21 2023-10-26 ローム株式会社 半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0213425B1 (de) 1985-08-26 1992-05-06 Siemens Aktiengesellschaft Integrierte Schaltung in komplementärer Schaltungstechnik mit einem Substratvorspannungs-Generator und einer Schottky-Diode
US4871686A (en) * 1988-03-28 1989-10-03 Motorola, Inc. Integrated Schottky diode and transistor
US5493133A (en) * 1994-06-30 1996-02-20 Texas Instruments Incorporated PNP punchthrough-assisted protection device for special applications in CMOS technologies
DE19723176C1 (de) * 1997-06-03 1998-08-27 Daimler Benz Ag Leistungshalbleiter-Bauelement und Verfahren zu dessen Herstellung
US6633073B2 (en) * 2001-06-29 2003-10-14 Rf Micro Devices, Inc. Method and apparatus for isolating circuits using deep substrate n-well
JP2004127968A (ja) 2002-09-30 2004-04-22 Sanyo Electric Co Ltd 半導体装置およびその製造方法
US20050199918A1 (en) * 2004-03-15 2005-09-15 Daniel Calafut Optimized trench power MOSFET with integrated schottky diode
US7485941B2 (en) * 2004-12-15 2009-02-03 Tower Semiconductor Ltd. Cobalt silicide schottky diode on isolated well
US7544557B2 (en) * 2004-12-15 2009-06-09 Tower Semiconductor Ltd. Gate defined Schottky diode
US7566914B2 (en) * 2005-07-07 2009-07-28 Intersil Americas Inc. Devices with adjustable dual-polarity trigger- and holding-voltage/current for high level of electrostatic discharge protection in sub-micron mixed signal CMOS/BiCMOS integrated circuits

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106898657A (zh) * 2015-12-21 2017-06-27 联华电子股份有限公司 半导体元件
CN106898657B (zh) * 2015-12-21 2022-02-01 联华电子股份有限公司 半导体元件

Also Published As

Publication number Publication date
US20090020826A1 (en) 2009-01-22
US8022446B2 (en) 2011-09-20
CN101350351A (zh) 2009-01-21
TWI384629B (zh) 2013-02-01
TW200905889A (en) 2009-02-01

Similar Documents

Publication Publication Date Title
CN101350351B (zh) 半导体结构及其形成方法
TWI443836B (zh) 於共同基板上之功率裝置整合
US10068897B2 (en) Shallow trench isolation area having buried capacitor
TWI634620B (zh) 於共同基板上之功率裝置整合
TWI531074B (zh) Semiconductor device and manufacturing method thereof
TWI623083B (zh) 於共同基板上之功率裝置整合
CN103219363B (zh) Esd保护电路
CN100505319C (zh) 栅控二极管及其形成方法
US11894303B2 (en) Circuit wiring techniques for stacked transistor structures
US8115273B2 (en) Deep trench isolation structures in integrated semiconductor devices
CN110429083A (zh) 半导体结构、驱动芯片和半导体结构的制造方法
US7892907B2 (en) CMOS latch-up immunity
CN112466947B (zh) 一种基于静电放电保护结构的场效应管
CN105633127A (zh) 一种超结mosfet
CN111223931B (zh) 沟槽mosfet及其制造方法
CN102169890A (zh) 高压功率集成电路隔离结构
US8878239B2 (en) Semiconductor device
CN103137694A (zh) 一种表面沟道场效应晶体管及其制造方法
US9461039B2 (en) Die including a Schottky diode
CN106206565A (zh) 二极管与二极管串电路
WO2019109912A1 (zh) 肖特基二极管及集成肖特基二极管的ldmosfet
JP2004096083A (ja) 半導体装置およびその製造方法
CN109346466A (zh) 半导体结构和驱动芯片
CN103325816A (zh) 高压半导体元件
CN103579298A (zh) 高压半导体元件的场元件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant