TWI392099B - 接面電晶體與蕭特基二極體之整合元件 - Google Patents

接面電晶體與蕭特基二極體之整合元件 Download PDF

Info

Publication number
TWI392099B
TWI392099B TW98109426A TW98109426A TWI392099B TW I392099 B TWI392099 B TW I392099B TW 98109426 A TW98109426 A TW 98109426A TW 98109426 A TW98109426 A TW 98109426A TW I392099 B TWI392099 B TW I392099B
Authority
TW
Taiwan
Prior art keywords
junction transistor
schottky diode
conductivity type
type
substrate
Prior art date
Application number
TW98109426A
Other languages
English (en)
Other versions
TW201036172A (en
Inventor
Chih Feng Huang
Original Assignee
Richtek Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Richtek Technology Corp filed Critical Richtek Technology Corp
Priority to TW98109426A priority Critical patent/TWI392099B/zh
Publication of TW201036172A publication Critical patent/TW201036172A/zh
Application granted granted Critical
Publication of TWI392099B publication Critical patent/TWI392099B/zh

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

接面電晶體與蕭特基二極體之整合元件
本發明係有關一種接面電晶體(JFET,Junction Field Effect Transistor)與蕭特基二極體(Schottky Diode)之整合元件。
電源控制電路中經常需要使用到由獨立的NMOS電晶體與獨立的蕭特基二極體構成之功率開關元件。請參閱第1圖，NMOS電晶體14與蕭特基二極體12串連作為功率開關元件，NMOS電晶體14中包含寄生二極體14D。控制電路10控制NMOS電晶體14的閘極，以將輸入電壓Vin轉換成輸出電壓Vo。蕭特基二極體12的作用是在輸出電壓Vo高於輸入電壓Vin的情況下，防止電流經寄生二極體14D逆流，損及輸入電壓Vin。第2圖示出另一種先前技術，其係以耗乏型NMOS電晶體16與蕭特基二極體12串連作為功率開關元件，其中蕭特基二極體12的作用仍是防止電流經寄生二極體16D逆流。
請參閱第3A與3B圖，以第1圖之先前技術為例，其控制電路10中包括電流源18與曾納二極體19，此種功率開關元件所欲達成的輸入一輸出電壓轉換曲線舉例而言如第3B圖所示，當輸入電壓Vin大於NMOS電晶體14的臨界電壓Vth和蕭特基二極體12的前向偏壓Vf時，電能即可由輸入端Vin傳遞至輸出端Vo，但NMOS電晶體14的閘極受控於曾納二極體19，當輸入電壓Vin高於曾納二極體19的崩潰電壓5V時，因曾納二極體19逆向導通，因此NMOS電晶體14的閘極電壓將維持為5V，而輸出電壓Vo也將維持為約5V。
上述先前技術的缺點是，獨立的NMOS電晶體與獨立的蕭特基二極體相當佔據面積，且控制電路10中必須使用曾納二極體19，增加整體電路的成本。
有鑑於此，本發明即針對上述先前技術之不足，提出一種接面電晶體與蕭特基二極體之整合元件，以減少功率開關元件的面積並簡化控制電路10的電路結構。
本發明目的之一在提供一種接面電晶體與蕭特基二極體之整合元件。
為達上述之目的，就其中一個觀點言，本發明提供了一種接面電晶體與蕭特基二極體之整合元件，包含一個耗乏型接面電晶體，其包括源極、汲極與閘極，該汲極未設置歐姆接觸而構成蕭特基二極體。
上述接面電晶體與蕭特基二極體之整合元件可為平面式或垂直式。
就其中一個半導體結構觀點言，本發明所提出之一種接面電晶體與蕭特基二極體之整合元件包含：一個第一傳導型態的基體；位於該基體內之具有第二傳導型態的第一井區；位於該第一井區內之具有第一傳導型態的第二井區；位於該第一井區內之具有第二傳導型態的第一高濃度摻雜區；以及位於該第二井區內之具有第一傳導型態的第二高濃度摻雜區，其中該基體、第一井區、第二井區構成耗乏型接面電晶體，該第一高濃度摻雜區作為該耗乏型接面電晶體源極之歐姆接觸，該第二高濃度摻雜區作為該耗乏型接面電晶體閘極之歐姆接觸，且該耗乏型接面電晶體之汲極不具有第一傳導型態之歐姆接觸，以構成蕭特基二極體。
以上所述整合元件，在蕭特基二極體位置處，可更包含至少一個第一傳導型態的第三摻雜區，以控制蕭特基二極體的反向漏電流。
就另一個半導體結構觀點言，本發明所提出之一種接面電晶體與蕭特基二極體之整合元件包含：一個第一傳導型態的基體；以及位於該基體內之具有第二傳導型態的兩個第一井區，其中該基體與該兩個第一井區構成垂直型耗乏型接面電晶體，該基體正面作為該耗乏型接面電晶體之汲極，該基體背面作為該耗乏型接面電晶體之源極，該兩個第一井區作為該耗乏型接面電晶體之閘極，且該耗乏型接面電晶體之汲極不具有第一傳導型態之歐姆接觸，以構成蕭特基二極體。
以上所述整合元件，在蕭特基二極體位置處，可更包含至少一個第二傳導型態的摻雜區，以控制蕭特基二極體的反向漏電流。
底下藉由具體實施例詳加說明，當更容易瞭解本發明之目的、技術內容、特點及其所達成之功效。
本說明書之圖示均屬示意，其維度並未完全按照比例繪示。
請參考第4A與4B圖，其中以電路圖形式顯示本發明的一個實施例。如圖所示，本實施例中，係由蕭特基二極體22和接面NMOS電晶體24整合構成功率開關元件20。此接面NMOS電晶體24為耗乏型，其閘極接地，因此並不需要複雜的控制電路10。輸入電壓Vin與輸出電壓Vo的關係如第4B圖所示，當輸入電壓Vin大於蕭特基二極體22的前向偏壓Vf時，電能即可由輸入端Vin傳遞至輸出端Vo，但由於耗乏型接面電晶體24本身的限流特性，輸出電壓Vo將維持為約4~6V(此數值僅是舉例，可視後級電路的需求來設計改變)。
以上電路以半導體製作時，其實施型態之一例請參閱第5圖。如圖所示，在P型基體201上製作N型井區202，並在N型井區202內設置P型摻雜區203，如此即構成了第4A圖中的耗乏型接面電晶體24。P型摻雜區203中宜設置高濃度P+摻雜區204，且N型井區202內宜設置高濃度N+摻雜區205，以提供歐姆接觸(ohmic contact)，分別作為耗乏型接面電晶體的閘極和源極。但N型井區202右方作為汲極的區域，則不設置高濃度N+摻雜區。由於不提供歐姆接觸之故，此處之導通障礙較高，形同設置了一個蕭特基二極體，與接面電晶體24的汲極串連。在較佳實施方式中，更可在N型井區202內蕭特基二極體的位置設置高濃度P+摻雜區206，以控制蕭特基二極體的反向漏電流。
由第5圖可知，本發明所佔面積僅相當於單一耗乏型接面電晶體24的面積而已，且對照第3B和第4B圖可知，本發明可直接適用於先前技術的應用場合中，不需要複雜的控制電路，故遠較先前技術為優。
第6圖顯示本發明的另一個實施例，本實施例中之耗乏型接面電晶體係為垂直型。如圖所示，在N型基體210上製作兩P型井區213，如此即構成了垂直型的耗乏型接面電晶體，以兩P型井區213為閘極，而以基體的正面與背面分別為汲極與源極。在較佳實施方式中，為提供較佳之源極接觸阻值，N型基體210宜包含較高濃度的N+型本體211和N型磊晶生長區212。與前一實施例相似地，作為汲極的區域不設置高濃度N+摻雜區，造成較高之導通障礙，以構成蕭特基二極體，與垂直型接面電晶體的汲極串連。相似地，為控制蕭特基二極體的反向漏電流，可進一步在N型基體210表面蕭特基二極體的位置設置高濃度的P+摻雜區214；此P+摻雜區214同時也作為閘極的歐姆接觸。若未設置P+摻雜區214，則圖示閘極端應與P型井區213連接。
以上已針對較佳實施例來說明本發明，唯以上所述者，僅係為使熟悉本技術者易於了解本發明的內容而已，並非用來限定本發明之權利範圍。在本發明之相同精神下，熟悉本技術者可以思及各種等效變化，均應包含在本發明的範圍之內。
10．．．控制電路
12．．．蕭特基二極體
14．．．NMOS電晶體
14D．．．寄生二極體
16．．．耗乏型NMOS電晶體
16D．．．寄生二極體
20．．．整合功率開關元件
22．．．蕭特基二極體
24．．．耗乏型接面電晶體
201．．．P型基體
202．．．N型井區
203．．．P型摻雜區
204．．．P+摻雜區
205．．．N+摻雜區
206．．．P+摻雜區
210．．．N型基體
211．．．N+型本體
212．．．N型磊晶生長區
213．．．P型井區
214．．．P+摻雜區
第1圖與第2圖示出先前技術之功率開關元件，其中包含獨立的NMOS電晶體與獨立的蕭特基二極體。
第3A與3B圖說明先前技術的一種應用實例。
第4A與4B圖示出本發明的一個實施例及其應用。
第5圖示出本發明以半導體來實現時之其中一個實施例。
第6圖示出本發明以半導體來實現時之另一個實施例。
20．．．整合功率開關元件
22．．．蕭特基二極體
24．．．耗乏型接面電晶體

Claims (7)

  1. 一種接面電晶體與蕭特基二極體之整合元件，包含：一個第一傳導型態的基體；位於該基體內之具有第二傳導型態的第一井區；位於該第一井區內之具有第一傳導型態的第二井區；位於該第一井區內之具有第二傳導型態的第一高濃度摻雜區；以及位於該第二井區內之具有第一傳導型態的第二高濃度摻雜區，其中該基體、第一井區、第二井區構成耗乏型接面電晶體，該第一高濃度摻雜區作為該耗乏型接面電晶體源極之歐姆接觸，該第二高濃度摻雜區作為該耗乏型接面電晶體閘極之歐姆接觸，且該耗乏型接面電晶體之汲極不具有第一傳導型態之高濃度摻雜區因此不構成歐姆接觸，而是具有整流接觸，以構成蕭特基二極體。
  2. 如申請專利範圍第1項所述之接面電晶體與蕭特基二極體之整合元件，其中在該第一井區內蕭特基二極體位置處更包含至少一個第一傳導型態的第三摻雜區。
  3. 如申請專利範圍1項所述之接面電晶體與蕭特基二極體之整合元件，其中該第一傳導型態為P型而第二傳導型態為N型。
  4. 一種接面電晶體與蕭特基二極體之整合元件，包含：一個第一傳導型態的基體；以及位於該基體內之具有第二傳導型態的兩個第一井區，其中該基體與該兩個第一井區構成垂直型耗乏型接面電晶體，該基體正面作為該耗乏型接面電晶體之汲極，該基體背 面作為該耗乏型接面電晶體之源極，該兩個第一井區作為該耗乏型接面電晶體之閘極，且該耗乏型接面電晶體之汲極不具有第一傳導型態之高濃度摻雜區因此不構成歐姆接觸，而是具有整流接觸，以構成蕭特基二極體。
  5. 如申請專利範圍第4項所述之接面電晶體與蕭特基二極體之整合元件，其中在該第一井區內蕭特基二極體位置處更包含至少一個第二傳導型態的摻雜區。
  6. 如申請專利範圍第4項所述之接面電晶體與蕭特基二極體之整合元件，其中該基體包含較高濃度的本體與位於本體上方之較低濃度的磊晶生長區。
  7. 如申請專利範圍4項所述之接面電晶體與蕭特基二極體之整合元件，其中該第一傳導型態為N型而第二傳導型態為P型。
TW98109426A 2009-03-23 2009-03-23 接面電晶體與蕭特基二極體之整合元件 TWI392099B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW98109426A TWI392099B (zh) 2009-03-23 2009-03-23 接面電晶體與蕭特基二極體之整合元件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW98109426A TWI392099B (zh) 2009-03-23 2009-03-23 接面電晶體與蕭特基二極體之整合元件

Publications (2)

Publication Number Publication Date
TW201036172A TW201036172A (en) 2010-10-01
TWI392099B true TWI392099B (zh) 2013-04-01

Family

ID=44856132

Family Applications (1)

Application Number Title Priority Date Filing Date
TW98109426A TWI392099B (zh) 2009-03-23 2009-03-23 接面電晶體與蕭特基二極體之整合元件

Country Status (1)

Country Link
TW (1) TWI392099B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9059329B2 (en) * 2011-08-22 2015-06-16 Monolithic Power Systems, Inc. Power device with integrated Schottky diode and method for making the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6784489B1 (en) * 1997-03-28 2004-08-31 Stmicroelectronics, Inc. Method of operating a vertical DMOS transistor with schottky diode body structure
US6979863B2 (en) * 2003-04-24 2005-12-27 Cree, Inc. Silicon carbide MOSFETs with integrated antiparallel junction barrier Schottky free wheeling diodes and methods of fabricating the same
US20060145185A1 (en) * 2005-01-06 2006-07-06 Shekar Mallikarjunaswamy LDMOS gate controlled schottky diode
US20070298559A1 (en) * 2006-06-21 2007-12-27 Brar Berinder P S Vertical Field-Effect Transistor and Method of Forming the Same
TW200905889A (en) * 2007-07-16 2009-02-01 Taiwan Semiconductor Mfg Semiconductor structure and method of forming the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6784489B1 (en) * 1997-03-28 2004-08-31 Stmicroelectronics, Inc. Method of operating a vertical DMOS transistor with schottky diode body structure
US6979863B2 (en) * 2003-04-24 2005-12-27 Cree, Inc. Silicon carbide MOSFETs with integrated antiparallel junction barrier Schottky free wheeling diodes and methods of fabricating the same
US20060145185A1 (en) * 2005-01-06 2006-07-06 Shekar Mallikarjunaswamy LDMOS gate controlled schottky diode
US20070298559A1 (en) * 2006-06-21 2007-12-27 Brar Berinder P S Vertical Field-Effect Transistor and Method of Forming the Same
TW200905889A (en) * 2007-07-16 2009-02-01 Taiwan Semiconductor Mfg Semiconductor structure and method of forming the same

Also Published As

Publication number Publication date
TW201036172A (en) 2010-10-01

Similar Documents

Publication Publication Date Title
US11127734B2 (en) Vertical nanowire transistor for input/output structure
US7064407B1 (en) JFET controlled schottky barrier diode
CN202205747U (zh) 半导体器件
US7928509B2 (en) Integrated JFET and schottky diode
US8354698B2 (en) VDMOS and JFET integrated semiconductor device
JPS632370A (ja) 半導体装置
JP3186405B2 (ja) 横型ｍｏｓｆｅｔ
TW200711147A (en) Semiconductor device
TWI392099B (zh) 接面電晶體與蕭特基二極體之整合元件
US7943994B2 (en) Integrated PMOS transistor and Schottky diode
CN101847635B (zh) 结型晶体管与肖特基二极管的整合元件
TW200945552A (en) Transistor layout for electrostatic discharge protective circuit
TWI440289B (zh) 半導體裝置、啟動電路及其操作方法
US8258752B2 (en) Integrated PMOS transistor and Schottky diode and charging switch circuit employing the integrated device
CN207517702U (zh) 一种双外延超级势垒整流器
CN207517703U (zh) 一种欧姆接触和肖特基接触超级势垒整流器
CN207743229U (zh) 一种肖特基接触超级势垒整流器
TWI500166B (zh) Ｐｍｏｓ電晶體與蕭特基二極體之整合元件，及使用該整合元件之充電開關電路
US10475783B2 (en) Electrostatic discharge protection apparatuses
CN107946375A (zh) 一种双外延超级势垒整流器
US8779519B1 (en) Semiconductor device having two-way conduction characteristics, and electrostatic discharge protection circuit incorporating the same
JPS6050062B2 (ja) 半導体集積回路装置
JPH0453169A (ja) 半導体保護装置
KR20240093373A (ko) 일회성 프로그래밍가능(ｏｔｐ) 메모리 회로, 일회성 프로그래밍가능(ｏｔｐ) 메모리 및 그 동작 방법
JP2024101650A (ja) ダイオード回路及び回路装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees