CN101847635B - 结型晶体管与肖特基二极管的整合元件 - Google Patents

结型晶体管与肖特基二极管的整合元件 Download PDF

Info

Publication number
CN101847635B
CN101847635B CN2009101279321A CN200910127932A CN101847635B CN 101847635 B CN101847635 B CN 101847635B CN 2009101279321 A CN2009101279321 A CN 2009101279321A CN 200910127932 A CN200910127932 A CN 200910127932A CN 101847635 B CN101847635 B CN 101847635B
Authority
CN
China
Prior art keywords
junction transistor
schottky diode
wellblock
conduction kenel
matrix
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2009101279321A
Other languages
English (en)
Other versions
CN101847635A (zh
Inventor
黄志丰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Richtek Technology Corp
Original Assignee
Richtek Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Richtek Technology Corp filed Critical Richtek Technology Corp
Priority to CN2009101279321A priority Critical patent/CN101847635B/zh
Publication of CN101847635A publication Critical patent/CN101847635A/zh
Application granted granted Critical
Publication of CN101847635B publication Critical patent/CN101847635B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提出一种结型晶体管与肖特基二极管的整合元件，包含一个第一传导型态的基体；位于该基体内的具有第二传导型态的第一井区；位于该第一井区内的具有第一传导型态的第二井区；位于该第一井区内的具有第二传导型态的第一高浓度掺杂区；以及位于该第二井区内的具有第一传导型态的第二高浓度掺杂区，其中该基体、第一井区、第二井区构成耗尽型结型晶体管，该第一高浓度掺杂区作为该耗尽型结型晶体管源极的欧姆接触，该第二高浓度掺杂区作为该耗尽型结型晶体管栅极的欧姆接触，且该耗尽型结型晶体管的漏极不具有第一传导型态的欧姆接触，以构成肖特基二极管耗尽。

Description

结型晶体管与肖特基二极管的整合元件
技术领域
本发明涉及一种结型晶体管(JFET，Junction Field Effect Transistor)与肖特基二极管(Schottky Diode)的整合元件。
背景技术
电源控制电路中经常需要使用到由独立的NMOS晶体管与独立的肖特基二极管构成的功率开关元件。请参阅图1，NMOS晶体管14与肖特基二极管12串联作为功率开关元件，NMOS晶体管14中包含寄生二极管14D。控制电路10控制NMOS晶体管14的栅极，以将输入电压Vin转换成输出电压Vo。肖特基二极管12的作用是在输出电压Vo高于输入电压Vin的情况下，防止电流经寄生二极管14D逆流，损及输入电压Vin。图2标出另一种现有技术，其以耗尽型NMOS晶体管16与肖特基二极管12串联作为功率开关元件，其中肖特基二极管12的作用仍是防止电流经寄生二极管16D逆流。
请参阅图3A与3B，以图1的现有技术为例，其控制电路10中包括电流源18与曾纳二极管19，此种功率开关元件所欲达成的输入-输出电压转换曲线举例而言如图3B所示，当输入电压Vin大于NMOS晶体管14的临界电压Vth和肖特基二极管12的前向偏压Vf时，电能即可由输入端Vin传递至输出端Vo，但NMOS晶体管14的栅极受控于曾纳二极管19，当输入电压Vin高于曾纳二极管19的崩溃电压5V时，因曾纳二极管19逆向导通，因此NMOS晶体管14的栅极电压将维持为5V，而输出电压Vo也将维持为约5V。
上述现有技术的缺点是，独立的NMOS晶体管与独立的肖特基二极管相当占据面积，且控制电路10中必须使用曾纳二极管19，增加整体电路的成本。
有鉴于此，本发明即针对上述现有技术的不足，提出一种结型晶体管与肖特基二极管的整合元件，以减少功率开关元件的面积并简化控制电路10的电路结构。
发明内容
本发明的目的在于克服现有技术的不足与缺陷，提出一种结型晶体管与肖特基二极管的整合元件。
为达上述目的，就其中一个观点言，本发明提供了一种结型晶体管与肖特基二极管的整合元件，包含一个耗尽型结型晶体管，其包括源极、漏极与栅极，该漏极未设置欧姆接触而构成肖特基二极管。
上述结型晶体管与肖特基二极管的整合元件可为平面式或垂直式。
为达上述目的，就其中一个半导体结构观点言，本发明所提出的一种结型晶体管与肖特基二极管的整合元件包含：一个第一传导型态的基体；位于该基体内的具有第二传导型态的第一井区；位于该第一井区内的具有第一传导型态的第二井区；位于该第一井区内的具有第二传导型态的第一高浓度掺杂区；以及位于该第二井区内的具有第一传导型态的第二高浓度掺杂区，其中该基体、第一井区、第二井区构成耗尽型结型晶体管，该第一高浓度掺杂区作为该耗尽型结型晶体管源极的欧姆接触，该第二高浓度掺杂区作为该耗尽型结型晶体管栅极的欧姆接触，且该耗尽型结型晶体管的漏极不具有第二传导型态的高浓度井区，以构成肖特基二极管。
以上所述整合元件，在肖特基二极管位置处，还可包含至少一个第一传导型态的第三掺杂区，以控制肖特基二极管的反向漏电流。
为达上述目的，就另一个半导体结构观点言，本发明所提出的一种结型晶体管与肖特基二极管的整合元件包含：一个第一传导型态的基体；以及位于该基体内的具有第二传导型态的两个第一井区，其中该基体与该两个第一井区构成垂直型耗尽型结型晶体管，该基体正面作为该耗尽型结型晶体管的漏极，该基体背面作为该耗尽型结型晶体管的源极，该两个第一井区作为该耗尽型结型晶体管的栅极，且该耗尽型结型晶体管的漏极不具有第一传导型态的高浓度井区，以构成肖特基二极管。
以上所述整合元件，在肖特基二极管位置处，还可包含至少一个第二传导型态的掺杂区，以控制肖特基二极管的反向漏电流。
下面通过具体实施例详加说明，当更容易了解本发明的目的、技术内容、特点及其所达成的功效。
附图说明
图1与图2标出现有技术的功率开关元件，其中包含独立的NMOS晶体管与独立的肖特基二极管；
图3A与3B说明现有技术的一种应用实例；
图4A与4B标出本发明的一个实施例及其应用；
图5标出本发明以半导体来实现时的其中一个实施例；
图6标出本发明以半导体来实现时的另一个实施例。
图中符号说明
10    控制电路
12    肖特基二极管
14    NMOS晶体管
14D   寄生二极管
16    耗尽型NMOS晶体管
16D   寄生二极管
20    整合功率开关元件
22    肖特基二极管
24    耗尽型结型晶体管
201   P型基体
202   N型井区
203   P型掺杂区
204   P+掺杂区
205   N+掺杂区
206   P+掺杂区
210   N型基体
211   N+型本体
212   N型外延生长区
213   P型井区
214   P+掺杂区
具体实施方式
本说明书的图标均属示意，其维度并未完全按照比例绘示。
请参考图4A与4B，其中以电路图形式显示本发明的一个实施例。如图所示，本实施例中，由肖特基二极管22和结型NMOS晶体管24整合构成功率开关元件20。此结型NMOS晶体管24为耗尽型，其栅极接地，因此并不需要复杂的控制电路10。输入电压Vin与输出电压Vo的关系如图4B所示，当输入电压Vin大于肖特基二极管22的前向偏压Vf时，电能即可由输入端Vin传递至输出端Vo，但由于耗尽型结型晶体管24本身的限流特性，输出电压Vo将维持为约4～6V(此数值仅是举例，可视后级电路的需求来设计改变)。
以上电路以半导体制作时，其实施型态的一例请参阅图5。如图所示，在P型基体201上制作N型井区202，并在N型井区202内设置P型掺杂区203，如此即构成了图4A中的耗尽型结型晶体管24。P型掺杂区203中宜设置高浓度P+掺杂区204，且N型井区202内宜设置高浓度N+掺杂区205，以提供欧姆接触(ohmic contact)，分别作为耗尽型结型晶体管的栅极和源极。但N型井区202右方作为漏极的区域，则不设置高浓度N+掺杂区。由于不提供欧姆接触之故，此处的导通障碍较高，形同设置了一个肖特基二极管，与结型晶体管24的漏极串联。在较佳实施方式中，更可在N型井区202内肖特基二极管的位置设置高浓度P+掺杂区206，以控制肖特基二极管的反向漏电流。
由图5可知，本发明所占面积仅相当于单一耗尽型结型晶体管24的面积，且对照图3B和4B可知，本发明可直接适用于现有技术的应用场合中，不需要复杂的控制电路，故远较现有技术为优。
图6显示本发明的另一个实施例，本实施例中的耗尽型结型晶体管为垂直型。如图所示，在N型基体210上制作两P型井区213，如此即构成了垂直型的耗尽型结型晶体管，以两P型井区213为栅极，而以基体的正面与背面分别为漏极与源极。在较佳实施方式中，为提供较佳的源极接触阻值，N型基体210宜包含较高浓度的N+型本体211和N型外延生长区212。与前一实施例相似地，作为漏极的区域不设置高浓度N+掺杂区，造成较高的导通障碍，以构成肖特基二极管，与垂直型结型晶体管的漏极串联。相似地，为控制肖特基二极管的反向漏电流，可进一步在N型基体210表面肖特基二极管的位置设置高浓度的P+掺杂区214；此P+掺杂区214同时也作为栅极的欧姆接触。若未设置P+掺杂区214，则图标栅极端应与P型井区213连接。
以上已针对较佳实施例来说明本发明，只是以上所述，仅为使本领域技术人员易于了解本发明的内容，并非用来限定本发明的权利范围。在本发明的相同精神下，本领域技术人员可以思及各种等效变化，均应包含在本发明的范围之内。

Claims (7)

1.一种结型晶体管与肖特基二极管的整合元件，其特征在于，包含：
一个第一传导型态的基体；
位于该基体内的具有第二传导型态的第一井区；
位于该第一井区内的具有第一传导型态的第二井区；
位于该第一井区内的具有第二传导型态的第一高浓度掺杂区；以及
位于该第二井区内的具有第一传导型态的第二高浓度掺杂区，
其中该基体、第一井区、第二井区构成耗尽型结型晶体管，该第一高浓度掺杂区作为该耗尽型结型晶体管源极的欧姆接触，该第二高浓度掺杂区作为该耗尽型结型晶体管栅极的欧姆接触，且该耗尽型结型晶体管的漏极不具有第二传导型态的高浓度井区，以构成肖特基二极管。
2.如权利要求1所述的结型晶体管与肖特基二极管的整合元件，其中，在该第一井区内肖特基二极管位置处还包含至少一个第一传导型态的第三掺杂区。
3.如权利要求1所述的结型晶体管与肖特基二极管的整合元件，其中，该第一传导型态为P型而第二传导型态为N型。
4.一种结型晶体管与肖特基二极管的整合元件，其特征在于，包含：
一个第一传导型态的基体；以及
位于该基体内的具有第二传导型态的两个第一井区，
其中该基体与该两个第一井区构成垂直型耗尽型结型晶体管，该基体正面作为该耗尽型结型晶体管的漏极，该基体背面作为该耗尽型结型晶体管的源极，该两个第一井区作为该耗尽型结型晶体管的栅极，且该耗尽型结型晶体管的漏极不具有第一传导型态的高浓度井区，以构成肖特基二极管。
5.如权利要求4所述的结型晶体管与肖特基二极管的整合元件，其中，在该第一井区内肖特基二极管位置处还包含至少一个第二传导型态的掺杂区。
6.如权利要求4所述的结型晶体管与肖特基二极管的整合元件，其中，该基体包含较高浓度的本体与位于本体上方的较低浓度的外延生长区。
7.如权利要求4所述的结型晶体管与肖特基二极管的整合元件，其中，该第一传导型态为N型而第二传导型态为P型。
CN2009101279321A 2009-03-27 2009-03-27 结型晶体管与肖特基二极管的整合元件 Expired - Fee Related CN101847635B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2009101279321A CN101847635B (zh) 2009-03-27 2009-03-27 结型晶体管与肖特基二极管的整合元件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009101279321A CN101847635B (zh) 2009-03-27 2009-03-27 结型晶体管与肖特基二极管的整合元件

Publications (2)

Publication Number Publication Date
CN101847635A CN101847635A (zh) 2010-09-29
CN101847635B true CN101847635B (zh) 2012-03-21

Family

ID=42772174

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101279321A Expired - Fee Related CN101847635B (zh) 2009-03-27 2009-03-27 结型晶体管与肖特基二极管的整合元件

Country Status (1)

Country Link
CN (1) CN101847635B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9059329B2 (en) * 2011-08-22 2015-06-16 Monolithic Power Systems, Inc. Power device with integrated Schottky diode and method for making the same
CN105023949A (zh) * 2015-08-12 2015-11-04 无锡同方微电子有限公司 能实现反向阻断的mosfet
CN105245099A (zh) * 2015-09-25 2016-01-13 无锡华润矽科微电子有限公司 一种电压源电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0222242A1 (en) * 1985-10-31 1987-05-20 Honeywell Inc. Temperature compensation for semiconductor logic gates
US5374862A (en) * 1992-02-28 1994-12-20 Sony Corporation Super buffer and DCFL circuits with Schottky barrier diode
CN101103464A (zh) * 2004-07-08 2008-01-09 半南实验室公司 由碳化硅制造的单片垂直结场效应晶体管和肖特基势垒二极管及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0222242A1 (en) * 1985-10-31 1987-05-20 Honeywell Inc. Temperature compensation for semiconductor logic gates
US5374862A (en) * 1992-02-28 1994-12-20 Sony Corporation Super buffer and DCFL circuits with Schottky barrier diode
CN101103464A (zh) * 2004-07-08 2008-01-09 半南实验室公司 由碳化硅制造的单片垂直结场效应晶体管和肖特基势垒二极管及其制造方法

Also Published As

Publication number Publication date
CN101847635A (zh) 2010-09-29

Similar Documents

Publication Publication Date Title
CN101930974B (zh) 用于配置超低电压瞬态电压抑制器的底部源极n型金属氧化物半导体触发的齐纳箝位
CN102549926B (zh) 高速整流器电路
US7064407B1 (en) JFET controlled schottky barrier diode
CN105321944B (zh) 半导体集成电路装置
CN202205747U (zh) 半导体器件
CN103986449A (zh) 体偏置开关装置
US9793886B2 (en) Semiconductor device for high-voltage circuit
CN102629603A (zh) 半导体装置
CN106653752B (zh) 半导体器件
US7928509B2 (en) Integrated JFET and schottky diode
US20110180858A1 (en) Semiconductor Device
CN112470403A (zh) 包括晶体管和二极管的电路和器件
US20110316078A1 (en) Shielded level shift transistor
CN101847635B (zh) 结型晶体管与肖特基二极管的整合元件
EP2747284A1 (en) An active diode circuit
CN103077946B (zh) 在同一半导体衬底内形成电力和电路元件的半导体装置
US7943994B2 (en) Integrated PMOS transistor and Schottky diode
CN104969342A (zh) 半导体装置
US8258752B2 (en) Integrated PMOS transistor and Schottky diode and charging switch circuit employing the integrated device
CN101604656A (zh) 一种适于电源极性反转的pn结隔离方法
US20180175846A1 (en) Electronic switching and reverse polarity protection circuit
CN101847634A (zh) Pmos晶体管与肖特基二极管的整合元件
CN103730465B (zh) 一种线性恒流器件及其制作方法
TWI500166B (zh) Ｐｍｏｓ電晶體與蕭特基二極體之整合元件，及使用該整合元件之充電開關電路
TWI392099B (zh) 接面電晶體與蕭特基二極體之整合元件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120321

Termination date: 20190327