CN103137694A - 一种表面沟道场效应晶体管及其制造方法 - Google Patents

一种表面沟道场效应晶体管及其制造方法 Download PDF

Info

Publication number
CN103137694A
CN103137694A CN2011103972529A CN201110397252A CN103137694A CN 103137694 A CN103137694 A CN 103137694A CN 2011103972529 A CN2011103972529 A CN 2011103972529A CN 201110397252 A CN201110397252 A CN 201110397252A CN 103137694 A CN103137694 A CN 103137694A
Authority
CN
China
Prior art keywords
trap
polysilicon layer
type source
effect transistor
gate oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011103972529A
Other languages
English (en)
Other versions
CN103137694B (zh
Inventor
胡君
石晶
钱文生
罗啸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN201110397252.9A priority Critical patent/CN103137694B/zh
Publication of CN103137694A publication Critical patent/CN103137694A/zh
Application granted granted Critical
Publication of CN103137694B publication Critical patent/CN103137694B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

本发明公开了一种表面沟道场效应晶体管，包括：P型衬底上部形成有P阱和N阱，P阱上部两侧形成有N型源漏区，N阱上部两侧形成有P型源漏区；P型源漏区和N型源漏区旁侧形成有场氧区，P型源漏区和N型源漏区被场氧区隔离；P阱上方形成有栅氧化层、第一N+多晶硅层、第二N+多晶硅层和硅化钨层，P阱上方的栅氧化层、第一N+多晶硅层、第二N+多晶硅层和硅化钨层两侧形成有侧墙；N阱上方形成有栅氧化层、N-多晶硅层、第二N+多晶硅层和硅化钨层，N阱上方的栅氧化层、N-多晶硅、第二N+多晶硅层和硅化钨层两侧形成有侧墙。本发明还公开了一种表面沟道场效应晶体管的制造方法。本发明的场效应晶体管，在具备低阈值电压的同时具有稳定的电学性能。

Description

一种表面沟道场效应晶体管及其制造方法
技术领域
本发明涉及半导体制造领域，特别是涉及一种表面沟道场效应晶体管。本发明还涉及一种面沟道场效应晶体管的制造方法。
背景技术
便携器件需要利用深亚微米CMOS(互补金属氧化物半导体)电路低工作电压，节省功耗的特性。由于CMOS器件工作电压的降低，要求器件具有与之相对应较低的阈值电压并同时维持良好的电学特性。现有的CMOS器件主要有埋沟器件和表面沟道器。
埋沟器件与表面沟道器件相比由于表面散射较低而具有较高的少子迁移率，具有较低的阈值电压。但是埋沟器件存在以下一些缺点：一、电流通道远离界面，减小了器件的跨导，这一效应抵消了较高少子迁移率带来的优势。二、在埋沟器件中，一些两维效应的影响更为显著，例如DIBL(漏端电压引起的势垒降低)效应，随沟道长度减小而发生的阈值电压降低以及源漏穿通等。
表面沟道器件与埋沟器件相比具有更好的电学性能，更适合于深亚微米CMOS技术。低阈值电压表面沟道器件研发中的关键问题在于PMOS晶体管栅电极材料的选择。P型多晶硅栅极的表面沟道器件虽然能够达到较低的阈值电压水平，但面临电流驱动能力下降和栅氧稳定性等问题。由于硼杂质在硅化钨中的固溶度大，容易扩散到其中硅化钨。P型多晶硅作为栅电极的表面沟道PMOSFET(P型金属氧化层半导体场效晶体管)对于硼穿通的发生特别敏感。P型多晶硅栅极中的硼杂质能够扩散进入薄栅氧化层并最终到达MOS晶体管的沟道区域，从而使晶体管的电学性能发生改变，包括阈值电压漂移，电容-电压曲线变形，漏电流增加以及栅氧化层可靠性降低等等，而常规N型多晶硅栅极的表面沟道PMOS晶体管阈值电压偏高，不适合应用于深亚微米CMOS电路。
发明内容
本发明要解决的技术问题是提供一种表面沟道场效应晶体管，在具备低阈值电压的同时具有稳定的电学性能。
为解决上述技术问题，本发明的表面沟道场效应晶体管，包括：
P型衬底上部形成有并列的P阱和N阱，P阱上部两侧形成有N型源漏区，N阱上部两侧形成有P型源漏区；P型源漏区和N型源漏区旁侧形成有场氧区，P型源漏区和N型源漏区被场氧区隔离；P阱上方顺序形成有栅氧化层、第一N+多晶硅层、第二N+多晶硅层和硅化钨层，P阱上方的栅氧化层、第一N+多晶硅层、第二N+多晶硅层和硅化钨层两侧形成有侧墙；N阱上方顺序形成有栅氧化层、N-多晶硅层、第二N+多晶硅层和硅化钨层，N阱上方的栅氧化层、N-多晶硅、第二N+多晶硅层和硅化钨层两侧形成有侧墙。
所述第二N+多晶硅层具有砷离子。
所述N阱具有磷或砷离子。
所述P阱具有硼离子。
一种表面沟道场效应晶体管的制作方法，包括：
(1)在P型衬底上刻蚀制作场氧区；
(2)向场氧区填入氧化硅，进行化学机械抛光；
(3)注入P型离子、N型离子形成P阱、N阱；
(4)生长栅氧化层；
(5)在栅氧化层上淀积N-多晶硅层；
(6)在P阱上方的N-多晶硅层进行N离子注入，形成第一N+多晶硅层；
(7)淀积重掺杂多晶硅层形成第二N+多晶硅层，淀积硅化钨层；
(8)光刻、刻蚀制作多晶硅栅极；
(9)淀积氧化硅，干刻形成侧墙；
(10)在P阱中注入N型离子形成N型源漏区，在N阱中注入P型离子形成P型源漏区。
实施步骤(3)时，注入硼形成P阱，注入磷或砷形成N阱。
实施步骤(6)时，采用剂量为1e14cm-2至1e16cm-2，能量为2KeV至50KeV。
实施步骤(7)时，掺杂砷离子。
本发明场效应晶体管的N型多晶硅栅电极中，随着N型杂质浓度的增加，费米能级从禁带中线逐渐移向导带底方向。N型杂质浓度越大，费米能级位置越高。N型杂质浓度水平的高低决定了费米能级的位置，进一步影响了栅电极与衬底之间的功函数之差。轻掺杂的N型多晶硅层与重掺杂的N型多晶硅层相比，由于其功函数较高，栅极与器件沟道区域的功函数之差小，使得两者之间的接触电位差减小，从而使得器件表面出现强反型所需要的阈值电压降低，重掺杂的多晶硅层能与硅化钨层形成良好的欧姆接触。本发明的表面沟道场效应晶体管，在具备低阈值电压的同时具有稳定的电学性能。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1是本发明场效应晶体管的示意图。
图2是本发明制造方法的流程图。
图3是本发明制造方法的示意图一，显示步骤(1)生成的器件。
图4是本发明制造方法的示意图二，显示步骤(2)生成的器件。
图5是本发明制造方法的示意图三，显示步骤(3)生成的器件。
图6是本发明制造方法的示意图四，显示步骤(4)生成的器件。
图7是本发明制造方法的示意图五，显示步骤(5)生成的器件。
图8是本发明制造方法的示意图六，显示步骤(6)生成的器件。
图9是本发明制造方法的示意图七，显示步骤(7)生成的器件。
图10是本发明制造方法的示意图八，显示步骤(8)生成的器件。
图11是本发明制造方法的示意图九，显示步骤(9)生成的器件。
附图标记说明
101是P型衬底    102是场氧区
103是P阱        104是N阱
105是栅氧化层         106是N-多晶硅层
107是第一N+多晶硅层   108是第二N+多晶硅层
109是侧墙             110是N型源漏区
111是P型源漏区        112是硅化钨层。
具体实施方式
如图1所示，本发明的表面沟道场效应晶体管，包括：
P型衬底101上部形成有并列的P阱103和N阱104，P阱103上部两侧形成有N型源漏区110，N阱104上部两侧形成有P型源漏区111；P型源漏区111和N型源漏区110旁侧形成有场氧区102，P型源漏区111和N型源漏区110被场氧区102隔离；P阱103上方顺序形成有栅氧化层105、第一N+多晶硅层107、第二N+多晶硅层108和硅化钨层112，P阱103上方的栅氧化层105、第一N+多晶硅层107、第二N+多晶硅层108和硅化钨层112两侧形成有侧墙109；N阱104上方顺序形成有栅氧化层105、N-多晶硅层106、第二N+多晶硅层108和硅化钨层112，N阱104上方的栅氧化层105、N-多晶硅106、第二N+多晶硅层108和硅化钨层112两侧形成有侧墙112。
如图2所示，本发明表面沟道场效应晶体管的制造方法，包括：
(1)如图3所示，在P型衬底101上刻蚀制作场氧区102；
(2)如图4所示，向场氧区102填入氧化硅，进行化学机械抛光；
(3)如图5所示，注入P型离子、N型离子形成P阱103、N阱104；
(4)如图6所示，生长栅氧化层105；
(5)如图7所示，在栅氧化层105上淀积N-多晶硅层106；
(6)如图8所示，在P阱103上方的N-多晶硅层106进行N离子注入，形成第一N+多晶硅层107；
(7)如图9所示，淀积重掺杂多晶硅层形成第二N+多晶硅层108，淀积硅化钨层112；
(8)如图10所示，光刻、刻蚀制作多晶硅栅极；
(9)如图11所示，淀积氧化硅，干刻形成侧墙；
(10)在P阱中注入N型离子形成N型源漏区，在N阱中注入P型离子形成P型源漏区形成如图1所示器件。
以上通过具体实施方式和实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (8)

1.一种表面沟道场效应晶体管，其特征是，包括：P型衬底上部形成有并列的P阱和N阱，P阱上部两侧形成有N型源漏区，N阱上部两侧形成有P型源漏区；P型源漏区和N型源漏区旁侧形成有场氧区，P型源漏区和N型源漏区被场氧区隔离；P阱上方顺序形成有栅氧化层、第一N+多晶硅层、第二N+多晶硅层和硅化钨层，P阱上方的栅氧化层、第一N+多晶硅层、第二N+多晶硅层和硅化钨层两侧形成有侧墙；N阱上方顺序形成有栅氧化层、N-多晶硅层、第二N+多晶硅层和硅化钨层，N阱上方的栅氧化层、N-多晶硅、第二N+多晶硅层和硅化钨层两侧形成有侧墙。
2.如权利要求1所述的场效应晶体管，其特征是：所述第二N+多晶硅层具有砷离子。
3.如权利要求1所述的场效应晶体管，其特征是：所述N阱具有磷或砷离子。
4.如权利要求1所述的场效应晶体管，其特征是：所述P阱具有硼离子。
5.一种表面沟道场效应晶体管的制作方法，其特征是，包括：
(1)在P型衬底上刻蚀制作场氧区；
(2)向场氧区填入氧化硅，进行化学机械抛光；
(3)注入P型离子、N型离子形成P阱、N阱；
(4)生长栅氧化层；
(5)在栅氧化层上淀积N-多晶硅层；
(6)在P阱上方的N-多晶硅层进行N离子注入，形成第一N+多晶硅层；
(7)淀积重掺杂多晶硅层形成第二N+多晶硅层，淀积硅化钨层；
(8)光刻、刻蚀制作多晶硅栅极；
(9)淀积氧化硅，干刻形成侧墙；
(10)在P阱中注入N型离子形成N型源漏区，在N阱中注入P型离子形成P型源漏区。
6.如权利要求5所述的制造方法，其特征是：实施步骤(3)时，注入硼形成P阱，注入磷或砷形成N阱。
7.如权利要求5所述的制造方法，其特征是：实施步骤(6)时，采用剂量为1e14cm-2至1e16cm-2，能量为2KeV至50KeV。
8.如权利要求5所述的制造方法，其特征是：实施步骤(7)时，掺杂砷离子。
CN201110397252.9A 2011-12-02 2011-12-02 一种表面沟道场效应晶体管及其制造方法 Active CN103137694B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110397252.9A CN103137694B (zh) 2011-12-02 2011-12-02 一种表面沟道场效应晶体管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110397252.9A CN103137694B (zh) 2011-12-02 2011-12-02 一种表面沟道场效应晶体管及其制造方法

Publications (2)

Publication Number Publication Date
CN103137694A true CN103137694A (zh) 2013-06-05
CN103137694B CN103137694B (zh) 2016-01-20

Family

ID=48497278

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110397252.9A Active CN103137694B (zh) 2011-12-02 2011-12-02 一种表面沟道场效应晶体管及其制造方法

Country Status (1)

Country Link
CN (1) CN103137694B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108063146A (zh) * 2017-12-15 2018-05-22 上海华力微电子有限公司 Cmos图像传感器的制造方法
US10438854B2 (en) 2014-08-11 2019-10-08 Silergy Semiconductor Technology (Hangzhou) Ltd Method for manufacturing CMOS structure

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5567638A (en) * 1995-06-14 1996-10-22 National Science Council Method for suppressing boron penetration in PMOS with nitridized polysilicon gate
CN1183637A (zh) * 1996-11-27 1998-06-03 Lg半导体株式会社 Mos器件的制造方法
US6323094B1 (en) * 1998-02-06 2001-11-27 Tsmc Acer Semiconductor Manufacturing Inc. Method to fabricate deep sub-μm CMOSFETs
KR20050081105A (ko) * 2004-02-12 2005-08-18 삼성전자주식회사 듀얼 게이트 ｃｍｏｓ 트랜지스터 소자의 폴리실리콘게이트 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5567638A (en) * 1995-06-14 1996-10-22 National Science Council Method for suppressing boron penetration in PMOS with nitridized polysilicon gate
CN1183637A (zh) * 1996-11-27 1998-06-03 Lg半导体株式会社 Mos器件的制造方法
US6323094B1 (en) * 1998-02-06 2001-11-27 Tsmc Acer Semiconductor Manufacturing Inc. Method to fabricate deep sub-μm CMOSFETs
KR20050081105A (ko) * 2004-02-12 2005-08-18 삼성전자주식회사 듀얼 게이트 ｃｍｏｓ 트랜지스터 소자의 폴리실리콘게이트 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10438854B2 (en) 2014-08-11 2019-10-08 Silergy Semiconductor Technology (Hangzhou) Ltd Method for manufacturing CMOS structure
CN108063146A (zh) * 2017-12-15 2018-05-22 上海华力微电子有限公司 Cmos图像传感器的制造方法

Also Published As

Publication number Publication date
CN103137694B (zh) 2016-01-20

Similar Documents

Publication Publication Date Title
CN102664165B (zh) 基于标准cmos ic工艺制备互补隧穿场效应晶体管的方法
CN101800228B (zh) 半导体装置
US8198673B2 (en) Asymmetric epitaxy and application thereof
CN101262010B (zh) 金属氧化物半导体晶体管及高压金属氧化物半导体晶体管
CN102386234B (zh) 半导体元件与其形成方法
US8704300B1 (en) Semiconductor device and fabricating method thereof
US9048267B2 (en) Semiconductor device
CN103178093B (zh) 高压结型场效应晶体管的结构及制备方法
US8981421B2 (en) Strip-shaped gate-modulated tunneling field effect transistor and a preparation method thereof
KR20100064264A (ko) 반도체 소자 및 이의 제조 방법
US20210167175A1 (en) Transistor Device with a Field Electrode that Includes Two Layers
CN104377244A (zh) 一种降低ldmos导通电阻的器件结构
CN105448916A (zh) 晶体管及其形成方法
CN101916776A (zh) 具有bts结构的soimos器件及其制作方法
US8723256B1 (en) Semiconductor device and fabricating method thereof
CN101661889B (zh) 一种部分耗尽的绝缘层上硅mos晶体管的制作方法
CN102487084B (zh) Mosfet及其制造方法
CN104992943B (zh) Sonos存储器的制作工艺方法
CN103137694B (zh) 一种表面沟道场效应晶体管及其制造方法
CN104425359B (zh) 半导体结构的形成方法
CN102208449B (zh) 一种soi体接触mos晶体管及其形成方法
KR20110078861A (ko) 수평형 디모스 트랜지스터
TWI503972B (zh) 橫向式絕緣閘雙極電晶體及其製造方法
CN103367146B (zh) 半导体装置的制作方法
CN107180856B (zh) 一种pmos器件结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140110

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TA01 Transfer of patent application right

Effective date of registration: 20140110

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Applicant before: Shanghai Huahong NEC Electronics Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant