CN106898657A - 半导体元件 - Google Patents

半导体元件 Download PDF

Info

Publication number
CN106898657A
CN106898657A CN201510961986.3A CN201510961986A CN106898657A CN 106898657 A CN106898657 A CN 106898657A CN 201510961986 A CN201510961986 A CN 201510961986A CN 106898657 A CN106898657 A CN 106898657A
Authority
CN
China
Prior art keywords
well region
conductivity
supplementary
semiconductor element
isolation structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510961986.3A
Other languages
English (en)
Other versions
CN106898657B (zh
Inventor
萧世楹
杨庆忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to CN201510961986.3A priority Critical patent/CN106898657B/zh
Priority to US14/995,174 priority patent/US9691911B1/en
Publication of CN106898657A publication Critical patent/CN106898657A/zh
Application granted granted Critical
Publication of CN106898657B publication Critical patent/CN106898657B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开一种半导体元件，该半导体元件包含有一基底、一形成于该基底内的第一阱区、一形成于该第一阱区内的第一隔离结构、一形成于该第一阱区内的萧基势垒结构、以及多个形成于该第一阱区上的辅助结构。该基底包含有一第一导电型态，该第一阱区包含有一第二导电型态，且该第二导电型态与该第一导电型态互补。更重要的是，该等辅助结构实体接触该第一阱区。

Description

半导体元件
技术领域
本发明涉及一种半导体元件，尤其是涉及一种具有萧基二极管(SchottkyDiode)的半导体元件。
背景技术
萧基二极管为一种以电子作为载流子的单极性元件，因没有载流子复合(carrierrecombination)的因素，而享有速度快，以及施加低正向偏压(forward bias voltage，Vf)时即有较大的顺向电流与较短的反向回复时间(reverse recovery time；tRR)等特性。此外，萧基二极管在高频运作时，不会产生类似如PN接面电流信号难以快速截止的现象。
请参阅图1与图2，图1与图2为现有具有萧基二极管的半导体元件的示意图。如图1与图2所示，现有具有萧基二极管的半导体元件100的结构，至少具有一基底102、一大范围的n型阱区104、一环状绝缘层106、一金属硅化物层108、一环状隔离结构110以及一作为源极的n型掺杂区112。如图1与图2所示，环状绝缘层106，例如是自对准金属硅化物阻挡(self-aligned silicide blocking，以下简称为SAB)层，形成在n型阱区104上，用以定义出金属硅化物层108所欲形成的区域，而此金属硅化物层108与n型阱区104即形成一萧基二极管。
另外需注意的是，在基底102上仍设置有其他的集成电路组成元件，举例来说，基底102上可设置有晶体管元件。并且在完成基底102上其他组成元件的制作后，通常于基底102上形成一内层介电(inter-layer dielectric，以下简称为ILD)层130，并通过平坦化制作工艺移除多余的介电材料。然而，如图1所示，在进行平坦化制作工艺时，由于萧基二极管是设置在一大范围的n型阱区104上，而此处元件密度与其他区域元件密度的不同，故平坦化制作工艺常在此发生过度研磨(over-polishing)的问题，或称盘凹效应(dishingeffect)。是以，通常在平坦化制作工艺之后，萧基二极管上的ILD层130内常形成一凹槽140，造成后续内连线结构的建置问题。
此外，在形成ILD层130之后，半导体集成电路或可依产品需要再进行其他步骤，例如进行取代金属栅极(replacement metal gate，以下简称为RMG)制作工艺。此时ILD层130的平坦化制作工艺会更进一步研磨基底102上的其他膜层，例如接触洞蚀刻停止层(contact etch stop layer，CESL)124甚或晶体管元件内原本用来保护虚置栅极120的硬掩模层/覆盖层122。在此研磨制作工艺中，盘凹效应可能进一步恶化，甚至造成金属硅化物层108的损害。除此之外，在RMG制作工艺中，移除虚置栅极120形成栅极沟槽(图未示)，并于栅极沟槽内填入功函数金属层与填充金属层，以及再度进行平坦化制作工艺以移除多余金属材料以形成金属栅极150时，金属材料152将会如图2所示，残留于凹槽140中，严重影响后续内连线结构的建置。
由此可知，具有萧基二极管的半导体元件因萧基二极管的存在产生许多制作工艺上的困难，更有可能导致集成电路整体电路可靠性的问题。因此，目前仍需要一种可避免上述问题的半导体元件。
发明内容
根据本发明的一实施例，提供一种半导体元件，该半导体元件包含有一基底、一形成于该基底内的第一阱区、一形成于该第一阱区内的第一隔离结构、一形成于该第一阱区内的萧基势垒结构、以及多个形成于该第一阱区上的辅助结构。该基底包含有一第一导电型态，该第一阱区包含有一第二导电型态，且该第二导电型态与该第一导电型态互补(complementary)。更重要的是，该等辅助结构实体接触第一阱区。
根据本发明的一实施例，另提供一种半导体元件，该半导体元件包含有一基底、一形成于该基底内的第一阱区、一形成于该第一阱区内的第一隔离结构、一形成于该第一阱区内的萧基势垒结构、多个形成于该第一阱区上的辅助结构、以及多个形成于该第一阱区内的第一接触插塞。该基底包含有一第一导电型态，该第一阱区包含有一第二导电型态，且该第二导电型态与该第一导电型态互补。该等辅助结构实体接触该第一阱区，且该等辅助结构与该等第一接触插塞彼此电连接。
根据本发明所提供的半导体元件，在第一阱区内形成多个电性浮置(electrically floating)或与接触插塞电连接的辅助结构，以增加萧基二极管处的元件密度，故可有效地避免后续平坦化制作工艺中发生盘凹效应。
附图说明
图1与图2为现有具有萧基二极管的半导体元件的示意图；
图3为本发明所提供的一具有萧基二极管的半导体元件的第一优选实施例的布局结构示意图；
图4为第一优选实施例所提供的具有萧基二极管的半导体元件的示意图，且为图3中沿A-A’切线所得的剖视图；
图5为本发明所提供的一具有萧基二极管的半导体元件的第二优选实施例的布局结构示意图；
图6为第二优选实施例所提供的具有萧基二极管的半导体元件的示意图，且为图5中沿B-B’切线所得的剖视图；
图7～图10分别为本发明所提供的具有萧基二极管的半导体元件中，辅助结构的其他实施型态的示意图。
主要元件符号说明
100 具有萧基二极管的半导体元件
102 基底
104 n型阱区
106 环状绝缘层
108 金属硅化物层
110 环状隔离结构
112 n型掺杂区
120 虚置栅极
122 硬掩模层/覆盖层
124 接触洞蚀刻停止层
130 内层介电层
140 凹槽
150 金属栅极
152 残余金属材料
200、300 具有萧基二极管的半导体元件
202、302 基底
204、304 第一阱区
206、306 第二阱区
210、310 第一隔离结构
212、312 第二隔离结构
220、320 第一掺杂区
222、322 第二掺杂区
230、330、430 自对准金属硅化物阻挡层
232、332 预定区域
240、340、440 辅助结构
242 栅极导电层
342 导电层
344 介电层
250、350、450 萧基势垒结构
260、360、460 第一接触插塞
262 第二接触插塞
A-A’、B-B’ 切线
S 源极
D 漏极
具体实施方式
请参阅图3与图4，图3为本发明所提供的一具有萧基二极管的半导体元件的第一优选实施例的布局结构示意图，图4为第一优选实施例所提供的具有萧基二极管的半导体元件的示意图，且图4为图3中沿A-A’切线所得的剖视图。如图3与图4所示，本优选实施例提供一具有萧基二极管的半导体元件200，其包含有一基底202，基底202包含有一第一导电型态，且在本实施例中第一导电型态为p型。另外，在本实施例中基底202可为一硅基底，然而基底202可包含任何合适的材料。举例来说，在本发明的其他实施例中，基底202可包含元素半导体例如锗(germanium)，基底202也可包含化合物半导体例如锑化铟(indiumantimonide，InSb)、砷化铟(indium arsenide，InAs)、磷化铟(indium phosphide，InP)、氮化镓(gallium nitride，GaN)、砷化镓(gallium arsenide，GaAs)、锑化镓(galliumantimonide，GaSb)、碲化铅(lead telluride，PbTe)，或上述材料的组合。此外，在本发明的其他实施例中，基底202上也可包含外延(epitaxial)层。基底202内，如图3与图4所示，形成有环状的第一隔离结构210与环状的第二隔离结构212。在本实施例中第一隔离结构210与第二隔离结构212可包含浅沟隔离(shallow trench isolation，以下简称为STI)结构，但不限于此。
请继续参阅图3与图4。基底202内形成有一第一阱区204，且第一阱区204包含有一第二导电型态。第二导电型态与第一导电型态互补(complementary)，因此在本优选实施例中，第二导电型态为n型。此外如图3与图4所示，第一隔离结构210形成于第一阱区204内，而第二隔离结构212形成于基底202内，尤其是形成于基底202与第一阱区204之间。且第二隔离结构212环绕第一隔离结构210与第一阱区204，用以提供半导体元件200与其他元件之间的电性隔离。另外，在第一隔离结构210下方的第一阱区204内，设置有一环状的第二阱区206(仅示于图4)，且第二阱区206包含该第一导电型态。在环状的第一隔离结构210内侧，设置有一环状的第一掺杂区220。如图3与图4所示，第一掺杂区220形成于第一阱区204内，且第一掺杂区220包含第一导电型态，故第一掺杂区220为一p型掺杂区。而在第一隔离结构210与第二隔离结构212之间，还设置有一环状的第二掺杂区222，且第二掺杂区222包含第二导电型态，故第二掺杂区222为一n型掺杂区。另外需注意的是，第二掺杂区222作为具有萧基二极管的半导体元件200的源极S。
请继续参阅图3与图4。在本优选实施例中，基底202上还形成一环状的SAB层230。此外需注意的是，第一掺杂区220形成于SAB层230下方，且第一掺杂区220完全被SAB层230覆盖。此一环状的SAB层230可定义出一预定区域232，而预定区域232即为萧基二极管的预定形成范围。更重要的是，在本优选实施例中，基底202上还形成多个辅助结构240，形成于第一阱区204上，且如图4所示，辅助结构240实体接触第一阱区204。在此需注意的是，辅助结构240可包含多晶硅。又或者，在RMG制作工艺中，作为虚置栅极的多晶硅可被金属栅极取代，此时可同时移除第一阱区上204的多晶硅并以与金属栅极相同的金属材料(例如包含阻障金属层、功函数金属层、与填充金属层)取代多晶硅。因此，辅助结构240可包含一导电层，且该导电层可以是多晶硅层或金属层。此外，辅助结构240的导电层可依产品所需而为一单一导电层或一复合导电层。更重要的是，此导电层实体接触并电连接第一阱区204。如图3所示，在本优选实施例中辅助结构240排列成一阵列图案，但不限于此。在本发明的其他实施例中，辅助结构240也可排列成格栅图案、框状图案或条状图案，该等图案绘示于图7～图10，并将于后续说明中详述。
另外值得注意的是，本优选实施例所提供的具有萧基二极管的半导体元件200中，所有的组成元件可依制作工艺需要与基底202上其他的半导体元件同时形成。举例来说，第一隔离结构210与第二隔离结构212即可与基底202上其他区域所需的隔离结构(图未示)利用STI制作工艺同时形成，辅助结构240可与基底202上用以作为栅极导电层242的多晶硅或金属材料(图皆未示)同时形成，而SAB层230则可与基底202上其他区域所需的SAB层(图未示)同时形成。上述元件的形成步骤与步骤顺序为本领域所熟知者，故于此不加以赘述。更重要的是，在完成上述组成元件以及基底202内其他阱区或掺杂区域的制作后，可进行金属硅化物制作工艺。熟悉该项技术的人士应知，在半导体集成电路中，常于栅极结构、源极/漏极或其他半导体材料上需形成金属材料以建置电连接之处形成金属硅化物，以降低半导体材料与金属材料等相异材料之间的接触电阻。而在本优选实施例中，即可利用金属硅化制作工艺，在暴露出来的第一阱区204表面形成一金属硅化物层，且此一形成于第一阱区204内的金属硅化物层即作为一萧基势垒结构250。据此，萧基势垒结构250与其下方的第一阱区204构成一萧基二极管。值得注意的是，在第一阱区204内SAB层230与辅助结构240形成之处，金属材料被SAB层230与辅助结构240阻挡而无法与硅材料反应，故SAB层230与辅助结构240形成之处未能有萧基势垒结构250的形成。且如图3所示，萧基势垒结构250可形成辅助结构240之间。
请继续参阅图3与图4。本优选实施例所提供的具有萧基二极管的半导体元件200还包含有多个第一接触插塞260与多个第二接触插塞262。第一接触插塞260与多个第二接触插塞262都形成于第一阱区204内，其中第一接触插塞260实体接触并电连接第一阱区204，且第一接触插塞260还电连接至一漏极D。值得注意的是，本优选实施例所提供的第二接触插塞262分别形成于辅助结构240上。更重要的是，在本优选实施例中，由于辅助结构240为实体接触第一阱区204的导电层，故形成于辅助结构240上的第二接触插塞262通过辅助结构240与第一阱区204电连接。由此可知，辅助结构240通过第一阱区204与第一接触插塞260电连接，而第二接触插塞262则通过第一阱区204与辅助结构240与第一接触插塞260电连接。
根据本优选实施例所提供的具有萧基二极管的半导体元件200，在第一阱区204内形成多个与接触插塞260/262电连接的辅助结构240。因此，在完成ILD层沉积并进行平坦化制作工艺，以及完成RMG制作工艺的金属栅极填充以及平坦化制作工艺时，辅助结构240能在原本第一阱区204内大范围的空旷处增加元件密度，故可有效地避免上述平坦化制作工艺中发生盘凹效应。
请参阅图5与图6，图5为本发明所提供的一具有萧基二极管的半导体元件的第二优选实施例的布局结构示意图，图6为第二优选实施例所提供的具有萧基二极管的半导体元件的示意图，且图6为图5中沿B-B’切线所得的剖视图。首先需知的是，本实施例中与第一优选实施例相同的组成元件可包含相同的导电型态与材料选择，故该等细节于后续说明中将不再赘述。如图5与图6所示，本优选实施例提供一具有萧基二极管的半导体元件300，其包含有一基底302，且基底302内如图5与图6所示，形成有环状的第一隔离结构310与环状的第二隔离结构312。在本实施例中第一隔离结构310与第二隔离结构312可包含STI结构，但不限于此。
请继续参阅图5与图6。基底302内形成有一第一阱区304，且第一隔离结构310形成于第一阱区304内，而第二隔离结构312形成于基底302与第一阱区304之间，并环绕第一隔离结构310与第一阱区304，用以提供半导体元件300与其他元件之间的电性隔离。另外，在第一隔离结构310下方的第一阱区304内，设置有一环状的第二阱区306(仅示于图6)。在环状的第一隔离结构310内侧，设置有一环状的第一掺杂区320。如图5与图6所示，第一掺杂区320形成于第一阱区304内，而在第一隔离结构310与第二隔离结构312之间，还设置有一环状的第二掺杂区322。另外需注意的是，第二掺杂区322作为具有萧基二极管的半导体元件300的源极S。
请继续参阅图5与图6。在本优选实施例中，基底302上更形成一环状的SAB层330。此外需注意的是，第一掺杂区320形成于SAB层330下方，且第一掺杂区320完全被SAB层330覆盖。此一环状的SAB层330可定义出一预定区域332，而预定区域332即为萧基二极管的预定形成范围。更重要的是，在本优选实施例中，基底302上还形成多个辅助结构340，形成于第一阱区304上。且如图6所示，辅助结构340实体接触第一阱区304。在此需注意的是，本优选实施例中的辅助结构340包含一导电层342与一介电层344，且导电层342形成于介电层344上。如图6所示，辅助结构340的介电层344实体接触第一阱区304，然而辅助结构的导电层342通过介电层344与第一阱区304电性隔离。由此可知，辅助结构340虽然与第一阱区304实体接触，但辅助结构340通过介电层344与第一阱区304电性隔离。辅助结构340可与基底302上其他元件同时形成，举例来说，辅助结构340的介电层344可与基底上其他MOS元件的栅极介电层同时形成，而其导电层342可与MOS元件的栅极导电层同时形成。因此，辅助结构340的导电层342可包含多晶硅。又或者，在RMG制作工艺中，作为虚置栅极的多晶硅可被金属栅极取代，此时可同时移除第一阱区上304的多晶硅，并以与金属栅极相同的材料(例如包含高介电常数(high-k)栅极介电层、阻障金属层、功函数金属层、与填充金属层)取代。简单地说，辅助结构340的介电层344可包含一现有栅极介电层或一high-k栅极介电层，而辅助结构340的导电层342则可包含多晶硅层或金属层。此外，辅助结构340的导电层342可依产品所需而为一单一导电层或一复合导电层。此外，本优选实施例中辅助结构340排列成一阵列图案，但不限于此。在本发明的其他实施例中，辅助结构340也可排列成格栅图案、框状图案或条状图案，该等图案绘示于图7～图10，并将于后续说明中详述。
另外值得注意的是，本优选实施例所提供的具有萧基二极管的半导体元件300中，所有的组成元件可依制作工艺需要与基底302上其他的半导体元件同时形成。举例来说，第一隔离结构310与第二隔离结构312即可与基底302上其他区域所需的隔离结构(图未示)利用STI制作工艺同时形成，辅助结构340的导电层342与介电层344可与基底302上其他区域的导电层342与介电层344同时形成，而SAB层330则可与基底302上其他区域所需的SAB层(图未示)同时形成。上述元件的形成步骤与步骤顺序为本领域所熟知者，故于此不加以赘述。更重要的是，在完成上述组成元件以及基底302内其他阱区或掺杂区域的制作后，可进行金属硅化物制作工艺。而在本优选实施例中，即可利用金属硅化制作工艺，在暴露出来的第一阱区304表面形成一金属硅化物层，且此一形成于第一阱区304内的金属硅化物层即作为一萧基势垒结构350。据此，萧基势垒结构350与其下方的第一阱区304构成一萧基二极管。如前所述，在第一阱区304内，SAB层330与辅助结构340形成之处因金属材料被SAB层330与辅助结构340阻挡而无法与硅材料反应，故SAB层330与辅助结构340形成之处并未有萧基势垒结构350的形成。且如图5与图6所示，萧基势垒结构350可形成辅助结构340之间。
请继续参阅图5与图6。本优选实施例所提供的具有萧基二极管的半导体元件300还包含有多个形成于第一阱区304内的第一接触插塞360，第一接触插塞360实体接触并电连接第一阱区304，且第一接触插塞360电连接至一漏极D。值得注意的是，本优选实施例所提供的辅助结构340通过介电层344与第一阱区304电性隔离，因此辅助结构340还与第一阱区304上的第一接触插塞360电性隔离。由此可知，本优选实施例所提供的辅助结构340为一与其他组成元件都电性隔离的结构，故本优选实施例所提供的辅助结构340也可被视为电性浮置(electrically floating)。
根据本优选实施例所提供的具有萧基二极管的半导体元件300，在第一阱区304内形成多个电性浮置的辅助结构340。因此，在完成ILD层沉积并进行平坦化制作工艺，以及完成RMG制作工艺的金属栅极填充以及平坦化制作工艺时，辅助结构340能在原本第一阱区304内大范围的空旷处增加元件密度，故可有效地避免上述平坦化制作工艺中发生盘凹效应。
另外，请参阅图7～图10，图7～图10为本发明所提供的具有萧基二极管的半导体元件中，辅助结构的其他实施型态。值得注意的是，在图7～图10中仅绘示出辅助结构、SAB层、萧基势垒结构以及第一接触插塞，以强调上述四者的空件配置关系，然而熟悉该项技术的人士仍可依据前述的第一与第二优选实施例了解本发明中辅助结构、SAB层、萧基势垒结构、第一接触插塞与其他组成元件的关系。此外需注意的是，图7～图10所述的实施型态也可实施于第一优选实施例或本发明的其他实施例中。如图7所示，本实施例所提供的辅助结构440的排列图案，除上述的阵列图案外，在本发明的一实施例中，辅助结构440可排列成一框状图案，甚或形成一如图7所示的框状连续形结构。且如图7所示，辅助结构440设置于第一接触插塞460与SAB层430之间。此外，框状连续形结构的数量可依产品需要增加，不限于图7所示者。举例来说，辅助结构440可如图8所示，为同心设置的多个框状连续形结构。又或者，辅助结构400可以包含一大框与多个设置于大框内的小框，而不限于图8所示者。如图9所示，在本发明的另一实施例中，辅助结构440可为条状图案，且辅助结构440设置于第一接触插塞460彼此之间，以及第一接触插塞460与SAB层430之间。如图10所示，在本发明的另一实施例中，辅助结构440包含格栅图案，且第一接触插塞460设置于此一格栅图案的网眼内。因此，辅助结构440可视为设置于第一接触插塞460彼此之间，以及第一接触插塞460与SAB层430之间。另外需注意的是，当辅助结构440与第一接触插塞460电连接时，辅助结构440上还可如第一优选实施例所述，设置有第二接触插塞(图未示)。重要的是，不论辅助结构440的图案形状为何，辅助结构440的设置都是为了增加萧基二极管形成处的元件密度，以避免后续平坦化制作工艺中发生盘凹效应。
综上所述，根据本发明所提供的半导体元件，在第一阱区内形成多个电性浮置或与接触插塞电连接的辅助结构，以增加萧基二极管处的元件密度，故可有效地避免后续平坦化制作工艺中发生盘凹效应。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。

Claims (20)

1.一种半导体元件，包含有：
基底，包含有一第一导电型态；
第一阱区，形成于该基底内，该第一阱区包含有一第二导电型态，且该第二导电型态与该第一导电型态互补(complementary)；
第一隔离结构，形成于该第一阱区内；
萧基势垒结构，形成于该第一阱区内；以及
多个辅助结构，形成于该第一阱区上，且该多个辅助结构实体接触该第一阱区。
2.如权利要求1所述的半导体元件，还包含多个第一接触插塞，形成于该第一阱区内。
3.如权利要求2所述的半导体元件，其中该多个辅助结构与该多个第一接触插塞与该第一阱区电性隔离。
4.如权利要求3所述的半导体元件，其中该多个辅助结构分别包含一介电层，且该介电层接触该第一阱区。
5.如权利要求4所述的半导体元件，其中该多个辅助结构分别包含一导电层，形成于该介电层上。
6.如权利要求2所述的半导体元件，还包含多个第二接触插塞，分别形成于该多个辅助结构上。
7.如权利要求6所述的半导体元件，其中该多个第一接触插塞与该多个第二接触插塞彼此电连接。
8.如权利要求7所述的半导体元件，其中该多个辅助结构分别包含一导电层，且该导电层接触该第一阱区。
9.如权利要求1所述的半导体元件，其中该多个辅助结构排列成一阵列图案、一框状图案、一格栅图案、或一条状图案。
10.如权利要求1所述的半导体元件，还包含：
第二阱区，形成于该第一隔离结构下方的该第一阱区内，且该第二阱区包含该第一导电型态；
第二隔离结构，形成于该基底内，且该第二隔离结构环绕该第一隔离结构与该第一阱区；
第一掺杂区，形成于该第一阱区内，且该第一掺杂区包含该第一导电型态；以及
第二掺杂区，形成于该第一隔离结构与该第二隔离结构之间，且该第二掺杂区包含该第二导电型态。
11.如权利要求10所述的半导体元件，还包含一自对准金属硅化物阻挡(salicideblock，SAB)层，形成于该基底上，且该第一掺杂区形成于该SAB层下。
12.如权利要求11所述的半导体元件，其中该萧基势垒结构形成于该多个辅助结构之间，和/或形成于该多个辅助结构与该SAB层之间。
13.一种半导体元件，包含有：
基底，包含有一第一导电型态；
第一阱区，形成于该基底内，该第一阱区包含有一第二导电型态，且该第二导电型态与该第一导电型态互补；
第一隔离结构，形成于该第一阱区内；
萧基势垒结构，形成于该第一阱区内；
多个辅助结构，形成于该第一阱区上，且该多个辅助结构实体接触该第一阱区；以及
多个第一接触插塞，形成于该第一阱区内，且该多个辅助结构与该多个第一接触插塞彼此电连接。
14.如权利要求13所述的半导体元件，还包含多个第二接触插塞，分别形成于多个虚置栅极上。
15.如权利要求14所述的半导体元件，其中该多个第一接触插塞与该多个第二接触插塞彼此电连接。
16.如权利要求13所述的半导体元件，其中该多个辅助结构分别包含导电层，且该导电层接触该第一阱区。
17.如权利要求13所述的半导体元件，其中该多个辅助结构排列成一阵列图案、一框状图案、一格栅图案、或一条状图案。
18.如权利要求13所述的半导体元件，还包含：
第二阱区，形成于该第一隔离结构下方的该第一阱区内，且该第二阱区包含该第一导电型态；
第二隔离结构，形成于该基底内，且该第二隔离结构环绕该第一隔离结构与该第一阱区；
第一掺杂区，形成于该第一阱区内，且该第一掺杂区包含该第一导电型态；以及
第二掺杂区，形成于该第一隔离结构与该第二隔离结构之间，且该第二掺杂区包含该第二导电型态。
19.如权利要求18所述的半导体元件，还包含一SAB层，形成于该基底上，且该第一掺杂区形成于该SAB层下。
20.如权利要求19所述的半导体元件，其中该萧基势垒结构形成于该多个辅助结构之间，和/或形成于该多个辅助结构与该SAB层之间。
CN201510961986.3A 2015-12-21 2015-12-21 半导体元件 Active CN106898657B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201510961986.3A CN106898657B (zh) 2015-12-21 2015-12-21 半导体元件
US14/995,174 US9691911B1 (en) 2015-12-21 2016-01-13 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510961986.3A CN106898657B (zh) 2015-12-21 2015-12-21 半导体元件

Publications (2)

Publication Number Publication Date
CN106898657A true CN106898657A (zh) 2017-06-27
CN106898657B CN106898657B (zh) 2022-02-01

Family

ID=59066432

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510961986.3A Active CN106898657B (zh) 2015-12-21 2015-12-21 半导体元件

Country Status (2)

Country Link
US (1) US9691911B1 (zh)
CN (1) CN106898657B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109148606A (zh) * 2017-06-28 2019-01-04 联华电子股份有限公司 高压元件
TWI742306B (zh) * 2017-09-29 2021-10-11 台灣積體電路製造股份有限公司 雙極性接面型電晶體、其形成方法以及相關之積體電路

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110504326B (zh) 2018-05-17 2022-10-14 联华电子股份有限公司 萧特基二极管
US10896953B2 (en) * 2019-04-12 2021-01-19 Globalfoundries Inc. Diode structures
US20230044360A1 (en) * 2021-08-04 2023-02-09 Halo Microelectronics International Latch-up Free High Voltage Device

Citations (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05343546A (ja) * 1992-06-10 1993-12-24 Nec Corp 半導体集積回路
CN1255741A (zh) * 1998-11-27 2000-06-07 世大积体电路股份有限公司 表面平坦化的方法
JP2000349143A (ja) * 1999-06-08 2000-12-15 Mitsubishi Electric Corp 半導体装置
CN1387249A (zh) * 2001-05-22 2002-12-25 华邦电子股份有限公司 集成电路研磨平坦化的方法
US20030178647A1 (en) * 2000-04-19 2003-09-25 Mitsubishi Denki Kabushiki Kaisha Semiconductor device with dummy patterns
CN1897247A (zh) * 2005-07-14 2007-01-17 台湾积体电路制造股份有限公司 一半导体元件以及该半导体元件的制造方法与制造装置
KR100780967B1 (ko) * 2006-12-07 2007-12-03 삼성전자주식회사 고전압용 쇼트키 다이오드 구조체
CN101295711A (zh) * 2007-04-27 2008-10-29 东部高科股份有限公司 半导体器件及其制造方法
CN101339956A (zh) * 2007-07-03 2009-01-07 台湾积体电路制造股份有限公司 半导体装置
US20090283841A1 (en) * 2008-01-30 2009-11-19 Taiwan Semiconductor Manufacturing Co., Ltd. Schottky device
CN101593751A (zh) * 2008-05-27 2009-12-02 台湾积体电路制造股份有限公司 集成电路结构
CN101350351B (zh) * 2007-07-16 2010-12-01 台湾积体电路制造股份有限公司 半导体结构及其形成方法
CN102013426A (zh) * 2008-12-08 2011-04-13 台湾积体电路制造股份有限公司 具有肖特基势垒二极管的集成电路结构
US20120068297A1 (en) * 2010-09-17 2012-03-22 Min-Hsuan Tsai High voltage device having schottky diode
CN102446954A (zh) * 2010-10-07 2012-05-09 台湾积体电路制造股份有限公司 集成电路元件及其制作方法
US20120187520A1 (en) * 2007-09-06 2012-07-26 Renesas Electronics Corporation Semiconductor Device Comprising A Schottky Barrier Diode
CN102799060A (zh) * 2011-05-26 2012-11-28 联华电子股份有限公司 虚设图案以及形成虚设图案的方法
CN103003949A (zh) * 2010-07-21 2013-03-27 国际商业机器公司 具有周边电容阱结的肖特基势垒二极管
CN103456773A (zh) * 2012-05-30 2013-12-18 中芯国际集成电路制造(上海)有限公司 肖特基二极管及其制造方法
CN104253163A (zh) * 2013-06-26 2014-12-31 联发科技股份有限公司 肖特基二极管结构

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8125051B2 (en) 2008-07-03 2012-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Device layout for gate last process

Patent Citations (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05343546A (ja) * 1992-06-10 1993-12-24 Nec Corp 半導体集積回路
CN1255741A (zh) * 1998-11-27 2000-06-07 世大积体电路股份有限公司 表面平坦化的方法
JP2000349143A (ja) * 1999-06-08 2000-12-15 Mitsubishi Electric Corp 半導体装置
US20030178647A1 (en) * 2000-04-19 2003-09-25 Mitsubishi Denki Kabushiki Kaisha Semiconductor device with dummy patterns
CN1387249A (zh) * 2001-05-22 2002-12-25 华邦电子股份有限公司 集成电路研磨平坦化的方法
CN1897247A (zh) * 2005-07-14 2007-01-17 台湾积体电路制造股份有限公司 一半导体元件以及该半导体元件的制造方法与制造装置
KR100780967B1 (ko) * 2006-12-07 2007-12-03 삼성전자주식회사 고전압용 쇼트키 다이오드 구조체
CN101295711A (zh) * 2007-04-27 2008-10-29 东部高科股份有限公司 半导体器件及其制造方法
CN101339956A (zh) * 2007-07-03 2009-01-07 台湾积体电路制造股份有限公司 半导体装置
CN101350351B (zh) * 2007-07-16 2010-12-01 台湾积体电路制造股份有限公司 半导体结构及其形成方法
US20120187520A1 (en) * 2007-09-06 2012-07-26 Renesas Electronics Corporation Semiconductor Device Comprising A Schottky Barrier Diode
US20090283841A1 (en) * 2008-01-30 2009-11-19 Taiwan Semiconductor Manufacturing Co., Ltd. Schottky device
CN101593751A (zh) * 2008-05-27 2009-12-02 台湾积体电路制造股份有限公司 集成电路结构
CN102013426A (zh) * 2008-12-08 2011-04-13 台湾积体电路制造股份有限公司 具有肖特基势垒二极管的集成电路结构
CN103003949A (zh) * 2010-07-21 2013-03-27 国际商业机器公司 具有周边电容阱结的肖特基势垒二极管
US20120068297A1 (en) * 2010-09-17 2012-03-22 Min-Hsuan Tsai High voltage device having schottky diode
CN102446954A (zh) * 2010-10-07 2012-05-09 台湾积体电路制造股份有限公司 集成电路元件及其制作方法
CN102799060A (zh) * 2011-05-26 2012-11-28 联华电子股份有限公司 虚设图案以及形成虚设图案的方法
CN103456773A (zh) * 2012-05-30 2013-12-18 中芯国际集成电路制造(上海)有限公司 肖特基二极管及其制造方法
CN104253163A (zh) * 2013-06-26 2014-12-31 联发科技股份有限公司 肖特基二极管结构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109148606A (zh) * 2017-06-28 2019-01-04 联华电子股份有限公司 高压元件
TWI742306B (zh) * 2017-09-29 2021-10-11 台灣積體電路製造股份有限公司 雙極性接面型電晶體、其形成方法以及相關之積體電路

Also Published As

Publication number Publication date
CN106898657B (zh) 2022-02-01
US20170179306A1 (en) 2017-06-22
US9691911B1 (en) 2017-06-27

Similar Documents

Publication Publication Date Title
US10535551B2 (en) Lateral PiN diodes and schottky diodes
US10453843B2 (en) Multiple finFET Formation with epitaxy separation
US7718503B2 (en) SOI device and method for its fabrication
KR101087864B1 (ko) 성능 향상을 위한 신규 레이아웃 구조
CN106898657A (zh) 半导体元件
KR20130126948A (ko) 후면 격리를 갖는 반도체 소자
CN101506978A (zh) 互补型绝缘体上硅（soi）结式场效应晶体管及其制造方法
US9276107B2 (en) Semiconductor device having buried gate electrode structures
US10833153B2 (en) Switch with local silicon on insulator (SOI) and deep trench isolation
US20160013205A1 (en) Dual sti integrated circuit including fdsoi transistors and method for manufacturing the same
US9991350B2 (en) Low resistance sinker contact
CN103065968A (zh) 具有穿孔接触的半导体器件及其制造方法
CN104167391A (zh) Cmos结构的制造方法
CN109979936B (zh) 一种集成半导体器件和电子装置
KR100976108B1 (ko) 파워 ｉｃ 디바이스 및 그 제조 방법
KR20080108494A (ko) 다중-플레이트 절연 구조를 갖는 반도체 장치
US8436425B2 (en) SOI semiconductor device comprising substrate diodes having a topography tolerant contact structure
CN106558622A (zh) 一种用于esd防护的sti二极管
KR20110001893A (ko) 우물 영역을 포함하는 전자 장치
US10727327B2 (en) Silicon controlled rectifiers integrated into a heterojunction bipolar transistor process
US9646962B1 (en) Low leakage gate controlled vertical electrostatic discharge protection device integration with a planar FinFET
CN103178046A (zh) 半导体器件
CN109599358B (zh) 具有隔离结构的芯片的制造方法
US20230025767A1 (en) Semiconductor Structure with an Epitaxial Layer Stack for Fabricating Back-side Contacts
CN103227171A (zh) 半导体结构及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant