CN103456773A - 肖特基二极管及其制造方法 - Google Patents

Abstract

一种肖特基二极管及其制造方法，所述肖特基二极管包括：半导体衬底；位于半导体衬底中的多个沟槽结构，用于将半导体衬底分隔为阳极区和阴极区；位于阳极区半导体衬底上、围绕所述阳极区的栅极结构环，所述栅极结构环沿环向的每一位置处均与所述阳极区半导体衬底有接触区域；位于栅极结构环露出的阳极区半导体衬底上、栅极结构环上、沟槽结构露出的阴极区半导体衬底上的金属层，其中，所述栅极结构环露出的阳极区半导体衬底和栅极结构环上的金属层电连接在一起，作为阳极，沟槽结构露出的阴极区半导体衬底上的金属层电连接在一起，作为阴极。本发明还提供一种制造所述肖特基二极管的方法。本发明可以提高肖特基二极管的反向击穿电压。

Description

肖特基二极管及其制造方法

技术领域

本发明涉及半导体技术领域，尤其涉及一种肖特基二极管及其制造方法。

背景技术

肖特基（Schottky）二极管，又称肖特基势垒二极管，是以金属和半导体接触形成的势垒为基础的二极管。与PN结形成的硅二极管相比，肖特基二极管具有反向恢复时间极短（可以小到几纳秒），正向导通压降更低（0.4V左右）等的优点，因此，肖特基二极管作为一种低功耗、大电流、超高速的半导体器件，广泛地应用于半导体技术领域中。

在公开号为CN102024758A的中国专利申请中公开了一种肖特基二极管的制造方法包括：提供半导体衬底，所述半导体衬底分为欧姆接触区域和整流接触区域，在半导体衬底内形成掺杂阱；在所述半导体衬底的整流接触区域形成介质层；在半导体衬底的欧姆接触区域形成高浓度扩散区,所述高浓度扩散区的导电类型与所述掺杂阱的导电类型相同。在所述专利申请的技术方案中，通过金属-半导体界面间加入介质层，避免等离子体工艺对金属-半导体界面造成的损伤，改善了界面状态，进而改善形成肖特基二极管器件的电学性能。

然而，对于肖特基二极管而言，由于金属的势能较低，因此，在反向偏置时容易形成从半导体至金属方向的漏电流，因此，如何解决肖特基二极管的反向漏电较大、击穿电压低的问题，一直是本领域技术人员研究的热点。

发明内容

本发明解决的技术问题是提供一种肖特基二极管及其制造方法，以提高肖特基二极管的反向击穿电压。

为了解决上述问题，本发明提供一种肖特基二极管，包括：半导体衬底；位于半导体衬底中的多个沟槽结构，用于将半导体衬底分隔为阳极区和阴极区；位于阳极区半导体衬底上、围绕所述阳极区的栅极结构环，所述栅极结构环沿环向的每一位置处均与所述阳极区半导体衬底有接触区域；位于栅极结构环露出的阳极区半导体衬底上、栅极结构环上、沟槽结构露出的阴极区半导体衬底上的金属层，其中，所述栅极结构环露出的阳极区半导体衬底和栅极结构环上的金属层电连接在一起，作为阳极，沟槽结构露出的阴极区半导体衬底上的金属层电连接在一起，作为阴极。

可选地，包括：所述栅极结构环包括依次位于半导体衬底上的栅极介质层、栅极层、包围所述栅极介质层和栅极层的侧墙。

可选地，包括：所述栅极层的材料为多晶硅。

可选地，所述金属层为金属硅化物。

可选地，所述金属层为钴的硅化物。

可选地，所述半导体衬底还形成有N阱。

可选地，阴极区的半导体衬底和金属层之间还形成有N型掺杂层。

可选地，所述金属层上还形成有插塞结构，栅极结构环露出的阳极区半导体衬底、栅极结构环上的插塞结构电连接在一起；沟槽结构露出的阴极区半导体衬底上的插塞结构电连接在一起。

相应地，本发明还提供一种肖特基二极管的制造方法，包括：提供半导体衬底；在半导体衬底中形成多个沟槽结构，所述沟槽结构用于将半导体衬底分隔为阳极区和阴极区；在阳极区半导体衬底上形成围绕所述阳极区的栅极结构环，所述栅极结构环沿环向的每一位置处均与所述阳极区半导体衬底有接触区域；在栅极结构环露出的阳极区半导体衬底上、栅极结构环上、沟槽结构露出的阴极区半导体衬底上形成金属层；使所述栅极结构环露出的阳极区半导体衬底和栅极结构环上的金属层电连接在一起，作为阳极；使沟槽结构露出的阴极区半导体衬底上形成金属层电连接在一起，作为阴极。

可选地，形成栅极结构环的方法包括：在阳极区半导体衬底上依次形成栅极介质层、栅极层、包围所述栅极介质层和栅极层的侧墙。

可选地，所述栅极层的材料为多晶硅。

可选地，所述金属层为金属硅化物。

可选地，所述金属硅化物为钴的硅化物。

可选地，在半导体衬底中形成多个沟槽结构之前，还包括在半导体衬底中形成N阱。

可选地，在形成金属层之前，还包括：对沟槽结构露出的阴极区进行N型离子注入，形成N型掺杂层。

可选地，在形成金属层之后，使金属层电连接之前还包括在金属层上形成插塞结构，使金属层电连接的步骤包括：将栅极结构环露出的阳极区半导体衬底、栅极结构环上的插塞结构电连接在一起；将沟槽结构露出的阴极区半导体衬底上插塞结构电连接在一起。

与现有技术相比，本发明具有以下优点：

由于所述栅极结构环沿环向的每一位置处均与所述阳极区半导体衬底有接触区域，在肖特基二极管反向偏置时（即阳极的电势小于阴极的电势），会在栅极结构环下方的阳极区半导体衬底相接触的区域形成耗尽层，由于所述栅极结构环为环状，因此在阳极区半导体衬底形成两个耗尽层，随着反向偏置电压的不断增大，耗尽层会增大，当两个耗尽层足够大而连接到一起时，两个耗尽层会覆盖阳极区金属层的下方的半导体衬底区域，反向电压可以由所述两个耗尽层承担，从而提高了肖特基二极管的反向击穿电压，减弱肖特基二极管的反向漏电现象。

附图说明

图1是本发明肖特基二极管一实施例的示意图；

图2是图1所示肖特基二极管的局部俯视示意图；

图3是图1所示肖特基二极管反向偏置时的示意图；

图4本发明肖特基二极管的制造方法一实施方式的流程示意图；

图5至图8是本发明肖特基二极管的制造方法一实施例形成的肖特基二极管的结构示意图。

具体实施方式

在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施的限制。

其次，本发明利用示意图进行详细描述，在详述本发明实施例时，为便于说明，所述示意图只是实例，其在此不应限制本发明保护的范围。

为了解决现有技术的问题，本发明提供一种肖特基二极管，参考图1，示出了本发明肖特基二极管一实施例的示意图。所述肖特基二极管包括：

半导体衬底100；所述半导体衬底100作为肖特基二极管中的半导体部分，用于和金属相接触，基于半导体和金属之间的势垒形成肖特基二极管，本实施例中，所述半导体衬底100的材料为硅或绝缘体上硅（Silicon On Insulator，SOI），但是本发明对半导体衬底100的材料不做限制。本实施例中，所述半导体衬底100中还形成有N阱（图未示）。

多个沟槽结构101，位于半导体衬底中，用于将半导体衬底100分隔为阳极区Ⅱ和阴极区Ⅰ；本实施例中，所述沟槽结构101为浅沟槽隔离结构（Shallow Trench Isolation，STI），但是本发明对沟槽结构101的类型不做限制。

栅极结构环102，位于阳极区Ⅱ半导体衬底100上、围绕所述阳极区Ⅱ，所述栅极结构环102沿环向的每一位置处均与所述阳极区Ⅱ半导体衬底100有接触区域。

具体地，结合参考图2，示出了图1所示肖特基二极管的局部俯视示意图。本实施例中，阳极区Ⅱ半导体衬底100为长方形，所述栅极结构环102为长方形环状结构，所述栅极结构环102位于阳极区Ⅱ半导体衬底100和沟槽结构101的上方。围绕栅极结构环102的方向上，所述栅极结构环102与阳极区Ⅱ半导体衬底100均接触区域（图2中虚线以内的斜线区），也就是说，在垂直于半导体衬底100的方向上，栅极结构环102与部分阳极区Ⅱ半导体衬底100相重叠，部分阳极区Ⅱ半导体衬底100位于所述栅极结构环102的下方。

参考图1，金属层103，位于栅极结构环102露出的阳极区Ⅱ半导体衬底100上、栅极结构环102上、沟槽结构103露出的阴极区半导体衬底上，所述金属层103为肖特基二极管中与半导体相接触的金属部分。其中，所述栅极结构环102露出的阳极区Ⅱ半导体衬底100和栅极结构环102上的金属层电连接在一起，作为阳极，沟槽结构103露出的阴极区Ⅰ半导体衬底100上形成金属层103电连接在一起，作为阴极。

本实施例中，所述各个金属层103上还形成有插塞结构105。具体地，栅极结构环102露出的阳极区Ⅱ半导体衬底100、栅极结构环102上的插塞结构105电连接在一起，作为阳极；沟槽结构101露出的阴极区Ⅰ半导体衬底100上插塞结构105电连接在一起，作为阴极。

本发明肖特基二极管设置了与阳极相连的栅极结构环102，所述栅极结构环102可以提高反向击穿电压、降低反向漏电。

下面具体介绍栅极结构环102的工作原理。结合参考图3，在肖特基二极管反向偏置时（即阳极的电势小于阴极的电势），会在栅极结构环102下方的阳极区Ⅱ半导体衬底100相接触的地方形成耗尽层106。由于所述栅极结构环102为环状，因此在阳极区Ⅱ半导体衬底100形成两个耗尽层106，随着反向偏置电压的不断增大，耗尽层106会增大，当两个耗尽层106足够大而连接到一起时，两个耗尽层106会覆盖阳极区Ⅱ金属层103的下方的半导体衬底100区域。在反向偏置状态下，反向电压由所述两个耗尽层106承担，从而提高了肖特基二极管的反向击穿电压，减弱肖特基二极管的反向漏电现象。

需要说明的是，在反向电压等条件不变的情况下，半导体衬底100中N阱的掺杂浓度需与图3所示距离d相配合，以实现两个耗尽层106连接到一起。其中，所述距离d为栅极结构环102与半导体衬底100相接触的边缘至阳极区Ⅱ半导体衬底100中心位置处的距离。其中距离d越大，N阱的掺杂浓度越小，在相同反向电压下，耗尽层106的厚度和宽度越大，以便于实现两个耗尽层106连接到一起。相应地，距离d越小，N阱的掺杂浓度越大。

继续参考图1，本实施例中，所述栅极结构环102包括依次位于半导体衬底100上的栅极介质层1021、栅极层1022、包围所述栅极介质层1021和栅极层1022的侧墙1023。其中，所述栅极层1022的材料为多晶硅，栅极介质层1021的材料为氧化硅，所述侧墙1023的材料为氧化硅或氮化硅。但是本发明对栅极结构环102的组成和材料不做限制。

本实施例中，所述金属层103为金属硅化物，用于减小接触电阻，具体地，所述金属硅化物为钴的硅化物。

较佳地，所述肖特基二极管还包括设置于阴极区Ⅰ的半导体衬底100和金属层103之间的N型掺杂层104，所述N型掺杂层104也可以起到减小接触电阻的作用。

需要说明的是，本实施例中阳极区Ⅱ半导体衬底100为长方形，所述栅极结构环102为长方形环状结构，但是本发明对栅极结构环102的形状并不做限制，所述栅极结构环102还可以是圆环状的结构。本领域技术人员可以根据上述实施例对本发明进行相应地修改、变形和替换。

相应地，本发明还提供一种肖特基二极管的制造方法，参考图4，示出了本发明肖特基二极管制造方法一实施方式的流程示意图。所述制造方法大致包括以下步骤：

步骤S1，提供半导体衬底；

步骤S2，在半导体衬底中形成多个沟槽结构，所述沟槽结构用于将半导体衬底分隔为阳极区和阴极区；

步骤S3，在阳极区半导体衬底上形成围绕所述阳极区的栅极结构环，使所述栅极结构环沿环向的每一位置处均与所述阳极区半导体衬底有接触区域；

步骤S4，在栅极结构环露出的阳极区半导体衬底上、栅极结构环上、沟槽结构露出的阴极区半导体衬底上形成金属层；

步骤S5，使所述栅极结构环露出的阳极区半导体衬底和栅极结构环上的金属层电连接在一起，作为阳极；使沟槽结构露出的阴极区半导体衬底上的金属层电连接在一起，作为阴极。

下面结合附图和具体实施例对本发明的技术方案做进一步说明。

参考图5至图8，示出了本发明晶体管的制造方法一实施例形成的晶体管的示意图。

如图5所示，执行步骤S1，提供半导体衬底100；具体地，所述半导体衬底100的材料为硅或绝缘体上硅（Silicon On Insulator，SOI），但是本发明对半导体衬底100的材料不做限制。

优选地，在提供半导体衬底100之后，还包括通过掺杂工艺在所述半导体衬底100中形成有N阱（图未示）。

继续参考图5，执行步骤S2，在半导体衬底100中形成多个沟槽结构101，所述沟槽结构101用于将半导体衬底100分隔为阳极区Ⅱ和阴极区Ⅰ；

具体地，图形化所述半导体衬底100，形成多个凹槽，向所述凹槽中填充绝缘材料，以形成所述沟槽结构101。所述沟槽结构101的材料可以是氧化硅或氮化硅。所述沟槽结构101可以是浅沟槽隔离结构，但是本发明对沟槽结构101的类型不做限制。

如图6所示，执行步骤S3，在阳极区Ⅱ半导体衬底100上形成围绕所述阳极区的栅极结构环102，所述栅极结构环102沿环向的每一位置处均与所述阳极区半Ⅱ导体衬底100有接触区域；

本实施例中，形成栅极结构环102的方法包括：在阳极区Ⅱ半导体衬底上依次形成栅极介质层1021、栅极层1022、包围所述栅极介质层1021和栅极层1022的侧墙1023。本发明形成栅极结构环102的工艺方法与现有技术形成栅极结构的工艺方法相同，在此不再赘述。

实际应用中，基于阳极区Ⅱ半导体衬底100的形状和尺寸，选择合适的掩模（mask）在阳极区Ⅱ半导体衬底100相应的区域上（围绕所述阳极区Ⅱ的半导体衬底100区域）形成栅极结构即可。

具体地，所述栅极层1022的材料为多晶硅，栅极介质层1021为氧化硅，侧墙1023的材料为氧化硅或氮化硅。

如图7所示，执行步骤S4，在栅极结构环102露出的阳极区Ⅱ半导体衬底100上、栅极结构环102上、沟槽结构101露出的阴极区Ⅰ半导体衬底100上形成金属层103；具体地，先在半导体衬底100、栅极结构环102上沉积金属（例如钴）；之后通过2次退火，使栅极结构环102露出的阳极区Ⅱ半导体衬底100、栅极结构环102、沟槽结构101露出的阴极区Ⅰ半导体衬底100与所述金属发生反应，形成金属硅化物；之后，通过化学溶液去除未与半导体相接触的金属，至此形成金属层103.

本实施例中，为了减小接触电阻，所述金属层103的材料为金属硅化物，可以是钴的金属硅化物，本发明对此不做限制。

需要说明的是，为了形成欧姆接触，在优选实施例中，还包括在形成金属层103之前，对沟槽结构101露出的阴极区进行N型离子注入，以形成N型掺杂层104。所述N型掺杂层104可以减小接触电阻。

如图8所示，执行步骤S5，使所述栅极结构环102露出的阳极区Ⅱ半导体衬底100和栅极结构环102上的金属层103电连接在一起，作为阳极；使沟槽结构101露出的阴极区Ⅰ半导体衬底100上形成金属层103电连接在一起，作为阴极。本实施例中，在形成金属层103之后，还包括在金属层上形成插塞结构105，然后将栅极结构环102露出的阳极区Ⅱ半导体衬底100、栅极结构环102上的插塞结构105电连接在一起，用作阳极；将沟槽结构101露出的阴极区Ⅰ半导体衬底100上插塞结构105电连接在一起，用作阴极。所述形成插塞结构105的方法与现有技术相同在此不再赘述。

本发明肖特基二极管在反向偏置时，在所述阳极施加低于阴极的电势，所述肖特基二极管的栅极结构环102在阳极区Ⅱ半导体衬底100中会形成耗尽层，以分担一部分反向电压，而提高了肖特基二极管的反向击穿电压，减弱了反向漏电的现象。

本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (16)

1.一种肖特基二极管，其特征在于，包括：

半导体衬底；

位于半导体衬底中的多个沟槽结构，用于将半导体衬底分隔为阳极区和阴极区；

位于阳极区半导体衬底上、围绕所述阳极区的栅极结构环，所述栅极结构环沿环向的每一位置处均与所述阳极区半导体衬底有接触区域；

位于栅极结构环露出的阳极区半导体衬底上、栅极结构环上、沟槽结构露出的阴极区半导体衬底上的金属层，其中，所述栅极结构环露出的阳极区半导体衬底和栅极结构环上的金属层电连接在一起，作为阳极，沟槽结构露出的阴极区半导体衬底上的金属层电连接在一起，作为阴极。

2.如权利要求1所述的肖特基二极管，其特征在于，包括：

所述栅极结构环包括依次位于半导体衬底上的栅极介质层、栅极层、包围所述栅极介质层和栅极层的侧墙。

3.如权利要求2所述的肖特基二极管，其特征在于，包括：所述栅极层的材料为多晶硅。

4.如权利要求1所述的肖特基二极管，其特征在于，所述金属层为金属硅化物。

5.如权利要求4所述的肖特基二极管，其特征在于，所述金属层为钴的硅化物。

6.如权利要求1所述的肖特基二极管，其特征在于，所述半导体衬底还形成有N阱。

7.如权利要求6所述的肖特基二极管，其特征在于，阴极区的半导体衬底和金属层之间还形成有N型掺杂层。

8.如权利要求1所述的肖特基二极管，其特征在于，所述金属层上还形成有插塞结构，栅极结构环露出的阳极区半导体衬底、栅极结构环上的插塞结构电连接在一起；沟槽结构露出的阴极区半导体衬底上的插塞结构电连接在一起。

9.一种肖特基二极管的制造方法，其特征在于，包括：

提供半导体衬底；

在半导体衬底中形成多个沟槽结构，所述沟槽结构用于将半导体衬底分隔为阳极区和阴极区；

在阳极区半导体衬底上形成围绕所述阳极区的栅极结构环，使所述栅极结构环沿环向的每一位置处均与所述阳极区半导体衬底有接触区域；

在栅极结构环露出的阳极区半导体衬底上、栅极结构环上、沟槽结构露出的阴极区半导体衬底上形成金属层；

使所述栅极结构环露出的阳极区半导体衬底和栅极结构环上的金属层电连接在一起，作为阳极；使沟槽结构露出的阴极区半导体衬底上形成的金属层电连接在一起，作为阴极。

10.如权利要求9所述的制造方法，其特征在于，形成栅极结构环的方法包括：

在阳极区半导体衬底上依次形成栅极介质层、栅极层、包围所述栅极介质层和栅极层的侧墙。

11.如权利要求10所述的制造方法，其特征在于，所述栅极层的材料为多晶硅。

12.如权利要求9所述的制造方法，其特征在于，所述金属层为金属硅化物。

13.如权利要求12所述的制造方法，其特征在于，所述金属硅化物为钴的硅化物。

14.如权利要求9所述的制造方法，其特征在于，在半导体衬底中形成多个沟槽结构之前，还包括在半导体衬底中形成N阱。

15.如权利要求14所述的制造方法，其特征在于，在形成金属层之前，还包括：

对沟槽结构露出的阴极区进行N型离子注入，形成N型掺杂层。

16.如权利要求9所述的制造方法，其特征在于，在形成金属层之后，使金属层电连接之前还包括在金属层上形成插塞结构，使金属层电连接的步骤包括：将栅极结构环露出的阳极区半导体衬底、栅极结构环上的插塞结构电连接在一起；将沟槽结构露出的阴极区半导体衬底上的插塞结构电连接在一起。

Images