CN103378178A - 一种具有沟槽结构肖特基半导体装置及其制备方法 - Google Patents

一种具有沟槽结构肖特基半导体装置及其制备方法 Download PDF

Info

Publication number
CN103378178A
CN103378178A CN201210144459XA CN201210144459A CN103378178A CN 103378178 A CN103378178 A CN 103378178A CN 201210144459X A CN201210144459X A CN 201210144459XA CN 201210144459 A CN201210144459 A CN 201210144459A CN 103378178 A CN103378178 A CN 103378178A
Authority
CN
China
Prior art keywords
semiconductor device
groove
semiconductor material
conductive semiconductor
electric charge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201210144459XA
Other languages
English (en)
Other versions
CN103378178B (zh
Inventor
朱江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beihai Huike Semiconductor Technology Co Ltd
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN201210144459.XA priority Critical patent/CN103378178B/zh
Publication of CN103378178A publication Critical patent/CN103378178A/zh
Application granted granted Critical
Publication of CN103378178B publication Critical patent/CN103378178B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种具有沟槽结构肖特基半导体装置，其具有电荷补偿结构，当半导体装置接一定的反向偏压时，第一导电半导体材料与第二导电半导体材料可以形成电荷补偿，提高器件的正向导通或反向阻断特性；本发明还提供了一种具有沟槽结构肖特基半导体装置的制备方法。

Description

一种具有沟槽结构肖特基半导体装置及其制备方法
技术领域
本发明涉及到一种具有沟槽结构肖特基半导体装置，本发明还涉及一种具有沟槽结构肖特基半导体装置的制备方法。本发明的半导体装置是制造功率整流器件的基本结构。
背景技术
功率半导体器件被大量使用在电源管理和电源应用上，特别涉及到肖特基结的半导体器件已成为器件发展的重要趋势，肖特基器件具有正向开启电压低开启关断速度快等优点，同时肖特基器件也具有反向漏电流大，不能被应用于高压环境等缺点。
肖特基二极管可以通过多种不同的布局技术制造，最常用的为平面布局，传统的平面肖特基二极管在漂移区具有突变的电场分布曲线，影响了器件的反向击穿特性，同时传统的平面肖特基二极管具有较高的导通电阻。
发明内容
本发明针对上述问题提出，提供一种具有沟槽结构肖特基半导体装置及其制备方法。
一种具有沟槽结构肖特基半导体装置，其特征在于：包括：衬底层，为半导体材料；漂移层，为第一传导类型的半导体材料，位于衬底层之上；多个沟槽，位于漂移层中和半导体装置表面，沟槽底部和侧壁下部表面有绝缘层，沟槽侧壁上部表面没有绝缘层，具有绝缘层的沟槽内填充有介质材料；多个电荷补偿区，位于沟槽之间，其中沟槽之间的单个电荷补偿区由单个第一导电半导体材料和单个第二导电半导体材料排列构成，单个第一导电半导体材料和单个第二导电半导体材料都临靠沟槽；肖特基势垒结，位于电荷补偿区半导体材料的表面。
一种具有沟槽结构肖特基半导体装置的制备方法，其特征在于：包括如下步骤：在衬底层上通过外延生产形成第一传导类型的半导体材料层；在表面形成钝化层，在待形成沟槽区域表面去除钝化层；进行刻蚀半导体材料，形成沟槽；进行单侧倾斜注入退火工艺；在沟槽内壁形成钝化层，在沟槽内填充介质材料；反刻蚀介质材料，腐蚀去除器件表面部分钝化层；在器件表面淀积金属，进行烧结形成肖特基势垒结。
当半导体装置接一定的反向偏压时，第一导电半导体材料与第二导电半导体材料可以形成电荷补偿，提高器件的反向击穿电压。
因此可以提高漂移区的杂质掺杂浓度，从而可以降低器件的正向导通电阻，改善器件的正向导通特性。
附图说明
图1为本发明的一种具有沟槽结构肖特基半导体装置剖面示意图；
图2为本发明的第二种具有沟槽结构肖特基半导体装置剖面示意图。
其中，
1、衬底层；
2、二氧化硅；
3、第一导电半导体材料；
4、第二导电半导体材料；
5、肖特基势垒结；
8、电荷补偿结构；
10、上表面金属层；
11、下表面金属层。
具体实施方式
实施例1
图1为本发明的一种具有沟槽结构肖特基半导体装置剖面图，下面结合图1详细说明本发明的半导体装置。
一种具有沟槽结构肖特基半导体装置，包括：衬底层1，为N导电类型半导体硅材料，磷原子的掺杂浓度为1E19/CM3，在衬底层1下表面，通过下表面金属层11引出电极；第一导电半导体材料3，位于衬底层1之上，为N传导类型的半导体硅材料，磷原子的掺杂浓度为1E16/CM3；第二导电半导体材料4，位于沟槽单边侧壁，为P传导类型的半导体硅材料，硼原子的掺杂浓度为2E16/CM3；肖特基势垒结5，位于第一导电半导体材料3的表面，为半导体硅材料与势垒金属形成的硅化物；二氧化硅2，位于沟槽内；器件上表面附有上表面金属层10，为器件引出另一电极。
其制作工艺包括如下步骤：
第一步，在衬底层1表面外延形成第一导电半导体材料层3；
第二步，表面热氧化，形成二氧化硅2，进行光刻腐蚀工艺，半导体材料表面去除部分二氧化硅2；
第三步，进行干法刻蚀，去除部分裸露半导体硅材料形成沟槽；
第四步，进行单侧倾斜硼离子注入，然后进行退火工艺；
第五步，进行热氧化工艺，在沟槽内壁形成二氧化硅2，然后进行淀积二氧化硅工艺，在沟槽内填充二氧化硅2；
第六步，进行干法刻蚀工艺，在半导体材料表面去除部分二氧化硅2；
第七步，在半导体材料表面淀积势垒金属，进行烧结形成肖特基势垒结5，然后在表面淀积金属形成上表面金属层10；
第八步，进行背面金属化工艺，在背面形成下表面金属层11，器件结构如图1所示。
实施例2
图2为本发明的第二种具有沟槽结构肖特基半导体装置剖面图，下面结合图2详细说明本发明的半导体装置。
一种具有沟槽结构肖特基半导体装置，包括：衬底层1，为N导电类型半导体硅材料，磷原子的掺杂浓度为1E19/CM3，在衬底层1下表面，通过下表面金属层11引出电极；第一导电半导体材料3，位于衬底层1之上，为N传导类型的半导体硅材料，磷原子的掺杂浓度为1E16/CM3；第二导电半导体材料4，位于沟槽单边侧壁，为P传导类型的半导体硅材料，硼原子的掺杂浓度为2E16/CM3；肖特基势垒结5，位于第一导电半导体材料3的表面，为半导体硅材料与势垒金属形成的硅化物；二氧化硅2，位于沟槽内和器件上表面；器件上表面附有上表面金属层10，为器件引出另一电极。
其制作工艺包括如下步骤：
第一步，在衬底层1表面外延形成第一导电半导体材料层3；
第二步，表面热氧化，形成二氧化硅2，淀积氮化硅，进行光刻腐蚀工艺，半导体材料表面去除部分二氧化硅2和氮化硅；
第三步，进行干法刻蚀，去除部分裸露半导体硅材料形成沟槽；
第四步，进行单侧倾斜硼离子注入，然后进行退火工艺；
第五步，进行热氧化工艺，在沟槽内壁形成二氧化硅2，然后进行淀积二氧化硅工艺，在沟槽内填充二氧化硅2；
第六步，进行干法刻蚀工艺，在半导体材料表面去除部分二氧化硅2，腐蚀去除氮化硅；
第七步，在半导体材料表面淀积势垒金属，进行烧结形成肖特基势垒结5，然后在表面淀积金属形成上表面金属层10；
第八步，进行背面金属化工艺，在背面形成下表面金属层11，器件结构如图2所示。
通过上述实例阐述了本发明，同时也可以采用其它实例实现本发明，本发明不局限于上述具体实例，因此本发明由所附权利要求范围限定。

Claims (10)

1.一种具有沟槽结构肖特基半导体装置，其特征在于：包括：
衬底层，为半导体材料；
漂移层，为第一传导类型的半导体材料，位于衬底层之上；多个
沟槽，位于漂移层中和半导体装置表面，沟槽底部和侧壁下部表面有绝缘层，沟槽侧壁上部表面没有绝缘层，具有绝缘层的沟槽内填充有介质材料；多个
电荷补偿区，位于沟槽之间，其中沟槽之间的单个电荷补偿区由单个第一导电半导体材料和单个第二导电半导体材料排列构成，单个第一导电半导体材料和单个第二导电半导体材料都临靠沟槽；
肖特基势垒结，位于电荷补偿区半导体材料的表面。
2.如权利要求1所述的半导体装置，其特征在于：所述的具有绝缘层的沟槽内填充的介质材料可以为绝缘材料或者多晶硅。
3.如权利要求1所述的半导体装置，其特征在于：所述的电荷补偿区半导体材料的上表面可以覆盖绝缘材料。
4.如权利要求1所述的半导体装置，其特征在于：所述的电荷补偿区的第一导电半导体材料临靠左侧沟槽，电荷补偿区的第二导电半导体材料临靠右侧沟槽。
5.如权利要求1所述的半导体装置，其特征在于：所述的半导体装置接一定的反向偏压时，第一导电半导体材料与第二导电半导体材料可以形成电荷补偿。
6.如权利要求1所述的半导体装置，其特征在于：所述的肖特基势垒结可以为第一导电半导体材料与势垒金属形成的结，同时第二导电半导体材料表面为欧姆接触区。
7.如权利要求1所述的半导体装置，其特征在于：所述的肖特基势垒结可以为第一导电半导体材料和第二导电半导体材料与势垒金属形成的结。
8.如权利要求1所述的半导体装置，其特征在于：所述的肖特基势垒结可以位于沟槽侧壁上部表面或者位于电荷补偿区半导体材料的上表面。
9.如权利要求1所述的半导体装置，其特征在于：所述的肖特基势垒结可以同时位于沟槽侧壁上部表面和电荷补偿区半导体材料的上表面。
10.如权利要求1所述的一种具有沟槽结构肖特基半导体装置的制备方法，其特征在于：包括如下步骤：
1)在衬底层上通过外延生产形成第一传导类型的半导体材料层；
2)在表面形成钝化层，在待形成沟槽区域表面去除钝化层；
3)进行刻蚀半导体材料，形成沟槽；
4)进行单侧倾斜注入退火工艺；
5)在沟槽内壁形成钝化层，在沟槽内填充介质材料；
6)反刻蚀介质材料，腐蚀去除器件表面部分钝化层；
7)在器件表面淀积金属，进行烧结形成肖特基势垒结。
CN201210144459.XA 2012-04-30 2012-04-30 一种具有沟槽结构肖特基半导体装置及其制备方法 Active CN103378178B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210144459.XA CN103378178B (zh) 2012-04-30 2012-04-30 一种具有沟槽结构肖特基半导体装置及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210144459.XA CN103378178B (zh) 2012-04-30 2012-04-30 一种具有沟槽结构肖特基半导体装置及其制备方法

Publications (2)

Publication Number Publication Date
CN103378178A true CN103378178A (zh) 2013-10-30
CN103378178B CN103378178B (zh) 2017-04-26

Family

ID=49463032

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210144459.XA Active CN103378178B (zh) 2012-04-30 2012-04-30 一种具有沟槽结构肖特基半导体装置及其制备方法

Country Status (1)

Country Link
CN (1) CN103378178B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104134702A (zh) * 2014-07-22 2014-11-05 苏州硅能半导体科技股份有限公司 增强型沟槽式肖特基二极管整流器件及其制造方法
WO2022193357A1 (zh) * 2021-03-19 2022-09-22 光华临港工程应用技术研发(上海)有限公司 一种肖特基二极管结构及其制造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001068688A (ja) * 1999-08-26 2001-03-16 Fuji Electric Co Ltd ショットキーバリアダイオードの製造方法およびショットキーバリアダイオード
US20030057482A1 (en) * 1997-06-18 2003-03-27 Masana Harada Semiconductor device and method for manufacturing thereof
DE10258467B3 (de) * 2002-12-13 2004-09-30 Infineon Technologies Ag Leistungshalbleiterbauelement und Verfahren zu dessen Herstellung
CN101510557A (zh) * 2008-01-11 2009-08-19 艾斯莫斯技术有限公司 具有电介质终止的超结半导体器件及制造该器件的方法
US7709864B2 (en) * 2006-04-07 2010-05-04 Diodes Fabtech Inc High-efficiency Schottky rectifier and method of manufacturing same
US20110193158A1 (en) * 2006-08-14 2011-08-11 Icemos Technology Ltd. Semiconductor Devices With Sealed, Unlined Trenches and Methods of Forming Same
CN102222701A (zh) * 2011-06-23 2011-10-19 哈尔滨工程大学 一种沟槽结构肖特基器件

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030057482A1 (en) * 1997-06-18 2003-03-27 Masana Harada Semiconductor device and method for manufacturing thereof
JP2001068688A (ja) * 1999-08-26 2001-03-16 Fuji Electric Co Ltd ショットキーバリアダイオードの製造方法およびショットキーバリアダイオード
DE10258467B3 (de) * 2002-12-13 2004-09-30 Infineon Technologies Ag Leistungshalbleiterbauelement und Verfahren zu dessen Herstellung
US7709864B2 (en) * 2006-04-07 2010-05-04 Diodes Fabtech Inc High-efficiency Schottky rectifier and method of manufacturing same
US20110193158A1 (en) * 2006-08-14 2011-08-11 Icemos Technology Ltd. Semiconductor Devices With Sealed, Unlined Trenches and Methods of Forming Same
CN101510557A (zh) * 2008-01-11 2009-08-19 艾斯莫斯技术有限公司 具有电介质终止的超结半导体器件及制造该器件的方法
CN102222701A (zh) * 2011-06-23 2011-10-19 哈尔滨工程大学 一种沟槽结构肖特基器件

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104134702A (zh) * 2014-07-22 2014-11-05 苏州硅能半导体科技股份有限公司 增强型沟槽式肖特基二极管整流器件及其制造方法
WO2022193357A1 (zh) * 2021-03-19 2022-09-22 光华临港工程应用技术研发(上海)有限公司 一种肖特基二极管结构及其制造方法

Also Published As

Publication number Publication date
CN103378178B (zh) 2017-04-26

Similar Documents

Publication Publication Date Title
CN103137710B (zh) 一种具有多种绝缘层隔离的沟槽肖特基半导体装置及其制备方法
CN103199119B (zh) 一种具有超结结构的沟槽肖特基半导体装置及其制备方法
CN103378171A (zh) 一种沟槽肖特基半导体装置及其制备方法
CN103137688A (zh) 一种沟槽mos结构半导体装置及其制造方法
CN103247694A (zh) 一种沟槽肖特基半导体装置及其制备方法
CN103545381A (zh) 一种水平结构沟槽肖特基半导体装置及其制备方法
CN103022155A (zh) 一种沟槽mos结构肖特基二极管及其制备方法
CN103367396B (zh) 一种超级结肖特基半导体装置及其制备方法
CN103378178A (zh) 一种具有沟槽结构肖特基半导体装置及其制备方法
CN103531617A (zh) 一种具有沟槽终端结构肖特基器件及其制备方法
CN103515450B (zh) 一种沟槽电荷补偿肖特基半导体装置及其制造方法
CN103378177B (zh) 一种具有沟槽肖特基半导体装置及其制备方法
CN103367462A (zh) 一种具有绝缘层隔离超结结构肖特基半导体装置及其制备方法
CN103137711A (zh) 一种具有绝缘层隔离结构肖特基半导体装置及其制备方法
CN103579371A (zh) 一种沟槽终端结构肖特基器件及其制备方法
CN103199102A (zh) 一种具有超结结构的肖特基半导体装置及其制备方法
CN103515449B (zh) 一种具有电荷补偿沟槽肖特基半导体装置及其制备方法
CN103383968A (zh) 一种界面电荷补偿肖特基半导体装置及其制备方法
CN107731933A (zh) 一种沟槽终端肖特基器件
CN103378131A (zh) 一种电荷补偿肖特基半导体装置及其制造方法
CN103390653A (zh) 一种沟槽结构肖特基器件及其制备方法
CN103378170A (zh) 一种具有超级结肖特基半导体装置及其制备方法
CN103390651A (zh) 一种沟槽肖特基半导体装置及其制备方法
CN103594493A (zh) 一种沟槽结构电荷补偿肖特基半导体装置及其制备方法
CN103383969A (zh) 一种肖特基器件及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20210425

Address after: Room 301, 3rd floor, building 16, Guangxi Huike Technology Co., Ltd., No. 336, East extension of Beihai Avenue, Beihai Industrial Park, 536000, Guangxi Zhuang Autonomous Region

Patentee after: Beihai Huike Semiconductor Technology Co.,Ltd.

Address before: 113200 Liaoning Province Xinbin Manchu Autonomous County Federation of disabled persons

Patentee before: Zhu Jiang