CN104134702A - 增强型沟槽式肖特基二极管整流器件及其制造方法 - Google Patents
增强型沟槽式肖特基二极管整流器件及其制造方法 Download PDFInfo
- Publication number
- CN104134702A CN104134702A CN201410348790.2A CN201410348790A CN104134702A CN 104134702 A CN104134702 A CN 104134702A CN 201410348790 A CN201410348790 A CN 201410348790A CN 104134702 A CN104134702 A CN 104134702A
- Authority
- CN
- China
- Prior art keywords
- layer
- epitaxial loayer
- silicon
- doped region
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 25
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 48
- 239000002184 metal Substances 0.000 claims abstract description 45
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 40
- 230000004888 barrier function Effects 0.000 claims abstract description 27
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 21
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 21
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims description 20
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 15
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 15
- 230000008021 deposition Effects 0.000 claims description 14
- 238000001312 dry etching Methods 0.000 claims description 12
- 229920002120 photoresistant polymer Polymers 0.000 claims description 12
- 230000012010 growth Effects 0.000 claims description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 9
- 150000001875 compounds Chemical class 0.000 claims description 9
- 239000002019 doping agent Substances 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 238000000137 annealing Methods 0.000 claims description 7
- 238000002513 implantation Methods 0.000 claims description 7
- 239000002131 composite material Substances 0.000 claims description 6
- 238000001259 photo etching Methods 0.000 claims description 6
- 238000001039 wet etching Methods 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 230000005684 electric field Effects 0.000 abstract description 18
- 230000000903 blocking effect Effects 0.000 abstract description 14
- 238000005036 potential barrier Methods 0.000 description 4
- 210000004209 hair Anatomy 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/47—Schottky barrier electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开一种增强型沟槽式肖特基二极管整流器件，外延层上表面并延伸至外延层中部的沟槽，相邻沟槽之间外延层区域形成第一导电类型的单晶硅凸台，此单晶硅凸台顶面与上金属层之间形成肖特基势垒接触；一栅沟槽位于所述沟槽内，此栅沟槽内填充有导电多晶硅并与上金属层之间形成欧姆接触，所述栅沟槽和外延层之间均通过二氧化硅隔离；所述单晶硅凸台内并贴附于沟槽侧表面具有第二导电类型掺杂区，此第二导电类型掺杂区顶部与外延层上表面之间具有重掺杂第二导电类型掺杂区，所述第二导电类型掺杂区和重掺杂第二导电类型掺杂区均与外延层形成pn结界面。本发明调制器件反向偏置时候的电场分布，增强器件反向电压阻断能力，并为器件性能调整提供更多灵活性。
Description
技术领域
本发明涉及整流器件及其制造方法，特别涉及一种增强型沟槽式肖特基二极管整流器件及其制造方法。
背景技术
肖特基势垒二极管是利用金属与半导体接触形成的金属－半导体结原理制作的。传统的平面型肖特基势垒二极管器件通常由位于下方的高掺杂浓度的N +衬底和位于上方的低掺杂浓度的N－外延生长层构成，高掺杂浓度的N +衬底底面沉积下金属层形成欧姆接触，构成肖特基势垒二极管的阴极；低掺杂浓度的N－外延生长层顶面沉积上金属层形成肖特基势垒接触，构成肖特基势垒二极管的阳极。金属与N型单晶硅的功函数差形成势垒，该势垒的高低决定了肖特基势垒二极管的特性，较低的势垒可以减小正向导通开启电压，但是会使反向漏电增大，反向阻断电压降低；反之，较高的势垒会增大正向导通开启电压，同时使反向漏电减小，反向阻断能力增强。然而，与pn结二极管相比，传统的平面型肖特基势垒二极管总体来说反向漏电大，反向阻断电压低。
沟槽式肖特基势垒二极管的显著特点是在N-外延层中存在类似沟槽式MOS器件的栅结构，即垂直于硅片表面、延伸入N-外延层中的沟槽，覆盖在沟槽表面的栅氧化层，以及填充其中的导电材料构成的栅。器件结构如图1所示，制作器件的硅片由高掺杂的N+衬底1和较低掺杂的N-外延层2 构成，一系列沟槽3制备于N－外延层2中，沟槽3之间为N型单晶硅凸台结构4，沟槽3侧壁生长有二氧化硅层5，上金属层6覆盖在整个结构的上表面，并与单晶硅凸台结构4的顶面接触形成肖特基接触面，构成肖特基二极管整流器件的阳极。在N+衬底1底面沉积有下金属层8构成肖特基二极管整流器件的阴极。器件结构和电场强度分布曲线如图2所示，针对不同的沟槽深度，器件反向偏置时候的电场强度分布曲线被计算出来。电场强度曲线所包围的面积对应器件的反向电压阻断能力。由于沟槽栅结构的存在，器件反向偏置时电场分布发生变化，在栅沟槽底部达到最强，到达肖特基势垒界面的电场强度降低，从而增强了该器件的电压反向阻断能力，减小了反向漏电流。除了栅沟槽深度，栅氧化层厚度和凸台结构区域掺杂浓度都可以调制器件反向偏置时候的电场分布。
然而，这种结构设计所暴露出的主要问题是器件反向电压阻断能力提升有限。如图2中电场强度曲线所示，随沟槽深度变化，电场强度峰值位置随之变化，但是电场强度曲线所包围面积变化不显著，即器件反向电压阻断能力无显著改变。另外，沟槽内填充的金属与上金属层相同，当沟槽宽度较窄时，由于上金属层材料的缝隙填充能力不好，有可能留下空洞，影响器件的可靠性。为此，如何解决上述问题成为本领域普通技术人员努力的方向。
发明内容
本发明目的是提供一种增强型沟槽式肖特基二极管整流器件及其制造方法，其调制器件反向偏置时候的电场分布，增强器件反向电压阻断能力，并为器件性能调整提供更多灵活性。
为达到上述目的，本发明采用的第一技术方案是：
一种增强型沟槽式肖特基二极管整流器件，在俯视平面上，该器件的有源区由若干个肖特基势垒二极管单胞并联构成，此肖特基势垒二极管单胞的纵向截面上，每个肖特基势垒二极管单胞包括位于硅片背面下金属层，位于所述下金属层上方重掺杂第一导电类型的衬底层，此衬底层与下金属层之间形成欧姆接触，位于所述衬底层上方轻掺杂第一导电类型的外延层，位于所述外延层上方的上金属层，从所述外延层上表面并延伸至外延层中部的沟槽，相邻沟槽之间外延层区域形成第一导电类型的单晶硅凸台，此单晶硅凸台顶面与上金属层之间形成肖特基势垒接触；一栅沟槽位于所述沟槽内，此栅沟槽内填充有导电多晶硅并与上金属层之间形成欧姆接触，所述栅沟槽和外延层之间均通过二氧化硅隔离；
所述单晶硅凸台内并贴附于沟槽侧表面具有第二导电类型掺杂区，此第二导电类型掺杂区顶部与外延层上表面之间具有重掺杂第二导电类型掺杂区，所述第二导电类型掺杂区和重掺杂第二导电类型掺杂区均与外延层形成pn结界面。
上述技术方案中进一步改进的技术方案如下：
作为优选方案，所述第二导电类型掺杂区和重掺杂第二导电类型掺杂区另一侧具有第一导电类型的外延分层，外延分层下表面高于所述第二导电类型掺杂区下表面，此外延分层位于外延层上部且外延分层的掺杂浓度大于外延层的掺杂浓度。
为达到上述目的，本发明采用的第二技术方案是：
一种用于制造所述权利要求1所述二极管整流器件的制造方法，该方法包括下列工艺步骤：
步骤一、在N型高掺杂浓度N+的单晶硅衬底上，生长N型较低掺杂浓度N-的外延层；
步骤二、在N-外延层表面生长二氧化硅介质层，在二氧化硅介质层表面沉积氮化硅介质层，形成二氧化硅层和氮化硅层的复合层；
步骤三、对复合介质层实施光刻，定义出沟槽图形；
步骤四、采用干法刻蚀方法，选择性除去未被光刻胶保护的复合介质层，曝露出沟槽图形对应的N-外延层，而除去光刻胶后保留下来的复合介质层作为介质硬掩膜使用；
步骤五、以介质硬掩膜为保护，采用干法刻蚀方法选择性刻蚀曝露出的N-外延层区域的单晶硅，在N-外延层中形成沟槽。沟槽之间形成具有一定宽度的N-单晶硅凸台结构；
步骤六、在整个结构表面均匀生长二氧化硅层。由于介质硬掩膜的保护，二氧化硅层只生长在曝露出的N-外延层表面；
步骤七、实施偏转角度的P型离子注入和热退火。偏转的角度配合介质硬掩膜的保护，在N-单晶硅凸台单一侧面，高于沟槽底部区的域形成P型区；
步骤八、在整个结构表面沉积导电多晶硅层，通过干法刻蚀形成多晶硅栅结构；
步骤九、采用湿法腐蚀，选择性去除部分氮化硅硅层；
步骤十、实施偏转角度的P型离子注入和热退火。偏转的角度配合介质硬掩膜的保护，在单晶硅凸台结构顶部P型区同侧形成P型高掺杂浓度P+区域，P+区域覆盖P型区顶部并部分延伸入N-区域， P型掺杂区域与N-外延层区域相接触，形成pn结界面；
步骤十一、在整个结构表面沉积介质层，该介质层可以是二氧化硅层，或者氮化硅层，或者二氧化硅层和氮化硅层的复合层；
步骤十二、实施光刻，曝露出单胞区域，采用干法刻蚀，或者湿法腐蚀，或者干、湿结合，选择性除去未被光刻胶保护的介质层，直至单晶硅凸台和导电多晶硅的上表面完全曝露。去除剩余光刻胶；
步骤十三、沉积上金属层到整个结构表面，该金属层与单晶硅凸台N-掺杂区域上表面连接形成肖特基势垒接触，与单晶硅凸台P+掺杂区域上表面连接形成欧姆接触，与导电多晶硅上表面连接形成欧姆接触，该金属层构成整流器件的阳极；
步骤十四、在N型高掺杂衬底的底面上沉积下金属层形成整流器件阴极。
由于上述技术方案运用，本发明与现有技术相比具有下列优点和效果：
本发明在高于沟槽底部的单晶硅凸台一侧引入P型掺杂区域，调制器件反向偏置时候的电场分布，增强器件反向电压阻断能力。同时，可针对不同的P型区域掺杂浓度，调整与之对应的单晶硅凸台另外一侧的N型区域掺杂浓度，为器件性能调整提供更多灵活性。另外，用导电多晶硅代替金属，填入沟槽中，相较金属，导电多晶硅有更强的缝隙填充能力，为器件结构设计提供更多灵活型；其次，本发明结构对电场分布进一步调制，电场强度在沟槽底部附近出现峰值后，可以继续维持较高的值，如图5中电场强度曲线所示。电场强度曲线所包围的面积对应器件反向偏置时候的反向阻断电压，图5中斜线阴影区域对应传统沟槽器件（左侧结构）的反向阻断电压，斜线阴影区域与十字线阴影区域之和对应本发明具有pn结结构沟槽器件（右侧结构）的反向阻断电压，十字线阴影区域即为pn结结构带来的反向阻断电压增加部分。
附图说明
附图1为现有肖特基整流器件的剖面图；
附图2为现有肖特基整流器件的电场强度分布曲线图；
附图3为本发明实施例一增强型沟槽式肖特基二极管整流器件剖面示意图；
附图4为本发明器件与传统沟槽结构器件反向偏置电场强度分布曲线对比图；
附图5为本发明实施例二增强型沟槽式肖特基二极管整流器件剖面示意图；
附图6A-E为本发明实施例一的器件制造方法流程图；
附图7为本发明实施例二的器件制造方法结构示意图。
以上附图中，1、肖特基势垒二极管单胞；2、下金属层；3、衬底层；4、外延层；5、上金属层；6、沟槽；7、单晶硅凸台；8、栅沟槽；9、导电多晶硅； 10、二氧化硅；11、第二导电类型掺杂区；12、重掺杂第二导电类型掺杂区；13、外延分层；14、欧姆接触面；15、肖特基势垒接触面。
具体实施方式
下面结合附图及实施例对本发明作进一步描述：
实施例：一种增强型沟槽式肖特基二极管整流器件，在俯视平面上，该器件的有源区由若干个肖特基势垒二极管单胞1并联构成，此肖特基势垒二极管单胞1的纵向截面上，每个肖特基势垒二极管单胞1包括位于硅片背面下金属层2，位于所述下金属层2上方重掺杂第一导电类型的衬底层3，此衬底层3与下金属层2之间形成欧姆接触，位于所述衬底层3上方轻掺杂第一导电类型的外延层4，位于所述外延层4上方的上金属层5，从所述外延层4上表面并延伸至外延层4中部的沟槽6，相邻沟槽6之间外延层4区域形成第一导电类型的单晶硅凸台7，此单晶硅凸台7顶面与上金属层5之间形成肖特基势垒接触；一栅沟槽8位于所述沟槽6内，此栅沟槽8内填充有导电多晶硅9并与上金属层5之间形成欧姆接触面，所述栅沟槽8和外延层4之间均通过二氧化硅10隔离；
所述单晶硅凸台7内并贴附于沟槽6侧表面具有第二导电类型掺杂区11，此第二导电类型掺杂区11顶部与外延层4上表面之间具有重掺杂第二导电类型掺杂区12，所述第二导电类型掺杂区11和重掺杂第二导电类型掺杂区13均与外延层4形成pn结界面。
上述第二导电类型掺杂区11和重掺杂第二导电类型掺杂区13另一侧具有第一导电类型的外延分层14，外延分层14下表面高于所述第二导电类型掺杂区11下表面，此外延分层14位于外延层4上部且外延分层14的掺杂浓度大于外延层4的掺杂浓度。
一种用于制造上述二极管整流器件的制造方法，该方法包括下列工艺步骤：
步骤一、在N型高掺杂浓度N+的单晶硅衬底上，生长N型较低掺杂浓度N-的外延层；
步骤二、在N-外延层表面生长二氧化硅介质层，在二氧化硅介质层表面沉积氮化硅介质层，形成二氧化硅层和氮化硅层的复合层；
步骤三、对复合介质层实施光刻，定义出沟槽图形；
步骤四、采用干法刻蚀方法，选择性除去未被光刻胶保护的复合介质层，曝露出沟槽图形对应的N-外延层，而除去光刻胶后保留下来的复合介质层作为介质硬掩膜使用；
步骤五、以介质硬掩膜为保护，采用干法刻蚀方法选择性刻蚀曝露出的N-外延层区域的单晶硅，在N-外延层中形成沟槽。沟槽之间形成具有一定宽度的N-单晶硅凸台结构；
步骤六、在整个结构表面均匀生长二氧化硅层。由于介质硬掩膜的保护，二氧化硅层只生长在曝露出的N-外延层表面；
步骤七、实施偏转角度的P型离子注入和热退火。偏转的角度配合介质硬掩膜的保护，在N-单晶硅凸台单一侧面，高于沟槽底部区的域形成P型区；
步骤八、在整个结构表面沉积导电多晶硅层，通过干法刻蚀形成多晶硅栅结构；
步骤九、采用湿法腐蚀，选择性去除部分氮化硅硅层；
步骤十、实施偏转角度的P型离子注入和热退火。偏转的角度配合介质硬掩膜的保护，在单晶硅凸台结构顶部P型区同侧形成P型高掺杂浓度P+区域，P+区域覆盖P型区顶部并部分延伸入N-区域， P型掺杂区域与N-外延层区域相接触，形成pn结界面；
步骤十一、在整个结构表面沉积介质层，该介质层可以是二氧化硅层，或者氮化硅层，或者二氧化硅层和氮化硅层的复合层；
步骤十二、实施光刻，曝露出单胞区域，采用干法刻蚀，或者湿法腐蚀，或者干、湿结合，选择性除去未被光刻胶保护的介质层，直至单晶硅凸台和导电多晶硅的上表面完全曝露。去除剩余光刻胶；
步骤十三、沉积上金属层到整个结构表面，该金属层与单晶硅凸台N-掺杂区域上表面连接形成肖特基势垒接触，与单晶硅凸台P+掺杂区域上表面连接形成欧姆接触，与导电多晶硅上表面连接形成欧姆接触，该金属层构成整流器件的阳极；
步骤十四、在N型高掺杂衬底的底面上沉积下金属层形成整流器件阴极。
图6所示实施例二结构制造过程与实施例一相比，在第七步之后，第八步之前，加入一步，其他步骤完全相同，即可实现实施例二结构的制造。
参见图7：
实施偏转角度的N型离子注入和热退火。偏转的角度配合介质硬掩膜的保护，在与P型区位置相对的单晶硅凸台另外一侧，形成掺杂浓度为N1的的N型掺杂区域，该区域与P型区侧面相接触，形成pn结。掺杂浓度N1大于N-外延层中的掺杂浓度。
上述实施例只为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明精神实质所作的等效变化或修饰，都应涵盖在本发明的保护范围之内。
Claims (8)
1. 一种增强型沟槽式肖特基二极管整流器件，在俯视平面上，该器件的有源区由若干个肖特基势垒二极管单胞（1）并联构成，此肖特基势垒二极管单胞（1）的纵向截面上，每个肖特基势垒二极管单胞（1）包括位于硅片背面下金属层（2），位于所述下金属层（2）上方重掺杂第一导电类型的衬底层（3），此衬底层（3）与下金属层（2）之间形成欧姆接触，位于所述衬底层（3）上方设有轻掺杂第一导电类型的外延层（4），位于所述外延层（4）上方设有上金属层（5），一沟槽（6）从所述外延层（4）上表面并延伸至外延层（4）中部，相邻沟槽（6）之间外延层（4）区域形成第一导电类型的单晶硅凸台（7），此单晶硅凸台（7）顶面与上金属层（5）之间形成肖特基势垒接触面（15）；其特征在于：一栅沟槽（8）位于所述沟槽（6）内，此栅沟槽（8）内填充有导电多晶硅（9）并与上金属层（5）之间形成欧姆接触面（14），所述导电多晶硅（9）和外延层（4）之间均通过二氧化硅（10）隔离；
位于所述单晶硅凸台（7）内并贴附于沟槽（6）侧表面具有第二导电类型掺杂区（11），此第二导电类型掺杂区（11）顶部与外延层（4）上表面之间具有重掺杂第二导电类型掺杂区（12），所述第二导电类型掺杂区（11）和重掺杂第二导电类型掺杂区（12）均与外延层（4）形成pn结界面。
2. 根据权利要求1所述的二极管整流器件，其特征在于：所述第二导电类型掺杂区（11）和重掺杂第二导电类型掺杂区（13）另一侧具有第一导电类型的外延分层（13），此外延分层（13）下表面高于所述第二导电类型掺杂区（11）下表面，此外延分层（14）位于外延层（4）上部且外延分层（13）的掺杂浓度大于外延层（4）的掺杂浓度。
3. 一种用于制造所述权利要求1所述二极管整流器件的制造方法，其特征在于：该方法包括下列工艺步骤：
步骤一、在N型高掺杂浓度N+的单晶硅衬底上，生长N型较低掺杂浓度N-的外延层；
步骤二、在N-外延层表面生长二氧化硅介质层，在二氧化硅介质层表面沉积氮化硅介质层，形成二氧化硅层和氮化硅层的复合层；
步骤三、对复合介质层实施光刻，定义出沟槽图形；
步骤四、采用干法刻蚀方法，选择性除去未被光刻胶保护的复合介质层，曝露出沟槽图形对应的N-外延层，而除去光刻胶后保留下来的复合介质层作为介质硬掩膜使用；
步骤五、以介质硬掩膜为保护，采用干法刻蚀方法选择性刻蚀曝露出的N-外延层区域的单晶硅，在N-外延层中形成沟槽。
4.沟槽之间形成具有一定宽度的N-单晶硅凸台结构；
步骤六、在整个结构表面均匀生长二氧化硅层。
5.由于介质硬掩膜的保护，二氧化硅层只生长在曝露出的N-外延层表面；
步骤七、实施偏转角度的P型离子注入和热退火。
6.偏转的角度配合介质硬掩膜的保护，在N-单晶硅凸台单一侧面，高于沟槽底部区的域形成P型区；
步骤八、在整个结构表面沉积导电多晶硅层，通过干法刻蚀形成多晶硅栅结构；
步骤九、采用湿法腐蚀，选择性去除部分氮化硅硅层；
步骤十、实施偏转角度的P型离子注入和热退火。
7.偏转的角度配合介质硬掩膜的保护，在单晶硅凸台结构顶部P型区同侧形成P型高掺杂浓度P+区域，P+区域覆盖P型区顶部并部分延伸入N-区域， P型掺杂区域与N-外延层区域相接触，形成pn结界面；
步骤十一、在整个结构表面沉积介质层，该介质层可以是二氧化硅层，或者氮化硅层，或者二氧化硅层和氮化硅层的复合层；
步骤十二、实施光刻，曝露出单胞区域，采用干法刻蚀，或者湿法腐蚀，或者干、湿结合，选择性除去未被光刻胶保护的介质层，直至单晶硅凸台和导电多晶硅的上表面完全曝露。
8.去除剩余光刻胶；
步骤十三、沉积上金属层到整个结构表面，该金属层与单晶硅凸台N-掺杂区域上表面连接形成肖特基势垒接触，与单晶硅凸台P+掺杂区域上表面连接形成欧姆接触，与导电多晶硅上表面连接形成欧姆接触，该金属层构成整流器件的阳极；
步骤十四、在N型高掺杂衬底的底面上沉积下金属层形成整流器件阴极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410348790.2A CN104134702A (zh) | 2014-07-22 | 2014-07-22 | 增强型沟槽式肖特基二极管整流器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410348790.2A CN104134702A (zh) | 2014-07-22 | 2014-07-22 | 增强型沟槽式肖特基二极管整流器件及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104134702A true CN104134702A (zh) | 2014-11-05 |
Family
ID=51807306
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410348790.2A Pending CN104134702A (zh) | 2014-07-22 | 2014-07-22 | 增强型沟槽式肖特基二极管整流器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104134702A (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106129126A (zh) * | 2016-08-31 | 2016-11-16 | 上海格瑞宝电子有限公司 | 一种沟槽肖特基二极管及其制备方法 |
| CN107046065A (zh) * | 2017-04-06 | 2017-08-15 | 淄博汉林半导体有限公司 | 一种内建肖特基界面的垂直场效应二极管及制造方法 |
| CN108470719A (zh) * | 2018-04-28 | 2018-08-31 | 江阴新顺微电子有限公司 | 一种复合型tmbs器件及其制造方法 |
| CN113594263A (zh) * | 2021-07-15 | 2021-11-02 | 淄博绿能芯创电子科技有限公司 | 碳化硅二极管及制造方法 |
| WO2022193357A1 (zh) * | 2021-03-19 | 2022-09-22 | 光华临港工程应用技术研发(上海)有限公司 | 一种肖特基二极管结构及其制造方法 |
| CN115207139A (zh) * | 2022-06-24 | 2022-10-18 | 北京纳米能源与系统研究所 | 自驱动紫外光电探测器、光路调整装置和光通信装置 |
| CN115312591A (zh) * | 2022-10-10 | 2022-11-08 | 深圳市威兆半导体股份有限公司 | 一种快恢复二极管及其制备方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006186040A (ja) * | 2004-12-27 | 2006-07-13 | Nippon Inter Electronics Corp | 半導体装置及びその製造方法 |
| CN101853850A (zh) * | 2010-03-17 | 2010-10-06 | 无锡新洁能功率半导体有限公司 | 一种超势垒半导体整流器件及其制造方法 |
| CN102916055A (zh) * | 2012-10-11 | 2013-02-06 | 杭州立昂微电子股份有限公司 | 一种沟槽肖特基势垒二极管及其制造方法 |
| CN103378178A (zh) * | 2012-04-30 | 2013-10-30 | 朱江 | 一种具有沟槽结构肖特基半导体装置及其制备方法 |
| CN103378171A (zh) * | 2012-04-28 | 2013-10-30 | 朱江 | 一种沟槽肖特基半导体装置及其制备方法 |
-
2014
- 2014-07-22 CN CN201410348790.2A patent/CN104134702A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006186040A (ja) * | 2004-12-27 | 2006-07-13 | Nippon Inter Electronics Corp | 半導体装置及びその製造方法 |
| CN101853850A (zh) * | 2010-03-17 | 2010-10-06 | 无锡新洁能功率半导体有限公司 | 一种超势垒半导体整流器件及其制造方法 |
| CN103378171A (zh) * | 2012-04-28 | 2013-10-30 | 朱江 | 一种沟槽肖特基半导体装置及其制备方法 |
| CN103378178A (zh) * | 2012-04-30 | 2013-10-30 | 朱江 | 一种具有沟槽结构肖特基半导体装置及其制备方法 |
| CN102916055A (zh) * | 2012-10-11 | 2013-02-06 | 杭州立昂微电子股份有限公司 | 一种沟槽肖特基势垒二极管及其制造方法 |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106129126A (zh) * | 2016-08-31 | 2016-11-16 | 上海格瑞宝电子有限公司 | 一种沟槽肖特基二极管及其制备方法 |
| CN107046065A (zh) * | 2017-04-06 | 2017-08-15 | 淄博汉林半导体有限公司 | 一种内建肖特基界面的垂直场效应二极管及制造方法 |
| CN107046065B (zh) * | 2017-04-06 | 2023-12-01 | 淄博汉林半导体有限公司 | 一种内建肖特基界面的垂直场效应二极管的制造方法 |
| CN108470719A (zh) * | 2018-04-28 | 2018-08-31 | 江阴新顺微电子有限公司 | 一种复合型tmbs器件及其制造方法 |
| CN108470719B (zh) * | 2018-04-28 | 2023-07-07 | 江苏新顺微电子股份有限公司 | 一种复合型tmbs器件及其制造方法 |
| WO2022193357A1 (zh) * | 2021-03-19 | 2022-09-22 | 光华临港工程应用技术研发(上海)有限公司 | 一种肖特基二极管结构及其制造方法 |
| CN113594263A (zh) * | 2021-07-15 | 2021-11-02 | 淄博绿能芯创电子科技有限公司 | 碳化硅二极管及制造方法 |
| CN115207139A (zh) * | 2022-06-24 | 2022-10-18 | 北京纳米能源与系统研究所 | 自驱动紫外光电探测器、光路调整装置和光通信装置 |
| CN115207139B (zh) * | 2022-06-24 | 2023-09-15 | 北京纳米能源与系统研究所 | 自驱动紫外光电探测器、光路调整装置和光通信装置 |
| CN115312591A (zh) * | 2022-10-10 | 2022-11-08 | 深圳市威兆半导体股份有限公司 | 一种快恢复二极管及其制备方法 |
| CN115312591B (zh) * | 2022-10-10 | 2022-12-23 | 深圳市威兆半导体股份有限公司 | 一种快恢复二极管及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104134702A (zh) | 增强型沟槽式肖特基二极管整流器件及其制造方法 | |
| CN101901807B (zh) | 沟槽式肖特基势垒二极管整流器件及制造方法 | |
| CN103887173B (zh) | 利用耗尽p-屏蔽的低输出电容的高频开关mosfet | |
| JP4939797B2 (ja) | スイッチング半導体装置 | |
| KR100765924B1 (ko) | 트렌치 쇼트키 정류기 및 이 정류기를 형성하는 방법 | |
| CN108292677B (zh) | 一种具有体内场板的折叠型终端 | |
| JP6214680B2 (ja) | 炭化珪素半導体装置 | |
| US9171917B2 (en) | Edge termination configurations for high voltage semiconductor power devices | |
| CN102916055B (zh) | 一种沟槽肖特基势垒二极管及其制造方法 | |
| CN106024894A (zh) | 沟槽栅功率mosfet结构及其制造方法 | |
| CN101853854A (zh) | 一种改进型终端结构的沟槽功率mos器件及其制造方法 | |
| CN201663162U (zh) | 单胞中集成肖特基二极管的沟槽mos器件 | |
| JP3998454B2 (ja) | 電力用半導体装置 | |
| CN103956388A (zh) | 肖特基二极管半导体器件及其制备方法 | |
| CN101901808B (zh) | 一种沟槽式肖特基势垒二极管整流器件及制造方法 | |
| CN103681315A (zh) | 埋层的形成方法 | |
| CN102522431A (zh) | 一种肖特基势垒二极管整流器件及其制造方法 | |
| CN201725794U (zh) | 一种沟槽式肖特基势垒二极管整流器件 | |
| CN106129126A (zh) | 一种沟槽肖特基二极管及其制备方法 | |
| CN113421927A (zh) | 一种逆导SiC MOSFET器件及其制造方法 | |
| CN104103693A (zh) | 一种u形沟槽的功率器件及其制造方法 | |
| CN219419037U (zh) | 一种沟槽型碳化硅mosfet器件 | |
| CN104078517A (zh) | 沟槽式肖特基半导体器件 | |
| CN212587512U (zh) | 一种沟槽mosfet器件 | |
| CN203983296U (zh) | 沟槽式肖特基半导体器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20141105 |
|
| RJ01 | Rejection of invention patent application after publication |