CN102522431A - 一种肖特基势垒二极管整流器件及其制造方法 - Google Patents
一种肖特基势垒二极管整流器件及其制造方法 Download PDFInfo
- Publication number
- CN102522431A CN102522431A CN2011104225566A CN201110422556A CN102522431A CN 102522431 A CN102522431 A CN 102522431A CN 2011104225566 A CN2011104225566 A CN 2011104225566A CN 201110422556 A CN201110422556 A CN 201110422556A CN 102522431 A CN102522431 A CN 102522431A
- Authority
- CN
- China
- Prior art keywords
- polycrystalline silicon
- conductive polycrystalline
- layer
- district
- epitaxial loayer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004888 barrier function Effects 0.000 title claims abstract description 30
- 238000000034 method Methods 0.000 title claims abstract description 18
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 87
- 239000002184 metal Substances 0.000 claims abstract description 51
- 239000000758 substrate Substances 0.000 claims abstract description 22
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 20
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 19
- 239000010703 silicon Substances 0.000 claims abstract description 19
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 13
- 229920005591 polysilicon Polymers 0.000 claims abstract description 10
- 239000010410 layer Substances 0.000 claims description 109
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 28
- 230000008021 deposition Effects 0.000 claims description 17
- 238000001312 dry etching Methods 0.000 claims description 15
- 235000012239 silicon dioxide Nutrition 0.000 claims description 14
- 239000000377 silicon dioxide Substances 0.000 claims description 14
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 12
- 229920002120 photoresistant polymer Polymers 0.000 claims description 9
- 238000001039 wet etching Methods 0.000 claims description 9
- 239000002131 composite material Substances 0.000 claims description 6
- 239000011229 interlayer Substances 0.000 claims description 6
- 238000001259 photo etching Methods 0.000 claims description 6
- 108090000723 Insulin-Like Growth Factor I Proteins 0.000 claims description 3
- 102000013275 Somatomedins Human genes 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 238000002955 isolation Methods 0.000 abstract 2
- 230000003647 oxidation Effects 0.000 abstract 2
- 238000007254 oxidation reaction Methods 0.000 abstract 2
- 230000005684 electric field Effects 0.000 description 15
- 230000000903 blocking effect Effects 0.000 description 10
- 238000009826 distribution Methods 0.000 description 7
- 238000005036 potential barrier Methods 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 210000004209 hair Anatomy 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000010205 computational analysis Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
- H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开一种肖特基势垒二极管整流器件及其制造方法，有源区由若干肖特基势垒二极管单胞并联构成；硅片上部与所述上金属层连接的第一导电类型轻掺杂的单晶硅外延层，位于外延层上部并开口于所述外延层上表面的沟槽，相邻沟槽之间外延层区域形成的凸台，下金属层与所述衬底之间形成欧姆接触；上金属层与所述第一导电多晶硅区和第二导电多晶硅区的上表面连接形成欧姆接触；上金属层与所述凸台上表面连接形成肖特基势垒接触；第一导电多晶硅区的下底面深度大于所述第二导电多晶硅区的下底面深度；第一隔离氧化层的厚度大于所述第二隔离氧化层的厚度。本发明器件反向电压阻断能力显著增强，缝隙填充能力得到改善，从而为器件结构设计提供更多灵活型，并加强了器件可靠性。
Description
技术领域
本发明涉及整流器件及其制造方法，特别涉及一种肖特基势垒二极管整流器件及其制造方法。
背景技术
整流器件作为交流到直流的转换器件，要求单向导通特性，即正向导通时开启电压低，导通电阻小，而反向偏置时阻断电压高，反向漏电小。肖特基势垒二极管作为整流器件已经在电源应用领域使用了数十年。相对于PN结二极管而言，肖特基势垒二极管具有正向开启电压低和开关速度快的优点，这使其非常适合应用于开关电源以及高频场合。
肖特基势垒二极管是利用金属与半导体接触形成的金属－半导体结原理制作的。传统的平面型肖特基势垒二极管器件通常由位于下方的高掺杂浓度的N +衬底和位于上方的低掺杂浓度的N－外延生长层构成，高掺杂浓度的N +衬底底面沉积下金属层形成欧姆接触，构成肖特基势垒二极管的阴极；低掺杂浓度的N－外延生长层顶面沉积上金属层形成肖特基势垒接触，构成肖特基势垒二极管的阳极。金属与N型单晶硅的功函数差形成势垒，该势垒的高低决定了肖特基势垒二极管的特性，较低的势垒可以减小正向导通开启电压，但是会使反向漏电增大，反向阻断电压降低；反之，较高的势垒会增大正向导通开启电压，同时使反向漏电减小，反向阻断能力增强。然而，与PN结二极管相比，传统的平面型肖特基势垒二极管总体来说反向漏电大，反向阻断电压低。针对上述问题，沟槽式肖特基势垒二极管整流器件被发明出来，其具有低正向导通开启电压的同时，克服了上述平面型肖特基二极管的缺点。
沟槽式肖特基势垒二极管的显著特点是在N-外延层中存在若干垂直于硅片表面、延伸入N-外延层中的沟槽，覆盖在沟槽表面的氧化层，以及填充其中的导电材料。美国专利 US 5,365,102 披露了一种沟槽式肖特基势垒二极管整流器件及制造方法，其中一实施例的器件结构如图1所示（图1相当于美国专利的图6F）。从该图中可以看出，制作器件的硅片由高掺杂的N+衬底201和较低掺杂的N－外延层202构成，一系列沟槽203制备于N－外延层202中，沟槽203之间为N型单晶硅凸台结构204，沟槽203侧壁生长有二氧化硅层205，阳极金属层206覆盖在整个结构的上表面，并与单晶硅凸台结构204的顶面接触形成肖特基接触；在N+衬底201底面沉积有阴极金属层207。在IEEE文章The Trench MOS Barrier Schottky （TMBS） Rectifier中，作者M. Mehrotra和B.J. Baliga对该种沟槽式肖特基势垒二极管整流器件做了计算分析。器件结构和电场强度分布曲线如图2所示（图2a、2b相当于IEEE文章的图1和图3），图2（a）为器件结构，图2（b）显示不同沟槽深度对应的电场强度曲线；针对不同的沟槽深度，器件反向偏置时候的电场强度分布曲线被计算出来。电场强度曲线所包围的面积对应器件的反向电压阻断能力。由于沟槽结构的存在，器件反向偏置时电场分布发生变化，在沟槽底部达到最强，到达肖特基势垒界面的电场强度降低，从而增强了该器件的电压反向阻断能力，减小了反向漏电流。除了沟槽深度，氧化层厚度也可以调制器件反向偏置时候的电场分布。
然而，现有技术结构所暴露出的主要问题是器件反向电压阻断能力提升有限。如图2中电场强度曲线所示，随沟槽深度变化，电场强度峰值位置随之变化，但是电场强度曲线所包围面积变化不显著，即器件反向电压阻断能力无显著改变。另外，沟槽内填充的金属与上金属层相同，当沟槽宽度较窄时，由于上金属层材料的缝隙填充能力不好，有可能留下空洞，影响器件的可靠性。
为此，如何克服上述不足，并进一步优化肖特基势垒二极管整流器件性能和提高器件可靠性是本发明研究的课题。
发明内容
本发明目的是提供一种肖特基势垒二极管整流器件及其制造方法，其反向电压阻断能力得到进一步提高，且增强了器件的可靠性。
为达到上述目的，本发明采用的第一技术方案是：
一种肖特基势垒二极管整流器件，该器件的有源区由若干肖特基势垒二极管单胞并联构成；在截面上，每个单胞包括硅片，位于所述硅片背面的下金属层，位于所述硅片正面的上金属层，所述硅片下部与所述下金属层连接的第一导电类型重掺杂的单晶硅衬底，所述硅片上部与所述上金属层连接的第一导电类型轻掺杂的单晶硅外延层，位于所述外延层上部并开口于所述外延层上表面的沟槽，相邻沟槽之间外延层区域形成的凸台，位于所述沟槽中部的第一导电类型重掺杂的第一导电多晶硅区，位于所述沟槽内部第一导电多晶硅区两侧的第一导电类型重掺杂的第二导电多晶硅区，所述第一导电多晶硅区与所述外延层之间的第一隔离氧化层，所述第二导电多晶硅区与所述外延层和所述第一导电多晶硅区之间的第二隔离氧化层。
所述下金属层与所述衬底之间形成欧姆接触；所述上金属层与所述第一导电多晶硅区和第二导电多晶硅区的上表面连接形成欧姆接触；所述上金属层与所述凸台上表面连接形成肖特基势垒接触；所述第一导电多晶硅区的下底面深度d1大于所述第二导电多晶硅区的下底面深度d2；所述第一隔离氧化层的厚度t1大于所述第二隔离氧化层的厚度t2。
1、作为优选方案，所述第一导电多晶硅区下底面深度d1是所述第二导电多晶硅区下底面深度d2的1.1倍至3倍。
2、作为优选方案，所述第一隔离氧化层厚度t1是所述第二隔离氧化层厚度t2的1.1倍至10倍。
为达到上述目的，本发明采用的第二技术方案是：
一种用于制造上述二极管整流器件的制造方法，该方法包括下列工艺步骤：
步骤一、在第一导电类型重掺杂的单晶硅衬底上，生长第一导电类型轻掺杂的单晶硅外延层；
步骤二、在外延层上表面生长介质层，该介质层可以是二氧化硅层，或者氮化硅层，或者二氧化硅层和氮化硅层的复合层；
步骤三、对介质层实施光刻，定义出沟槽的图形；
步骤四、采用干法刻蚀方法，选择性除去未被光刻胶保护的介质层，曝露出沟槽图形对应的外延层，而除去光刻胶后保留下来的介质层作为介质硬掩膜使用；
步骤五、以介质硬掩膜为保护，采用干法刻蚀方法选择性刻蚀曝露出的外延层单晶硅，在外延层中形成沟槽，沟槽之间形成具有一定宽度的凸台；
步骤六、采用湿法腐蚀，选择性除去介质层；
步骤七、在整个结构表面均匀生长第一隔离氧化层；
步骤八、在整个结构表面沉积第一导电类型重掺杂导电多晶硅层，通过干法刻蚀选择性去除部分导电多晶硅，使导电多晶硅层上表面与外延层上表面平齐，形成第一导电多晶硅区；
步骤九、采用湿法腐蚀，选择性去除部分第一隔离氧化层。在凸台与第一导电多晶硅区之间形成沟槽；沟槽底部高于第一导电多晶硅区的底面；
步骤十、在整个结构表面均匀生长第二隔离氧化层；
步骤十一、在整个结构表面沉积第一导电类型重掺杂的导电多晶硅层，通过干法刻蚀选择性去除部分导电多晶硅，使导电多晶硅层上表面与外延层上表面平齐，形成第二导电多晶硅区；
步骤十二、在整个结构表面沉积层间介质层，该介质层可以是二氧化硅层，或者氮化硅层，或者二氧化硅层和氮化硅层的复合层；
步骤十三、实施光刻，曝露出有源区，采用干法刻蚀，或者湿法腐蚀，或者干、湿结合，选择性除去未被光刻胶保护的层间介质层，直至凸台、第一导电多晶硅区和第二导电多晶硅区的上表面完全曝露；
步骤十四、沉积上金属层到整个结构表面，该金属层与凸台上表面连接形成肖特基势垒接触，与第一导电多晶硅区和第二导电多晶硅区的上表面连接形成欧姆接触；
步骤十五、在衬底的底面上沉积下金属，该金属层与衬底下底面连接形成欧姆接触。
由于上述技术方案运用，本发明与现有技术相比具有下列优点和效果：
如图4所示，与现有技术器件结构（图4左侧）相比，本发明器件（图4右侧）通过器件结构及制造过程的改变，引入由第二导电多晶硅区和第二隔离氧化层构成的第二级沟槽结构；使凸台中的电场强度在第二级沟槽结构底部出现第二个峰值，从而扩大了电场强度曲线包围的面积，扩大部分即为图中十字线阴影区域；因此，本发明器件反向电压阻断能力，即斜线阴影与十字线阴影区域面积之和，与现有技术——斜线阴影区域面积——相比，有显著增强，提升了器件性能。另外，用导电多晶硅代替金属，填入沟槽中，与金属材料相比，导电多晶硅有更强的缝隙填充能力，为器件结构设计提供更多灵活型，并加强了器件可靠性。
附图说明
附图1为现有技术美国专利 US 5,365,102器件截面示意图；
附图2为现有技术IEEE文章The Trench MOS Barrier Schottky Rectifier中器件结构与电场强度分布图；
附图3为本发明实施例器件截面示意图；
附图4为本发明实施例器件结构和电场强度分布与现有技术器件结构和电场分布对比图；
附图5A-5D为本发明实施例的器件制造方法流程图。
以上附图中，1、肖特基势垒二极管单胞；2、硅片；3、下金属层；4、上金属层；5、衬底；6、外延层；7、沟槽；8、凸台；9、第一导电多晶硅区；10、第二导电多晶硅区；11、第一隔离氧化层；12、第二隔离氧化层。201、N+衬底；202、N-外延层；203、沟槽；204、凸台结构；205、二氧化硅层；206、阳极金属层；207、阴极金属层。
具体实施方式
下面结合附图及实施例对本发明作进一步描述：
实施例：
一种肖特基势垒二极管整流器件，如图3所示，该器件的有源区由若干肖特基势垒二极管单胞1并联构成；在截面上，每个单胞1包括硅片2，位于所述硅片2背面的下金属层3，位于所述硅片2正面的上金属层4，所述硅片2下部与所述下金属层3连接的第一导电类型重掺杂的单晶硅衬底5，所述硅片2上部与所述上金属层4连接的第一导电类型轻掺杂的单晶硅外延层6，位于所述外延层6上部并开口于所述外延层6上表面的沟槽7，相邻沟槽7之间外延层6区域形成的凸台8，位于所述沟槽7中部的第一导电类型重掺杂的第一导电多晶硅区9，位于所述沟槽7内部第一导电多晶硅区9两侧的第一导电类型重掺杂的第二导电多晶硅区10，所述第一导电多晶硅区9与所述外延层6之间的第一隔离氧化层11，所述第二导电多晶硅区10与所述外延层6和所述第一导电多晶硅区9之间的第二隔离氧化层12；
所述下金属层3与所述衬底5之间形成欧姆接触；所述上金属层4与所述第一导电多晶硅区9和第二导电多晶硅区10的上表面连接形成欧姆接触；所述上金属层4与所述凸台8上表面连接形成肖特基势垒接触；所述第一导电多晶硅区9的下底面深度d1大于所述第二导电多晶硅区10的下底面深度d2；所述第一隔离氧化层11的厚度t1大于所述第二隔离氧化层12的厚度t2。
上述第一导电多晶硅区9下底面深度d1是所述第二导电多晶硅区10下底面深度d2的1.1倍至3倍。
上述第一隔离氧化层11厚度t1是所述第二隔离氧化层12厚度t2的1.1倍至10倍。
一种用于制造上述肖特基势垒二极管整流器件的制造方法，该方法包括下列工艺步骤：
步骤一、在第一导电类型重掺杂的单晶硅衬底5上，生长第一导电类型轻掺杂的单晶硅外延层6；
步骤二、在外延层6上表面生长介质层，该介质层可以是二氧化硅层，或者氮化硅层，或者二氧化硅层和氮化硅层的复合层；
步骤三、对介质层实施光刻，定义出沟槽7的图形；
步骤四、采用干法刻蚀方法，选择性除去未被光刻胶保护的介质层，曝露出沟槽7图形对应的外延层，而除去光刻胶后保留下来的介质层作为介质硬掩膜使用；
步骤五、以介质硬掩膜为保护，采用干法刻蚀方法选择性刻蚀曝露出的外延层单晶硅，在外延层6中形成沟槽7，沟槽7之间形成具有一定宽度的凸台8；
步骤六、采用湿法腐蚀，选择性除去介质层；
步骤七、在整个结构表面均匀生长第一隔离氧化层11；
步骤八、在整个结构表面沉积第一导电类型重掺杂导电多晶硅层，通过干法刻蚀选择性去除部分导电多晶硅，使导电多晶硅层上表面与外延层6上表面平齐，形成第一导电多晶硅区9；
步骤九、采用湿法腐蚀，选择性去除部分第一隔离氧化层。在凸台8与第一导电多晶硅区9之间形成沟槽；沟槽底部高于第一导电多晶硅区9的底面；
步骤十、在整个结构表面均匀生长第二隔离氧化层12；
步骤十一、在整个结构表面沉积第一导电类型重掺杂的导电多晶硅层，通过干法刻蚀选择性去除部分导电多晶硅，使导电多晶硅层上表面与外延层6上表面平齐，形成第二导电多晶硅区10；
步骤十二、在整个结构表面沉积层间介质层，该介质层可以是二氧化硅层，或者氮化硅层，或者二氧化硅层和氮化硅层的复合层；
步骤十三、实施光刻，曝露出有源区，采用干法刻蚀，或者湿法腐蚀，或者干、湿结合，选择性除去未被光刻胶保护的层间介质层，直至凸台8、第一导电多晶硅区9和第二导电多晶硅区10的上表面完全曝露；
步骤十四、沉积上金属层4到整个结构表面，该金属层与凸台8上表面连接形成肖特基势垒接触，与第一导电多晶硅区9和第二导电多晶硅区10的上表面连接形成欧姆接触；
步骤十五、在衬底5的底面上沉积下金属3，该金属层与衬底5下底面连接形成欧姆接触。
上述实施例只为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明精神实质所作的等效变化或修饰，都应涵盖在本发明的保护范围之内。
Claims (4)
1.一种肖特基势垒二极管整流器件，该器件的有源区由若干肖特基势垒二极管单胞（1）并联构成；在截面上，每个单胞（1）包括硅片（2），位于所述硅片（2）背面的下金属层（3），位于所述硅片（2）正面的上金属层（4），所述硅片（2）下部与所述下金属层（3）连接的第一导电类型重掺杂的单晶硅衬底（5），所述硅片（2）上部与所述上金属层（4）连接的第一导电类型轻掺杂的单晶硅外延层（6），位于所述外延层（6）上部并开口于所述外延层（6）上表面的沟槽（7），相邻沟槽（7）之间外延层（6）区域形成的凸台（8），位于所述沟槽（7）中部的第一导电类型重掺杂的第一导电多晶硅区（9），位于所述沟槽（7）内部第一导电多晶硅区（9）两侧的第一导电类型重掺杂的第二导电多晶硅区（10），所述第一导电多晶硅区（9）与所述外延层（6）之间的第一隔离氧化层（11），所述第二导电多晶硅区（10）与所述外延层（6）和所述第一导电多晶硅区（9）之间的第二隔离氧化层（12）；其特征在于：所述下金属层（3）与所述衬底（5）之间形成欧姆接触；所述上金属层（4）与所述第一导电多晶硅区（9）和第二导电多晶硅区（10）的上表面连接形成欧姆接触；所述上金属层（4）与所述凸台（8）上表面连接形成肖特基势垒接触；所述第一导电多晶硅区（9）的下底面深度（d1）大于所述第二导电多晶硅区（10）的下底面深度（d2）；所述第一隔离氧化层（11）的厚度t1大于所述第二隔离氧化层（12）的厚度（t2）。
2.根据权利要求1所述的肖特基势垒二极管整流器件，其特征在于：所述第一导电多晶硅区（9）下底面深度d1是所述第二导电多晶硅区（10）下底面深度d2的1.1倍至3倍。
3.根据权利要求1所述的肖特基势垒二极管整流器件，其特征在于：所述第一隔离氧化层（11）厚度（t1）是所述第二隔离氧化层（12）厚度（t2）的1.1倍至10倍。
4.一种用于制造权利要求1所述肖特基势垒二极管整流器件的制造方法，其特征在于：
该方法包括下列工艺步骤：
步骤一、在第一导电类型重掺杂的单晶硅衬底（5）上，生长第一导电类型轻掺杂的单晶硅外延层（6）；
步骤二、在外延层（6）上表面生长介质层，该介质层可以是二氧化硅层，或者氮化硅层，或者二氧化硅层和氮化硅层的复合层；
步骤三、对介质层实施光刻，定义出沟槽（7）的图形；
步骤四、采用干法刻蚀方法，选择性除去未被光刻胶保护的介质层，曝露出沟槽（7）图形对应的外延层，而除去光刻胶后保留下来的介质层作为介质硬掩膜使用；
步骤五、以介质硬掩膜为保护，采用干法刻蚀方法选择性刻蚀曝露出的外延层单晶硅，在外延层（6）中形成沟槽（7），沟槽（7）之间形成具有一定宽度的凸台（8）；
步骤六、采用湿法腐蚀，选择性除去介质层；
步骤七、在整个结构表面均匀生长第一隔离氧化层（11）；
步骤八、在整个结构表面沉积第一导电类型重掺杂导电多晶硅层，通过干法刻蚀选择性去除部分导电多晶硅，使导电多晶硅层上表面与外延层（6）上表面平齐，形成第一导电多晶硅区（9）；
步骤九、采用湿法腐蚀，选择性去除部分第一隔离氧化层，在凸台（8）与第一导电多晶硅区（9）之间形成沟槽；沟槽底部高于第一导电多晶硅区（9）的底面；
步骤十、在整个结构表面均匀生长第二隔离氧化层（12）；
步骤十一、在整个结构表面沉积第一导电类型重掺杂的导电多晶硅层，通过干法刻蚀选择性去除部分导电多晶硅，使导电多晶硅层上表面与外延层（6）上表面平齐，形成第二导电多晶硅区（10）；
步骤十二、在整个结构表面沉积层间介质层，该介质层可以是二氧化硅层，或者氮化硅层，或者二氧化硅层和氮化硅层的复合层；
步骤十三、实施光刻，曝露出有源区，采用干法刻蚀，或者湿法腐蚀，或者干、湿结合，选择性除去未被光刻胶保护的层间介质层，直至凸台（8）、第一导电多晶硅区（9）和第二导电多晶硅区（10）的上表面完全曝露；
步骤十四、沉积上金属层（4）到整个结构表面，该金属层与凸台（8）上表面连接形成肖特基势垒接触，与第一导电多晶硅区（9）和第二导电多晶硅区（10）的上表面连接形成欧姆接触；
步骤十五、在衬底（5）的底面上沉积下金属（3），该金属层与衬底（5）下底面连接形成欧姆接触。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011104225566A CN102522431A (zh) | 2011-12-16 | 2011-12-16 | 一种肖特基势垒二极管整流器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011104225566A CN102522431A (zh) | 2011-12-16 | 2011-12-16 | 一种肖特基势垒二极管整流器件及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102522431A true CN102522431A (zh) | 2012-06-27 |
Family
ID=46293286
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2011104225566A Pending CN102522431A (zh) | 2011-12-16 | 2011-12-16 | 一种肖特基势垒二极管整流器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102522431A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106711141A (zh) * | 2015-11-13 | 2017-05-24 | 无锡华润华晶微电子有限公司 | 整流器及其制造方法 |
| CN108470719A (zh) * | 2018-04-28 | 2018-08-31 | 江阴新顺微电子有限公司 | 一种复合型tmbs器件及其制造方法 |
| CN116154022A (zh) * | 2023-03-14 | 2023-05-23 | 江南大学 | 一种双层SiO2隔离的光电二极管结构、阵列及制造方法 |
| CN116169025A (zh) * | 2023-02-10 | 2023-05-26 | 上海维安半导体有限公司 | 一种阶梯栅沟槽肖特基势垒二极管器件的制备方法及器件 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050191809A1 (en) * | 2004-02-09 | 2005-09-01 | International Rectifier Corp. | Common MOSFET process for plural devices |
| US20060157745A1 (en) * | 2005-01-18 | 2006-07-20 | Stmicroelectronics S.A. | Vertical unipolar component with a low leakage current |
| CN101853852A (zh) * | 2010-04-29 | 2010-10-06 | 苏州硅能半导体科技股份有限公司 | 单胞中集成肖特基二极管的沟槽mos器件及制造方法 |
| CN202373590U (zh) * | 2011-12-16 | 2012-08-08 | 苏州硅能半导体科技股份有限公司 | 一种肖特基势垒二极管整流器件 |
-
2011
- 2011-12-16 CN CN2011104225566A patent/CN102522431A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050191809A1 (en) * | 2004-02-09 | 2005-09-01 | International Rectifier Corp. | Common MOSFET process for plural devices |
| US20060157745A1 (en) * | 2005-01-18 | 2006-07-20 | Stmicroelectronics S.A. | Vertical unipolar component with a low leakage current |
| CN101853852A (zh) * | 2010-04-29 | 2010-10-06 | 苏州硅能半导体科技股份有限公司 | 单胞中集成肖特基二极管的沟槽mos器件及制造方法 |
| CN202373590U (zh) * | 2011-12-16 | 2012-08-08 | 苏州硅能半导体科技股份有限公司 | 一种肖特基势垒二极管整流器件 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106711141A (zh) * | 2015-11-13 | 2017-05-24 | 无锡华润华晶微电子有限公司 | 整流器及其制造方法 |
| CN108470719A (zh) * | 2018-04-28 | 2018-08-31 | 江阴新顺微电子有限公司 | 一种复合型tmbs器件及其制造方法 |
| CN108470719B (zh) * | 2018-04-28 | 2023-07-07 | 江苏新顺微电子股份有限公司 | 一种复合型tmbs器件及其制造方法 |
| CN116169025A (zh) * | 2023-02-10 | 2023-05-26 | 上海维安半导体有限公司 | 一种阶梯栅沟槽肖特基势垒二极管器件的制备方法及器件 |
| CN116154022A (zh) * | 2023-03-14 | 2023-05-23 | 江南大学 | 一种双层SiO2隔离的光电二极管结构、阵列及制造方法 |
| CN116154022B (zh) * | 2023-03-14 | 2024-03-22 | 江南大学 | 一种双层SiO2隔离的光电二极管结构、阵列及制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108807504B (zh) | 碳化硅mosfet器件及其制造方法 | |
| CN101901807B (zh) | 沟槽式肖特基势垒二极管整流器件及制造方法 | |
| CN103337459A (zh) | 带有改良型终止结构的氮化镓半导体器件 | |
| CN104134702A (zh) | 增强型沟槽式肖特基二极管整流器件及其制造方法 | |
| CN102916055B (zh) | 一种沟槽肖特基势垒二极管及其制造方法 | |
| CN105810754B (zh) | 一种具有积累层的金属氧化物半导体二极管 | |
| CN114883417B (zh) | 一种具有导通压降自钳位的半导体器件及其制备方法 | |
| CN102522431A (zh) | 一种肖特基势垒二极管整流器件及其制造方法 | |
| CN109148566B (zh) | 碳化硅mosfet器件及其制造方法 | |
| CN105957865A (zh) | 一种集成沟槽肖特基的mosfet | |
| CN101901808B (zh) | 一种沟槽式肖特基势垒二极管整流器件及制造方法 | |
| CN201725794U (zh) | 一种沟槽式肖特基势垒二极管整流器件 | |
| CN108695396B (zh) | 一种二极管及其制作方法 | |
| CN202373590U (zh) | 一种肖特基势垒二极管整流器件 | |
| CN104078517B (zh) | 沟槽式肖特基半导体器件 | |
| CN210607276U (zh) | 一种基于肖特基结构的沟槽式功率器件 | |
| CN203983296U (zh) | 沟槽式肖特基半导体器件 | |
| CN208352298U (zh) | 一种沟槽式mos势垒肖特基二极管 | |
| CN105576045A (zh) | 一种沟槽肖特基势垒二极管及其制造方法 | |
| CN210516734U (zh) | 一种高导通低漏电的肖特基芯片 | |
| CN203983297U (zh) | 增强型沟槽式整流器件 | |
| CN203983293U (zh) | 沟槽肖特基半导体器件 | |
| CN112018162A (zh) | 一种4H-SiC侧栅集成SBD MOSFET器件及其制备方法 | |
| CN201699013U (zh) | 沟槽式肖特基势垒二极管整流器件 | |
| CN220692031U (zh) | 一种碳化硅肖特基二极管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20120627 |