CN116169025A - 一种阶梯栅沟槽肖特基势垒二极管器件的制备方法及器件 - Google Patents
一种阶梯栅沟槽肖特基势垒二极管器件的制备方法及器件 Download PDFInfo
- Publication number
- CN116169025A CN116169025A CN202310098585.4A CN202310098585A CN116169025A CN 116169025 A CN116169025 A CN 116169025A CN 202310098585 A CN202310098585 A CN 202310098585A CN 116169025 A CN116169025 A CN 116169025A
- Authority
- CN
- China
- Prior art keywords
- gate oxide
- groove
- schottky barrier
- layer
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004888 barrier function Effects 0.000 title claims abstract description 92
- 238000002360 preparation method Methods 0.000 title claims abstract description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 36
- 229920005591 polysilicon Polymers 0.000 claims abstract description 36
- 238000005530 etching Methods 0.000 claims abstract description 31
- 238000002347 injection Methods 0.000 claims abstract description 25
- 239000007924 injection Substances 0.000 claims abstract description 25
- 238000000151 deposition Methods 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 238000001039 wet etching Methods 0.000 claims abstract description 14
- 229910052751 metal Inorganic materials 0.000 claims description 40
- 239000002184 metal Substances 0.000 claims description 40
- 238000002513 implantation Methods 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 21
- 230000008021 deposition Effects 0.000 claims description 17
- 230000000873 masking effect Effects 0.000 claims description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 12
- 239000010703 silicon Substances 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 238000000137 annealing Methods 0.000 claims description 7
- 238000001312 dry etching Methods 0.000 claims description 6
- 239000007943 implant Substances 0.000 claims description 6
- 239000012535 impurity Substances 0.000 claims description 6
- 238000001259 photo etching Methods 0.000 claims description 3
- KIXNTACOQZEWSV-UHFFFAOYSA-N [Co].[Mn].[Ti] Chemical compound [Co].[Mn].[Ti] KIXNTACOQZEWSV-UHFFFAOYSA-N 0.000 claims description 2
- XUKUURHRXDUEBC-SXOMAYOGSA-N (3s,5r)-7-[2-(4-fluorophenyl)-3-phenyl-4-(phenylcarbamoyl)-5-propan-2-ylpyrrol-1-yl]-3,5-dihydroxyheptanoic acid Chemical compound C=1C=CC=CC=1C1=C(C=2C=CC(F)=CC=2)N(CC[C@@H](O)C[C@H](O)CC(O)=O)C(C(C)C)=C1C(=O)NC1=CC=CC=C1 XUKUURHRXDUEBC-SXOMAYOGSA-N 0.000 claims 1
- 230000002441 reversible effect Effects 0.000 abstract description 21
- 230000005684 electric field Effects 0.000 abstract description 15
- 238000009826 distribution Methods 0.000 abstract description 3
- 230000009286 beneficial effect Effects 0.000 abstract description 2
- 230000001105 regulatory effect Effects 0.000 abstract 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 230000000670 limiting effect Effects 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 229910001316 Ag alloy Inorganic materials 0.000 description 2
- QQMBHAVGDGCSGY-UHFFFAOYSA-N [Ti].[Ni].[Ag] Chemical compound [Ti].[Ni].[Ag] QQMBHAVGDGCSGY-UHFFFAOYSA-N 0.000 description 2
- 230000001413 cellular effect Effects 0.000 description 2
- 230000036961 partial effect Effects 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical group [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- WPPDFTBPZNZZRP-UHFFFAOYSA-N aluminum copper Chemical compound [Al].[Cu] WPPDFTBPZNZZRP-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
- H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供一种阶梯栅沟槽肖特基势垒二极管器件的制备方法及器件，包括：于衬底上形成外延层；进行垫氧化层的生长和肖特基势垒区的注入，去除垫氧化层；刻蚀沟槽，沟槽包括至少一第一沟槽和第二沟槽，并于外延层中形成浮空注入区；生长厚栅氧层，淀积、回刻厚栅氧多晶硅电极；以有源区光罩为阻挡，对厚栅氧层进行预定高度的湿法腐蚀，形成薄栅氧预置区；于薄栅氧预置区的底部和侧壁生长薄栅氧层，淀积、回刻薄栅氧多晶硅电极。有益效果：通过设置肖特基势垒区，调节肖特基势垒和表面电场，通过薄栅氧层的设置增强横向电场，抑制反向漏电；浮空注入区能够延伸电场分布范围，形成另一个截止反向漏电保护锁，提高器件耐压能力。
Description
技术领域
本发明涉及半导体功率器件领域，尤其涉及一种阶梯栅沟槽肖特基势垒二极管器件的制备方法及器件。
背景技术
肖特基势垒二极管(Schottky Barrier Diode，SBD)是一种快恢复二极管，它属一种低功耗、大电流、超高速半导体器件。肖特基势垒二极管并非是利用P型半导体与N型半导体接触形成PN结，而是利用金属与半导体接触形成的金属－半导体结，其显著的特点为反向恢复时间极短(可以小到几纳秒)，正向导通压降仅0.4V左右。肖特基势垒二极管多用作高频、低压、大电流整流二极管、续流二极管、保护二极管，也有用在微波通信等电路中作整流二极管、小信号检波二极管使用，常用在彩电的二次电源整流、高频电源整流中。
由于肖特基势垒二极管中不存在PN结二极管的PN结耗尽，其无法有效抑制反向耐压时的漏电流。现有的肖特基一般漏电范围在20～30uA，导致其反偏功耗较大，耐压和漏电流是肖特基二极管上升到一定电压程度面临的主要难题之一。
发明内容
为了解决以上技术问题，本发明提供了一种阶梯栅沟槽肖特基势垒二极管器件的制备方法及器件。
本发明所解决的技术问题可以采用以下技术方案实现：
一种阶梯栅沟槽肖特基势垒二极管器件的制备方法，包括：
步骤S1，提供一衬底，于所述衬底上形成一外延层；
步骤S2，于所述外延层上进行垫氧化层的生长和肖特基势垒区的注入，注入完成后进行高温退火，然后湿法去除所述垫氧化层；
步骤S3，于所述外延层和所述肖特基势垒区采用硬掩蔽层的方式进行沟槽的刻蚀，所述沟槽包括至少一第一沟槽和一第二沟槽，并于所述外延层中形成浮空注入区，所述浮空注入区位于所述沟槽的底部下方；
步骤S4，于所述沟槽的底部和侧壁分别生长形成一厚栅氧层，然后进行厚栅氧多晶硅电极的淀积和回刻，回刻后，所述厚栅氧多晶硅电极填充满所述第一沟槽，且所述厚栅氧多晶硅电极于所述第二沟槽的侧壁形成侧墙；
步骤S5，以有源区光罩为阻挡，对所述第一沟槽和所述第二沟槽靠近所述第一沟槽的一侧的所述厚栅氧层进行一预定高度的湿法腐蚀，形成薄栅氧预置区；
步骤S6，于所述薄栅氧预置区的底部和侧壁生长形成一薄栅氧层，然后进行薄栅氧多晶硅电极的淀积和回刻，回刻后，所述薄栅氧多晶硅电极的上表面与所述肖特基势垒区齐平。
优选地，所述步骤S6之后，还包括：
步骤S7，于所述第二沟槽的底部表面和所述侧墙的表面淀积形成一介质层，然后分别刻蚀出对应所述薄栅氧层、所述第一沟槽之间的硅平台区、所述第一沟槽和所述第二沟槽之间的硅平台区以及靠近所述第一沟槽的一侧所述侧墙的接触孔窗口；
步骤S8，于器件表面进行肖特基金属层的淀积，然后于所述肖特基金属层的表面进行正面金属层的淀积；
步骤S9，对器件背面进行减薄，然后淀积形成背面金属层。
优选地，所述步骤S8中，所述肖特基金属层和所述正面金属层覆盖自所述第二沟槽的部分底部区域至器件靠近所述第一沟槽的一侧边缘。
优选地，所述步骤S2中，所述肖特基势垒区的注入杂质为B，注入能量为100Kev～200Kev。
优选地，所述步骤S3具体包括：
步骤S31，于所述肖特基势垒区上淀积形成硬掩蔽层；
步骤S32，对所述硬掩蔽层进行光刻、刻蚀，将沟槽图形转移到所述硬掩蔽层上；
步骤S33，以所述硬掩蔽层为阻挡，干法刻蚀形成所述至少一第一沟槽和所述第二沟槽；
步骤S34，以所述硬掩蔽层为阻挡，于所述沟槽的底部注入形成浮空注入区；
步骤S35，湿法腐蚀去除所述硬掩蔽层。
优选地，所述浮空注入区的注入杂质为B，注入能量为100KEV～300KEV，注入剂量为1E12～1E13每平方厘米。
优选地，所述第二沟槽的宽度大于第一沟槽的宽度。
优选地，所述步骤S6中，所述薄栅氧层的生长厚度为300～1000A，生长温度为900～100C。
优选地，所述肖特基金属层的材质为钛钴锰。
本发明还提供一种阶梯栅沟槽肖特基势垒二极管器件，应用如上述的阶梯栅沟槽肖特基势垒二极管器件的制备方法制备得到，包括：
外延层，形成于一衬底上表面；
肖特基势垒区，形成于所述外延层上；
沟槽，包括至少一第一沟槽和一第二沟槽，形成于所述外延层和所述肖特基势垒区中；
浮空注入区，位于所述沟槽的底部下方；
厚栅氧层，生长于所述沟槽的底部和侧壁；
厚栅氧多晶硅电极，填充满所述第一沟槽，且所述厚栅氧多晶硅电极于所述第二沟槽的侧壁形成侧墙；
薄栅氧层，生长于薄栅氧预置区的底部和侧壁，所述薄栅氧预置区由所述第一沟槽和所述第二沟槽靠近所述第一沟槽的一侧的所述厚栅氧层进行一预定高度的湿法腐蚀后形成；
薄栅氧多晶硅电极，填充于所述薄栅氧预置区，所述薄栅氧多晶硅电极的上表面与所述肖特基势垒区齐平。
本发明技术方案的优点或有益效果在于：
本发明通过设置肖特基势垒区，实现肖特基势垒和表面电场的调节，从而抑制反向漏电；通过设置沟槽的上部区域的薄栅氧层，以增强肖特基势垒二极管上部分区域的横向电场，进一步抑制肖特基反向漏电，并保障其耐压性能；通过在沟槽底部下方区域设置浮空注入区，以延伸沟槽底部的电场分布范围，形成另一个截止反向漏电的保护锁，同时提高器件耐压能力。
附图说明
图1为本发明较佳实施例中，阶梯栅沟槽肖特基势垒二极管器件的制备方法的流程示意图；
图2为本发明较佳实施例中，阶梯栅沟槽肖特基势垒二极管器件的制备方法的总体流程示意图；
图3为本发明较佳实施例中，步骤S3具体实施例的流程示意图；
图4a-4l为本发明较佳实施例中，制备方法中各步骤制备得到器件的结构示意图。
附图标记说明：
1、衬底；2、外延层；3、肖特基势垒区；4、垫氧化层；
5、硬掩蔽层；61、第一沟槽；62、第二沟槽；7、浮空注入区；
8、厚栅氧层；9、厚栅氧多晶硅电极；10、有源区光罩；
11、薄栅氧预置区；12、薄栅氧层；13、薄栅氧多晶硅电极；
14、介质层；15、接触孔窗口；16、肖特基金属层；17、正面金属层；18、背面金属层。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。
本发明的较佳的实施例中，基于现有技术中存在的上述问题，现提供一种阶梯栅沟槽肖特基势垒二极管器件的制备方法及器件，其中，器件载体为单晶硅，包括衬底1和外延层2，器件结构载体在外延层2区域；器件结构包括：元胞有源区和外围限压区，元胞有源区为器件功能区，外围限压区辅助元胞有源区主结耐压；元胞有源区包括：第一沟槽61、浮空注入区7、沟槽厚薄栅氧阶梯栅组合(包括厚栅氧层8和薄栅氧层12)、肖特基势垒区3、肖特基金属层16；外围限压区即第二沟槽62所在区域。
如图1所示，制备方法具体包括：
步骤S1，提供一衬底1，于衬底1上形成一外延层2；
具体的，首先，提供一重掺杂的衬底1，衬底1具有第一导电类型，在重掺杂衬底1上形成第一导电类的外延层2。优选的，第一导电类型为P型，或者第一导电类型为N型(本文描述以此为例)。
其中，上述外延层2的电阻率与器件耐压性能有关，器件所需耐压越高，外延层2的电阻率就越高，正向压降就越大。
步骤S2，如图4a所示，于外延层2上进行垫氧化层4的生长和肖特基势垒区3的注入，注入完成后进行高温退火，然后湿法去除垫氧化层4；
具体的，在外延层2上先生长形成垫氧化层4，垫氧化层4的生长厚度为
然后，在外延层2中注入形成肖特基势垒区3，肖特基势垒区3的高度(即厚度)可进行注入调整。优选的，肖特基势垒区3的注入杂质为B，注入能量为100Kev～200Kev，注入剂量为1～9E12每平方厘米范围；注入目的为提高外延层2表面局部电阻率。具体注入能量可视下文中的薄栅氧层12的在竖直方向上的高度而定。
注入完成后，进行高温退火，退火温度为1050度，退火时间为30分钟，退火完成后，通过湿法去除工艺对垫氧化层4进行去除。
上述步骤S2中，通过进行外延层2的局部注入，用以调节中和外延层2到肖特基势垒区3的掺杂浓度，从而达到不整体改变外延层2掺杂浓度而自由调节肖特基势垒高度的目的。
进一步的，器件正向压降及反向漏电受肖特基势垒高度影响，肖特基势垒高度越高，正向压降越大，反向漏电越小。通过势垒调制的引入，使得可以在较浓的外延层2、衬底1上，实现较低的反向漏电，而不影响正向压降。
本文势垒注入层除与肖特基阳极连接外，还并联了薄氧电容作为电场调控；更有利于电场支持和漏电压制；
步骤S3，于外延层2和肖特基势垒区3采用硬掩蔽层5的方式进行沟槽的刻蚀，沟槽包括至少一第一沟槽61和一第二沟槽62，并于外延层2中形成浮空注入区7，浮空注入区7位于沟槽的底部下方；
具体的，在上述器件表面，采用硬掩蔽层5的方式进行沟槽的刻蚀，沟槽的刻蚀深度为2μm～6μm；沟槽刻蚀完成后以硬掩蔽层5为阻挡，进行浮空注入区7的注入，浮空注入区7位于沟槽的槽底底部下方，且浮空注入区7与沟槽之间不直接进行接触；注入完成后，通过将湿法清洗工艺去除硬掩蔽层5。
作为优选的实施方式，其中，如图3所示，步骤S3具体包括：
步骤S31，如图4b所示，于肖特基势垒区3上淀积形成硬掩蔽层5；
具体的，于上述器件表面进行硬掩蔽层5的淀积，淀积方式可采用化学气相淀积方式；优选的，硬掩蔽层5为硬掩蔽二氧化硅层。
步骤S32，如图4c所示，对硬掩蔽层5进行光刻、刻蚀，将沟槽图形转移到硬掩蔽层5上；
步骤S33，如图4d所示，以硬掩蔽层5为阻挡，干法刻蚀形成至少一第一沟槽61和第二沟槽62；
具体的，以硬掩蔽层5为阻挡，进行至少一第一沟槽61和第二沟槽62的干法刻蚀，其中，第一沟槽61可设置为一个或一个以上。第一沟槽61和第二沟槽62的刻蚀深度为2μm～6μm。
进一步的，第二沟槽62的宽度大于第一沟槽61的宽度，即第一沟槽61为窄沟槽，第二沟槽62为宽沟槽。
步骤S34，如图4e所示，以硬掩蔽层5为阻挡，于沟槽的底部注入形成浮空注入区7；
作为优选的实施方式，其中，浮空注入区7的注入杂质为B，注入能量为100KEV～300KEV，注入剂量为1E12～1E13每平方厘米，浮空区同样是改变沟槽底部掺杂电阻率，使沟槽底部区域掺杂浓度淡一些，能降低电场峰值，进而提升BV。具体注入能量及注入剂量视额定电压而定，额定电压要求越高，注入能量和剂量相应越提高。
步骤S35，如图4f所示，湿法腐蚀去除硬掩蔽层5。
上述步骤S3中，在沟槽刻蚀之后硬掩蔽层5去除之前，以硬掩蔽层5为注入屏障，对沟槽的底部进行P型杂质注入形成浮空注入区7，其作用类似于沟槽的延伸，能够提供额外的横向电场、额外的耗尽区域，进一步抑制肖特基反向漏电，同时显著提升了器件耐压能力，无需依赖高电阻率的外延层2，牺牲正向压降来达到提升的目的。
步骤S4，如图4g所示，于沟槽的底部和侧壁分别生长形成一厚栅氧层8，然后进行厚栅氧多晶硅电极9的淀积和回刻，回刻后，厚栅氧多晶硅电极9填充满第一沟槽61，且厚栅氧多晶硅电极9于第二沟槽62的侧壁形成侧墙；
具体的，在第一沟槽61和第二沟槽62的内壁采用热氧化或化学气相淀积方式进行厚栅氧层8的生长，生长厚度为
优选的，厚栅氧层8的具体生长厚度视额定电压而定，额定电压越高，厚栅氧层8的生长厚度相应越厚。
厚栅氧层8生长完成后，进行厚栅氧多晶硅电极9的淀积，淀积厚度为
然后进行厚栅氧多晶硅电极9的回刻，回刻后，第一沟槽61内的厚栅氧多晶硅电的顶部器件表面与硅齐平，第二沟槽62壁形成侧墙。
步骤S5，如图4h所示，以有源区光罩10为阻挡，对第一沟槽61和第二沟槽62靠近第一沟槽61的一侧的厚栅氧层8进行一预定高度的湿法腐蚀，形成薄栅氧预置区11；
具体的，以有源区光罩10为阻挡，进行厚栅氧层8的部分湿法腐蚀，使得湿法腐蚀后，厚栅氧层8的上表面与上述器件表面距离预定高度，该预定高度优选为0.5μm～1.5μm，该薄栅氧预置区11作为后续薄栅氧层12的生长预留空间。
步骤S6，如图4i所示，于薄栅氧预置区11的底部和侧壁生长形成一薄栅氧层12，然后进行薄栅氧多晶硅电极13的淀积和回刻，回刻后，薄栅氧多晶硅电极13的上表面与肖特基势垒区3齐平。
具体的，通过热生长工艺在薄栅氧预置区11的底部和侧壁生长形成薄栅氧层12，薄栅氧层12的生长厚度为
生长温度为900℃～1000℃，薄栅氧层12的高度为0.5μm～1.5μm；生长完成后，进行薄栅氧多晶硅电极13的淀积，淀积厚度为/>
薄栅氧多晶硅电极13为N型，掺杂元素为磷；然后进行薄栅氧多晶硅电极13的回刻，回刻后的薄栅氧多晶硅电极13上表面与上述器件表面基本齐平。
现有技术中沟槽内的栅氧层越厚，则器件可承受耐压越大，但反向漏电会越大；反之，栅氧层越薄，反向漏电截止比较好，但器件耐压能力又非常低。因此，沟槽内的栅氧层主要有两点要求：一是必须足够厚，以满足承压需求；二是必须足够薄，以有效抑制反向漏电，使得栅氧层的厚度必须在两者之间取得折中平衡。
进一步的，本发明实施例在原有的厚栅氧层8的传统结构基础上，在沟槽内引入阶梯型薄栅氧层12，通过厚栅氧层8支撑较高的击穿电压，薄栅氧层12限制反向漏电，松绑了沟槽内的栅氧层的厚薄之间的制约，可各自独立根据器件要求确定其厚薄程度。
作为优选的实施方式，其中，如图2所示，步骤S6之后，还包括：
步骤S7，如图4k所示，于第二沟槽62的底部表面和侧墙的表面淀积形成一介质层14，然后分别刻蚀出对应薄栅氧层12和靠近第一沟槽61的一侧侧墙，以及第一沟槽61之间及第一沟槽61和第二沟槽62之间的硅平台区的接触孔窗口15；
具体的，采用化学气相的方式淀积二氧化硅，形成介质层14，介质层14的淀积厚度为
然后，通过干法刻蚀或湿法刻蚀工艺进行接触孔窗口15的刻蚀，接触孔窗口15的深度低于0.2μm。
进一步的，以干法刻蚀为例，刻蚀气体为CF4，要求与硅具有较高的选择比，有源区刻蚀过程中采取自对准的方式，只蚀刻二氧化硅介质层14，不蚀刻硅，通过调整刻蚀时间控制沟槽中接触孔窗口15的深度。
步骤S8，如图4l所示，于上述器件表面进行肖特基金属层16的淀积，然后于肖特基金属层16的表面进行正面金属层17的淀积，作为肖特基势垒二极管的阳极；
具体的，先在上述器件表面淀积肖特基金属层16，肖特基金属层16的淀积厚度为
淀积完成后进行快速热退火，退火条件可根据淀积的金属种类确定，退火后，与硅衬底经过高温过程反应后最终形成约/>
的合金层。
然后，进行正面金属层17的淀积，淀积金属种类可以是铝铜合金层，正面金属层17的淀积厚度约为4μm，淀积完成后即进行金属湿法刻蚀形成如图4l所示的结构。
作为优选的实施方式，其中，步骤S8中，肖特基金属层16和正面金属层17覆盖自第二沟槽62的部分底部区域至器件靠近第一沟槽61的一侧边缘。
具体的，在本实施例中，薄栅氧层12的高度为0.5μm～1.5μm，肖特基金属层16的厚度为
步骤S9，如图4l所示，对器件背面进行减薄，然后淀积形成背面金属层18。
具体的，进行背面减薄和背面金属层18的淀积，减薄厚度为180μm～220μm，淀积的金属为钛镍银合金，背面金属层18作为肖特基势垒二极管的阴极。
本发明还提供一种阶梯栅沟槽肖特基势垒二极管器件，应用如上述的阶梯栅沟槽肖特基势垒二极管器件的制备方法制备得到，器件包括：
外延层2，形成于一衬底1上表面；
肖特基势垒区3，形成于外延层2上；
沟槽，包括至少一第一沟槽61和一第二沟槽62，形成于外延层2和肖特基势垒区3中；
浮空注入区7，位于沟槽的底部下方；
厚栅氧层8，生长于沟槽的底部和侧壁；
厚栅氧多晶硅电极9，填充满第一沟槽61，且厚栅氧多晶硅电极9于第二沟槽62的侧壁形成侧墙；
薄栅氧层12，生长于薄栅氧预置区11的底部和侧壁，薄栅氧预置11区由第一沟槽61和第二沟槽62靠近第一沟槽61的一侧的厚栅氧层8进行一预定高度的湿法腐蚀后形成；
薄栅氧多晶硅电极13，填充于薄栅氧预置区11，薄栅氧多晶硅电极13的上表面与肖特基势垒区3齐平。
作为优选的实施方式，其中，器件还包括：
一介质层14，淀积形成于所述第二沟槽62的底部和所述侧墙的表面以及外围限压区的肖特基势垒区3表面；
上述薄栅氧层12、靠近第一沟槽61的一侧侧墙、第一沟槽61之间硅平台区，第一沟槽61和第二沟槽62之间硅平台区分别设置有接触孔窗口15；
肖特基金属层16，设置于上述元胞有源区表面以及接触孔窗口15中，以及第二沟槽62的部分介质层14表面；
正面金属层17，形成于肖特基金属层16表面。
背面金属层18，对器件背面进行减薄后淀积钛镍银合金形成。
采用上述技术方案具有如下优点或有益效果：本发明通过设置肖特基势垒区，实现肖特基势垒和表面电场的调节，从而抑制反向漏电；通过设置沟槽的上部区域的薄栅氧层，以增强肖特基势垒二极管上部分区域的横向电场，进一步抑制肖特基反向漏电，并保障其耐压性能；通过在沟槽底部下方区域设置浮空注入区，以延伸沟槽底部的电场分布范围，形成另一个截止反向漏电的保护锁，同时提高器件耐压能力。
本发明实施例通过浮空注入区和沟槽内的厚、薄栅氧层结合起来配合肖特基势垒区的势磊注入调制功能可更有效的保障耐压效果，抑制反向漏电。
相比现有技术中的第一介质、第二介质层是厚度相同采取不同的介电常数实现电场的梯度调制，同样达到改善反向漏电的目的，由于采用不同介电常数在工厂里难以实现，与常规工艺不兼容，本申请中的阶梯栅结构相对改变介电常数对于工厂更易实现，通过采用在一定介电质常数的介质层基础上，采用不同的厚度进行电场调制，且薄栅氧厚度根据不同额定电压等参数要求可以灵活调节，而介电常数的更改就非常难以实现而且调节幅度很有限，本申请的方法兼容传统工艺，简单易行。
以上所述仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。
Claims (10)
1.一种阶梯栅沟槽肖特基势垒二极管器件的制备方法，其特征在于，包括：
步骤S1，提供一衬底，于所述衬底上形成一外延层；
步骤S2，于所述外延层上进行垫氧化层的生长和肖特基势垒区的注入，注入完成后进行高温退火，然后湿法去除所述垫氧化层；
步骤S3，于所述外延层和所述肖特基势垒区采用硬掩蔽层的方式进行沟槽的刻蚀，所述沟槽包括至少一第一沟槽和一第二沟槽，并于所述外延层中形成浮空注入区，所述浮空注入区位于所述沟槽的底部下方；
步骤S4，于所述沟槽的底部和侧壁分别生长形成一厚栅氧层，然后进行厚栅氧多晶硅电极的淀积和回刻，回刻后，所述厚栅氧多晶硅电极填充满所述第一沟槽，且所述厚栅氧多晶硅电极于所述第二沟槽的侧壁形成侧墙；
步骤S5，以有源区光罩为阻挡，对所述第一沟槽和所述第二沟槽靠近所述第一沟槽的一侧的所述厚栅氧层进行一预定高度的湿法腐蚀，形成薄栅氧预置区；
步骤S6，于所述薄栅氧预置区的底部和侧壁生长形成一薄栅氧层，然后进行薄栅氧多晶硅电极的淀积和回刻，回刻后，所述薄栅氧多晶硅电极的上表面与所述肖特基势垒区齐平。
2.根据权利要求1所述的阶梯栅沟槽肖特基势垒二极管器件的制备方法，其特征在于，所述步骤S6之后，还包括：
步骤S7，于所述第二沟槽的底部表面和所述侧墙的表面淀积形成一介质层，然后分别刻蚀出对应所述薄栅氧层、所述第一沟槽之间的硅平台区、所述第一沟槽和所述第二沟槽之间的硅平台区以及和靠近所述第一沟槽的一侧所述侧墙的接触孔窗口；
步骤S8，于器件表面进行肖特基金属层的淀积，然后于所述肖特基金属层的表面进行正面金属层的淀积；
步骤S9，对器件背面进行减薄，然后淀积形成背面金属层。
3.根据权利要求2所述的阶梯栅沟槽肖特基势垒二极管器件的制备方法，其特征在于，所述步骤S8中，所述肖特基金属层和所述正面金属层覆盖自所述第二沟槽的部分底部区域至器件靠近所述第一沟槽的一侧边缘。
4.根据权利要求1所述的阶梯栅沟槽肖特基势垒二极管器件的制备方法，其特征在于，所述步骤S2中，所述肖特基势垒区的注入杂质为B，注入能量为100Kev～200Kev。
5.根据权利要求1所述的阶梯栅沟槽肖特基势垒二极管器件的制备方法，其特征在于，所述步骤S3具体包括：
步骤S31，于所述肖特基势垒区上淀积形成硬掩蔽层；
步骤S32，对所述硬掩蔽层进行光刻、刻蚀，将沟槽图形转移到所述硬掩蔽层上；
步骤S33，以所述硬掩蔽层为阻挡，干法刻蚀形成所述至少一第一沟槽和所述第二沟槽；
步骤S34，以所述硬掩蔽层为阻挡，于所述沟槽的底部注入形成浮空注入区；
步骤S35，湿法腐蚀去除所述硬掩蔽层。
6.根据权利要求1所述的阶梯栅沟槽肖特基势垒二极管器件的制备方法，其特征在于，所述浮空注入区的注入杂质为B，注入能量为100KEV～300KEV，注入剂量为1E12～1E13每平方厘米。
7.根据权利要求1所述的阶梯栅沟槽肖特基势垒二极管器件的制备方法，其特征在于，所述第二沟槽的宽度大于第一沟槽的宽度。
8.根据权利要求1所述的阶梯栅沟槽肖特基势垒二极管器件的制备方法，其特征在于，所述步骤S6中，所述薄栅氧层的生长厚度为
生长温度为900℃～1000℃。
9.根据权利要求2所述的阶梯栅沟槽肖特基势垒二极管器件的制备方法，其特征在于，所述肖特基金属层的材质为钛钴锰。
10.一种阶梯栅沟槽肖特基势垒二极管器件，其特征在于，应用如权利要求1-9任意一项所述的阶梯栅沟槽肖特基势垒二极管器件的制备方法制备得到，包括：
外延层，形成于一衬底上表面；
肖特基势垒区，形成于所述外延层上；
沟槽，包括至少一第一沟槽和一第二沟槽，形成于所述外延层和所述肖特基势垒区中；
浮空注入区，位于所述沟槽的底部下方；
厚栅氧层，生长于所述沟槽的底部和侧壁；
厚栅氧多晶硅电极，填充满所述第一沟槽，且所述厚栅氧多晶硅电极于所述第二沟槽的侧壁形成侧墙；
薄栅氧层，生长于薄栅氧预置区的底部和侧壁，所述薄栅氧预置区由所述第一沟槽和所述第二沟槽靠近所述第一沟槽的一侧的所述厚栅氧层进行一预定高度的湿法腐蚀后形成；
薄栅氧多晶硅电极，填充于所述薄栅氧预置区，所述薄栅氧多晶硅电极的上表面与所述肖特基势垒区齐平。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310098585.4A CN116169025A (zh) | 2023-02-10 | 2023-02-10 | 一种阶梯栅沟槽肖特基势垒二极管器件的制备方法及器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310098585.4A CN116169025A (zh) | 2023-02-10 | 2023-02-10 | 一种阶梯栅沟槽肖特基势垒二极管器件的制备方法及器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116169025A true CN116169025A (zh) | 2023-05-26 |
Family
ID=86421500
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310098585.4A Pending CN116169025A (zh) | 2023-02-10 | 2023-02-10 | 一种阶梯栅沟槽肖特基势垒二极管器件的制备方法及器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116169025A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117594438A (zh) * | 2023-11-23 | 2024-02-23 | 扬州国宇电子有限公司 | 一种快恢复二极管的锰掺杂方法及快恢复二极管 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001085705A (ja) * | 1999-09-16 | 2001-03-30 | Fuji Electric Co Ltd | ショットキーバリアダイオードの製造方法 |
| US20060157745A1 (en) * | 2005-01-18 | 2006-07-20 | Stmicroelectronics S.A. | Vertical unipolar component with a low leakage current |
| CN102522431A (zh) * | 2011-12-16 | 2012-06-27 | 苏州硅能半导体科技股份有限公司 | 一种肖特基势垒二极管整流器件及其制造方法 |
| CN105789334A (zh) * | 2016-03-16 | 2016-07-20 | 杭州立昂微电子股份有限公司 | 一种肖特基势垒半导体整流器及其制造方法 |
| CN106129126A (zh) * | 2016-08-31 | 2016-11-16 | 上海格瑞宝电子有限公司 | 一种沟槽肖特基二极管及其制备方法 |
| CN206742247U (zh) * | 2017-05-12 | 2017-12-12 | 广微集成技术（深圳）有限公司 | 半导体器件 |
| CN111081754A (zh) * | 2018-10-19 | 2020-04-28 | 宁波比亚迪半导体有限公司 | 沟槽型mos结构肖特基二极管及其制备方法 |
-
2023
- 2023-02-10 CN CN202310098585.4A patent/CN116169025A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001085705A (ja) * | 1999-09-16 | 2001-03-30 | Fuji Electric Co Ltd | ショットキーバリアダイオードの製造方法 |
| US20060157745A1 (en) * | 2005-01-18 | 2006-07-20 | Stmicroelectronics S.A. | Vertical unipolar component with a low leakage current |
| CN102522431A (zh) * | 2011-12-16 | 2012-06-27 | 苏州硅能半导体科技股份有限公司 | 一种肖特基势垒二极管整流器件及其制造方法 |
| CN105789334A (zh) * | 2016-03-16 | 2016-07-20 | 杭州立昂微电子股份有限公司 | 一种肖特基势垒半导体整流器及其制造方法 |
| CN106129126A (zh) * | 2016-08-31 | 2016-11-16 | 上海格瑞宝电子有限公司 | 一种沟槽肖特基二极管及其制备方法 |
| CN206742247U (zh) * | 2017-05-12 | 2017-12-12 | 广微集成技术（深圳）有限公司 | 半导体器件 |
| CN111081754A (zh) * | 2018-10-19 | 2020-04-28 | 宁波比亚迪半导体有限公司 | 沟槽型mos结构肖特基二极管及其制备方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117594438A (zh) * | 2023-11-23 | 2024-02-23 | 扬州国宇电子有限公司 | 一种快恢复二极管的锰掺杂方法及快恢复二极管 |
| CN117594438B (zh) * | 2023-11-23 | 2024-06-07 | 扬州国宇电子有限公司 | 一种快恢复二极管的锰掺杂方法及快恢复二极管 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI464885B (zh) | 在金氧半場效電晶體元件中整合肖特基之結構及其方法 | |
| TWI542018B (zh) | 帶有集成肖特基二極體的mosfet | |
| TWI528458B (zh) | 半導體元件及其製備方法 | |
| KR100884077B1 (ko) | 트렌치 쇼트키 정류기 | |
| US6710418B1 (en) | Schottky rectifier with insulation-filled trenches and method of forming the same | |
| US20030040144A1 (en) | Trench DMOS transistor with embedded trench schottky rectifier | |
| US7723190B2 (en) | Method of manufacturing a semiconductor device | |
| CN102891169A (zh) | 具有新型结构的高压(hv)器件端接及其制备方法 | |
| CN116169025A (zh) | 一种阶梯栅沟槽肖特基势垒二极管器件的制备方法及器件 | |
| CN111276545A (zh) | 一种新型沟槽碳化硅晶体管器件及其制作方法 | |
| CN115020240B (zh) | 一种低压超结沟槽mos器件的制备方法及结构 | |
| CN113644108A (zh) | 沟槽栅半导体器件及其制备方法 | |
| CN111415867A (zh) | 一种半导体功率器件结构及其制造方法 | |
| CN115939191A (zh) | Sgt半导体器件的栅间氧化层的制造方法 | |
| CN114927575A (zh) | 一种屏蔽栅器件结构及其制作方法 | |
| CN110047831B (zh) | 一种半导体功率器件及其制备方法 | |
| CN108470719B (zh) | 一种复合型tmbs器件及其制造方法 | |
| KR100483074B1 (ko) | 쇼트키 다이오드 및 그 제조방법 | |
| US11862676B2 (en) | Semiconductor device and preparation method thereof | |
| CN215578580U (zh) | 新型沟槽igbt半导体器件 | |
| CN215731715U (zh) | 集成电路 | |
| CN116613217B (zh) | 一种抑制表面漏电流的肖特基势垒二极管 | |
| CN117497602B (zh) | 一种分离栅沟槽型mosfet及其制备方法、芯片 | |
| CN103035729B (zh) | 射频ldmos器件及其制造方法 | |
| US11799024B2 (en) | Semiconductor device and preparation method therefor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |