发明内容
本申请所要解决的技术问题是提供一种射频LDMOS器件,可以在获取高击穿电压的同时,适当降低导通电阻和寄生电容。为此,本申请还要提供所述射频LDMOS器件的制造方法。
为解决上述技术问题,本申请射频LDMOS器件在硅衬底中、或在硅衬底之上的外延层中具有依次侧面接触的源区、沟道掺杂区和漂移区,下沉结构从源区表面向下穿透源区、外延层,并抵达到衬底之中;在漂移区中具有漏区,在沟道掺杂区和漂移区之上依次具有栅氧化层和多晶硅栅极,在多晶硅栅极和漂移区之上依次具有第三氧化硅和栅掩蔽层;在漂移区中还具有局部氧化结构,其一端与漏区相邻,另一端与第三氧化硅相邻且在栅掩蔽层之下。
所述射频LDMOS器件的制造方法为:先在外延层中以局部氧化工艺形成局部氧化结构,再在外延层进行离子注入以形成漂移区,所述漂移区将局部氧化结构囊括在内;接着淀积第二氧化硅和多晶硅经刻蚀分别形成栅氧化层和多晶硅栅极;,并在外延层中形成与漂移区侧面接触的沟道掺杂区;接着以源漏注入工艺形成源区和漏区,源区与沟道掺杂区侧面接触;接着在多晶硅栅极之上、多晶硅栅极和局部氧化结构之间的漂移区之上均形成第三氧化硅;接着在部分或全部的第三氧化硅之上、部分局部氧化结构之上形成栅掩蔽层;最后在源区中刻蚀出穿越源区、外延层并抵达到衬底中的孔或沟槽,在该孔或沟槽中填充金属形成下沉结构。
本申请射频LDMOS器件由于新增了局部氧化结构,而具有如下优点:
其一,该局部氧化结构与所述氧化硅的组合,相当于增加了栅掩蔽层在漂移区那一端下方的绝缘层厚度。同时氧化硅材质的局部氧化结构在漂移区离子注入之前先行制造,因而对离子注入具有一定的阻挡作用,表现为局部氧化结构附近及下方的漂移区的掺杂浓度较小。由于局部氧化结构紧邻漏区,这使得漏区附近的漂移区的掺杂浓度低于沟道掺杂区附近的漂移区的掺杂浓度。因此在漏端加高压时,漏端附近的漂移区的电场强度得到有效降低,有利于提高器件的击穿电压。
其二,栅掩蔽层位于漂移区的那端覆盖在部分的局部氧化结构之上,使得栅掩蔽层位于漂移区的那部分下方的绝缘层厚度朝着漏端的方向递增。而漂移区的掺杂浓度则是朝着漏端的方向递减。这正好抑制了漂移区的电场强度朝着漏端的方向递增的趋势,使得电场分布更加均匀,有利于提高器件的击穿电压。
其三,沟道掺杂区附近的漂移区的掺杂浓度已经较低,该局部氧化结构又使得漏区附近的漂移区的掺杂浓度更低,因此可适当降低栅掩蔽层下方的氧化硅厚度,从而降低栅极和漏极之间的寄生电容。
其四,该局部氧化结构使得器件的击穿电压得到提高,因而可适当增加漂移区的掺杂浓度,从而可降低器件的导通电阻。
具体实施方式
请参阅图2j,这是本申请所述的射频LDMOS器件。以n型射频LDMOS器件为例,在p型重掺杂衬底1上具有p型轻掺杂外延层2。在外延层2中具有依次侧面接触的n型重掺杂源区10、p型沟道掺杂区9和n型漂移区6。在n型漂移区6中具有侧面接触的局部氧化结构5和n型重掺杂漏区11。由于采用了局部氧化(LOCOS)的制造工艺,氧化硅材质的局部氧化结构5在两侧具有尖而薄的鸟嘴结构。在沟道掺杂区9和漂移区6之上依次具有栅氧化层7和多晶硅栅极8。在多晶硅栅极8的正上方、以及多晶硅栅极8到局部氧化结构5之间的那部分漂移区6的正上方连续地具有厚度均匀的一块氧化硅12。在部分或全部氧化硅12的正上方、和部分的局部氧化结构5的正上方具有连续的一块栅掩蔽层13,其为金属或n型重掺杂的多晶硅。栅掩蔽层13至少要相隔氧化硅12而在部分的漂移区6的上方。金属材质的下沉结构14从源区10表面向下穿透源区10、外延层2,并抵达到衬底1之中。在源区10和下沉结构14、多晶硅栅极8、栅掩蔽层13和漏区11之上形成有金属硅化物。或者,源区10和下沉结构14也可从硅片背面以金属硅化物引出。
可选地,也可将外延层2去除掉。
如果是p型射频LDMOS器件,将上述各部分结构的掺杂类型变为相反即可。
所述局部氧化结构5占漂移区6的比例越大,器件的栅极与漏极之间的寄生电容就越大。因此在保证器件击穿电压足够高的情况下,应尽可能减小局部氧化结构5占漂移区5的比例。
与现有的射频LDMOS器件相比,本申请的主要创新在于:在漂移区6上新增了局部氧化结构5,其一端与漏区11相邻,另一端与氧化硅12相邻且在栅掩蔽层13之下。由于局部氧化结构5从边缘的鸟嘴结构到中间的厚度缓变、递增,而使得器件在漏端加高压时,漂移区的电场分布更加均匀,从而提高了器件的击穿电压。也是由于该新增的局部氧化结构5,栅掩蔽层13下方的氧化硅12在漂移区6之上的那部分厚度可以减薄,以降低器件的栅极和漏极之间的寄生电容。
下面以n型射频LDMOS器件为例,介绍其制造方法:
第1步,请参阅图2a,在重掺杂p型衬底1上具有轻掺杂p型外延层2,在其上淀积氧化硅3和氮化硅4。采用光刻和刻蚀工艺,在氧化硅3和氮化硅4上形成一个窗口A,该窗口A用于后续制造局部氧化结构。
或者,也可以将外延层2省略掉,这样其后的各结构与工艺均直接在衬底1上进行。
第2步,请参阅图2b,采用干法刻蚀工艺将窗口A中的外延层2刻蚀掉然后通过热氧化工艺在窗口A中生长出局部氧化结构5。局部氧化结构5的厚度从中间向两边递减(不限定为单调递减),其两端因鸟嘴效应(bird’s beak)而具有尖而薄的鸟嘴结构,该鸟嘴结构从窗口A的边缘向氧化硅3的下方延伸。局部氧化结构5的最大厚度在之间。然后去除氮化硅4和氧化硅3。
这种先刻蚀掉部分硅材料,再热氧化生长的局部氧化(LOCOS,local oxidation ofsilicon)工艺称为缓冲型LOCOS(silicon-recess LOCOS)。所刻蚀的硅材料越厚,所生长出的局部氧化结构的两侧的鸟嘴结构就越长。
或者,也可不将窗口A中的外延层2去除掉,而直接进行热氧化生长,这被称为非缓冲型LOCOS。
如果整个硅片的隔离结构都采用局部氧化工艺制造,那么本申请所用的局部氧化结构5就与其余隔离结构一起制造。
如果整个硅片的隔离结构都采用浅槽隔离(STI)工艺制造,那么那么本申请所用的局部氧化结构5需要单独采用局部氧化工艺来制造。
第3步,请参阅图2c,采用光刻工艺利用光刻胶作为掩蔽层,并以一次或多次注入n型离子,在外延层2中形成n型漂移区6。该漂移区6的深度大于局部氧化结构5的深度,该漂移区6的宽度将局部氧化结构5囊括在内。
第4步,请参阅图2d,先以热氧化工艺在硅材料(包括外延层2和漂移区6)的表面生长出氧化硅7,再在整个硅片淀积一层多晶硅8。接着对多晶硅8进行n型杂质的离子注入。n型杂质优选为磷,离子注入的剂量优选为1×1015~1×1016原子每平方厘米。
第5步,请参阅图2e,采用光刻和刻蚀工艺,在氧化硅7和多晶硅8上形成一个窗口B,该窗口B仅暴露出部分的外延层2。整个漂移区6以及其余部分的外延层2仍被氧化硅7和多晶硅8以及光刻胶(未图示)所覆盖。在窗口B中对外延层2注入p型杂质,优选为硼,从而形成与漂移区6的侧面接触的沟道掺杂区9。离子注入时光刻胶也作为掩蔽层,离子注入后再去除光刻胶。
优选地,离子注入具有一定的倾斜角度,从而使沟槽掺杂区9更容易向氧化硅7的下方延伸,并且与漂移区6的侧面相接触。
第6步,请参阅图2f,采用光刻和刻蚀工艺,将氧化硅7和多晶硅8分别刻蚀为栅氧化层7和多晶硅栅极8。栅氧化层7的一部分在沟道掺杂区9的上方,其余部分在漂移区6的上方。
第7步,请参阅图2g,采用光刻工艺,以光刻胶形成窗口C和窗口D,它们分别位于栅氧化层7远离局部氧化结构5的那一端外侧、局部氧化结构5远离栅氧化层7的那一端外侧。对这两个窗口采用n型杂质的源漏注入工艺,即高剂量、低能量的离子注入,分别形成源区10和漏区11。此时,沟道掺杂区9缩小至仅在栅氧化层7的下方。所述源漏注入的剂量在1×1015原子每平方厘米之上。
第8步,请参阅图2h,在整个硅片表面淀积一层氧化硅12,采用光刻和刻蚀工艺对该层氧化硅12进行刻蚀,使其仅连续地残留在多晶硅栅极8的上方、以及漂移区6的暴露表面(即多晶硅栅极8与局部氧化结构5之间的漂移区6)上方。
第9步,请参阅图2i,在整个硅片表面淀积一层金属13,采用光刻和刻蚀工艺对该层金属13进行刻蚀形成栅掩蔽层(G-shield)13。栅掩蔽层13为连续的一块,覆盖在部分或全部的氧化硅12之上、以及部分的局部氧化结构5之上。栅掩蔽层13至少要相隔氧化硅12而在部分的漂移区6的上方。
或者,栅掩蔽层13也可为n型重掺杂多晶硅。此时,可先淀积多晶硅再进行n型杂质的离子注入,也可直接淀积n型掺杂多晶硅(即原位掺杂)。
第10步,请参阅图2j,采用光刻和刻蚀工艺,在源区10中刻蚀出深孔。所述深孔穿越源区10、外延层2,并抵达到衬底1之中,故称“深”孔。在该深孔中填充金属,优选为钨,形成下沉(sinker)结构14。所述深孔也可改为沟槽结构。
后续还需要在整个硅片淀积一层金属,然后进行高温热退火,从而在金属与硅接触的表面、金属与多晶硅接触的表面形成金属硅化物。金属硅化物分布在源区10和下沉结构14、多晶硅栅极8、栅掩蔽层13和漏区11之上。或者,源区10和下沉结构14也可从硅片背面以金属硅化物引出。
如果要制造p型射频LDMOS器件,将上述方法各步骤中的掺杂类型变为相反即可。例如:第1步中采用重掺杂n型衬底、或者位于重掺杂n型衬底之上的轻掺杂n型外延层。第4步中离子注入p型杂质,优选为硼。第5步离子注入n型杂质,优选为磷或砷。
由上述各步骤可知,本申请射频LDMOS器件的制造方法全部采取常规CMOS工艺,制造简便且成本低廉。
以上仅为本申请的优选实施例,并不用于限定本申请。对于本领域的技术人员来说,本申请可以有各种更改和变化。凡在本申请的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本申请的保护范围之内。