JP2001085705A - ショットキーバリアダイオードの製造方法 - Google Patents
ショットキーバリアダイオードの製造方法Info
- Publication number
- JP2001085705A JP2001085705A JP26149199A JP26149199A JP2001085705A JP 2001085705 A JP2001085705 A JP 2001085705A JP 26149199 A JP26149199 A JP 26149199A JP 26149199 A JP26149199 A JP 26149199A JP 2001085705 A JP2001085705 A JP 2001085705A
- Authority
- JP
- Japan
- Prior art keywords
- epitaxial layer
- manufacturing
- barrier diode
- schottky barrier
- concentration region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】順電圧の増大を招くことなく逆漏れ電流を抑え
たＳＢＤを、容易に、しかも安定して製造できる方法を
提供する。 【解決手段】ｐガードリング領域２０と酸化膜２１の形
成後に、 水素雰囲気、またはシリコンを含む還元雰囲気中で熱
処理を施し、ｎエピタキシャル層１１の表面層に低濃度
領域２２を形成する。 ｎエピタキシャル層１１上に、アンドープのポリシリ
コン膜５０を堆積した後、還元雰囲気中で熱処理をおこ
ない、ｎエピタキシャル層１１からポリシリコン膜５０
へのドーパントの拡散を促し、更に酸化して除去した
後、電極を設ける。 ｎエピタキシャル層１１上に、アンドープのアモルフ
ァスシリコン膜７０を堆積した後、還元雰囲気中で熱処
理して結晶化させ、その結晶化した膜上に電極を設け
る。
たＳＢＤを、容易に、しかも安定して製造できる方法を
提供する。 【解決手段】ｐガードリング領域２０と酸化膜２１の形
成後に、 水素雰囲気、またはシリコンを含む還元雰囲気中で熱
処理を施し、ｎエピタキシャル層１１の表面層に低濃度
領域２２を形成する。 ｎエピタキシャル層１１上に、アンドープのポリシリ
コン膜５０を堆積した後、還元雰囲気中で熱処理をおこ
ない、ｎエピタキシャル層１１からポリシリコン膜５０
へのドーパントの拡散を促し、更に酸化して除去した
後、電極を設ける。 ｎエピタキシャル層１１上に、アンドープのアモルフ
ァスシリコン膜７０を堆積した後、還元雰囲気中で熱処
理して結晶化させ、その結晶化した膜上に電極を設け
る。
Description
【０００１】
【発明の属する技術分野】本発明は、金属−半導体界面
からなるショットキ接合を利用した半導体整流装置であ
るショットキーバリアダイオード（以下ＳＢＤと略す）
の製造方法に関する。
からなるショットキ接合を利用した半導体整流装置であ
るショットキーバリアダイオード（以下ＳＢＤと略す）
の製造方法に関する。
【０００２】
【従来技術】半導体に対してショットキーバリアを生じ
る材料を接合すると、thermo-emmisionが支配的な場合
には式（１）で示す整流特性が得られる。
る材料を接合すると、thermo-emmisionが支配的な場合
には式（１）で示す整流特性が得られる。
【０００３】
【数１】 J =J0 ｛exp(qV/kT)-1｝ （１） J0は逆方向飽和電流密度であり、次式であらわされる。
【０００４】
【数２】 J0=A* T2exp ｛-q( φb - Δφb )/kT｝ （２） Δφb は鏡像効果によるバリア高さの減少分であり、次
式であらわされる。
式であらわされる。
【０００５】
【数３】 Δφb =(qEmax /4πεs )1/2 （３） ここで、 J : 電流密度 V : 印加電圧 φb : バリア高さ A * : リチャードソン定数 T : 温度 q : 電荷量 k : ボルツマン定数 E max : ショットキー接合における最大電界強度 Nd : ドナー濃度 εs : 半導体の誘電率 である。
【０００６】式（２) から明らかなように、バリア高さ
φb が高くなると、J0が小さくなるので、逆漏れ電流を
抑えることができる。しかし実効的なバリア高さは、(
φb- Δφb ) であり、鏡像効果によるバリア高さの低
下分Δφb が逆方向特性を劣化させている。
φb が高くなると、J0が小さくなるので、逆漏れ電流を
抑えることができる。しかし実効的なバリア高さは、(
φb- Δφb ) であり、鏡像効果によるバリア高さの低
下分Δφb が逆方向特性を劣化させている。
【０００７】逆漏れ電流の増加を防ぐには式（２）にお
ける鏡像効果による減少分△φb を少なくすればよい。
式（３）、（４）に示すようにショットキーバリア高さ
の減少分△φb は最大電界強度の平方根に比例し、更に
最大電界強度はキャリア濃度の平方根に比例する。
ける鏡像効果による減少分△φb を少なくすればよい。
式（３）、（４）に示すようにショットキーバリア高さ
の減少分△φb は最大電界強度の平方根に比例し、更に
最大電界強度はキャリア濃度の平方根に比例する。
【０００８】従って、逆電圧印加時のもれ電流を低減す
る方法としては、バリア金属の接触する半導体表面層の
キャリア濃度= 不純物濃度を低くする方法がある。
る方法としては、バリア金属の接触する半導体表面層の
キャリア濃度= 不純物濃度を低くする方法がある。
【０００９】しかし、単一層で不純物濃度を低くする
と、シリーズ抵抗が増加し、電流を流した時の順方向電
圧の増大を招く。
と、シリーズ抵抗が増加し、電流を流した時の順方向電
圧の増大を招く。
【００１０】また、式（１）からバリア高さφb が高い
時は、より大きい順方向電圧V を印加しないと、同じ順
方向電流が得られないことがわかる。
時は、より大きい順方向電圧V を印加しないと、同じ順
方向電流が得られないことがわかる。
【００１１】このようにＳＢＤの順方向特性と逆方向特
性にはトレードオフの関係があるが、このトレードオフ
の関係を改善して、順方向電圧を低くし、しかも逆方向
特性も改善する試みがなされている。
性にはトレードオフの関係があるが、このトレードオフ
の関係を改善して、順方向電圧を低くし、しかも逆方向
特性も改善する試みがなされている。
【００１２】例えば、ジャンクションバリアショットキ
ーダイオード（Junction Barrier Schottky Diode 以下
ＪＢＳと略す、 Chang,H. -R. and Baliga, B. J.,Soli
d State Electron., Vol.29, (1986) p.359 参照 )や、
トレンチモスバリアショットキーダイオード（Trench M
OS Barrier Schottky Diode 以下ＴＭＢＳと略す、Mehr
otra, M., Baliga,B. J., Solid-state Electron. Vo
l.38, (1995) p.801参照 )、トレンチジャンクションバ
リアショットキーダイオード（Trench Junction Barrie
r Schottoky Diode 以下ＴＪＢＳと略す、 Kim, H. -
S., Kim,S. -D., Han,M. -K. and Choi,Y. -I.,Jpn.
J. Appl. Phys., Vol.34, (1995), p.913参照 )、デュ
アルメタルトレンチショットキーダイオード（Dual Met
al TrenchShcottky Diode 以下ＤＭＴＳと略す、 Scho
en, K. J., Henning,J. P., Woodall,J. M., CooperJ
r., J. A. and Melloch, M. R., IEEE Electron Devic
e Lett., Vol.19, (1998), p.97.参照）などである。こ
れらは、ｐｎ接合やＭＯＳ構造等により、逆電圧引加時
の空乏層を互いに連結させ（ピンチオフという）、表面
での電界強度を低下させて、漏れ電流の増大を抑えたＳ
ＢＤである。
ーダイオード（Junction Barrier Schottky Diode 以下
ＪＢＳと略す、 Chang,H. -R. and Baliga, B. J.,Soli
d State Electron., Vol.29, (1986) p.359 参照 )や、
トレンチモスバリアショットキーダイオード（Trench M
OS Barrier Schottky Diode 以下ＴＭＢＳと略す、Mehr
otra, M., Baliga,B. J., Solid-state Electron. Vo
l.38, (1995) p.801参照 )、トレンチジャンクションバ
リアショットキーダイオード（Trench Junction Barrie
r Schottoky Diode 以下ＴＪＢＳと略す、 Kim, H. -
S., Kim,S. -D., Han,M. -K. and Choi,Y. -I.,Jpn.
J. Appl. Phys., Vol.34, (1995), p.913参照 )、デュ
アルメタルトレンチショットキーダイオード（Dual Met
al TrenchShcottky Diode 以下ＤＭＴＳと略す、 Scho
en, K. J., Henning,J. P., Woodall,J. M., CooperJ
r., J. A. and Melloch, M. R., IEEE Electron Devic
e Lett., Vol.19, (1998), p.97.参照）などである。こ
れらは、ｐｎ接合やＭＯＳ構造等により、逆電圧引加時
の空乏層を互いに連結させ（ピンチオフという）、表面
での電界強度を低下させて、漏れ電流の増大を抑えたＳ
ＢＤである。
【００１３】しかし、このような構造のＳＢＤは、その
製造に微細プロセスが必要であり、実現は容易でない。
製造に微細プロセスが必要であり、実現は容易でない。
【００１４】トレードオフの関係を改善を図ったＳＢＤ
としてはまた、特開平７−１１５２１１号公報に、エピ
タキシャル層の不純物に濃度勾配をつけ、深部では不純
物濃度を高く、表面側では不純物濃度を低くした構造が
開示されている。
としてはまた、特開平７−１１５２１１号公報に、エピ
タキシャル層の不純物に濃度勾配をつけ、深部では不純
物濃度を高く、表面側では不純物濃度を低くした構造が
開示されている。
【００１５】
【発明が解決しようとする課題】特開平７−１１５２１
１号公報に記載されたＳＢＤの製造方法は、エピタキシ
ャル成長時に不純物濃度を制御する方法と、低濃度のエ
ピタキシャル層を成長した後サブストレートからの不純
物の拡散を利用する方法である。
１号公報に記載されたＳＢＤの製造方法は、エピタキシ
ャル成長時に不純物濃度を制御する方法と、低濃度のエ
ピタキシャル層を成長した後サブストレートからの不純
物の拡散を利用する方法である。
【００１６】図８は、エピタキシャル成長により濃度勾
配をつけた従来のＳＢＤの断面図である。
配をつけた従来のＳＢＤの断面図である。
【００１７】主面がほぼ（１１１）面の高不純物濃度の
ｎ+ 下地層１０上に、厚さ３μm のｎエピタキシャル層
１１と、ｎエピタキシャル層１１より低不純物濃度のｎ
- 低濃度層１２とを成長したエピタキシャルウェハを用
いた。例えば、ｎエピタキシャル層１１、ｎ- 低濃度層
１２の不純物濃度はそれぞれ１．５×１０16cm-3、３×
１０15cm-3である。２０は、電界集中を防ぐためのｐガ
ードリングである。２１は保護膜としての酸化膜であ
る。３１はクロム（以下Ｃｒと記す）のバリア金属膜、
３２はアルミニウム（以下Ａｌと記す）のキャップ金属
膜である。３３は、金／ニッケル／チタン（以下それぞ
れＡｕ、Ｎｉ、Ｔｉと記す）からなるオーミック電極で
ある。
ｎ+ 下地層１０上に、厚さ３μm のｎエピタキシャル層
１１と、ｎエピタキシャル層１１より低不純物濃度のｎ
- 低濃度層１２とを成長したエピタキシャルウェハを用
いた。例えば、ｎエピタキシャル層１１、ｎ- 低濃度層
１２の不純物濃度はそれぞれ１．５×１０16cm-3、３×
１０15cm-3である。２０は、電界集中を防ぐためのｐガ
ードリングである。２１は保護膜としての酸化膜であ
る。３１はクロム（以下Ｃｒと記す）のバリア金属膜、
３２はアルミニウム（以下Ａｌと記す）のキャップ金属
膜である。３３は、金／ニッケル／チタン（以下それぞ
れＡｕ、Ｎｉ、Ｔｉと記す）からなるオーミック電極で
ある。
【００１８】しかし、エピタキシャル成長時に不純物濃
度を制御してｎ- 低濃度層１２を形成する方法は、モノ
シラン（以下ＳｉＨ4 と記す）やジクロルシラン（以下
ＳｉＨ2 Ｃｌ2 と記す）のような原料ガスの熱分解反応
を利用するため、成長温度が１０００℃以上と高い。そ
のため、オートドーピングや拡散が起きやすく、順方向
特性に影響しない厚さ（例えば１μm以下）の精密な不
純物濃度制御は困難である。
度を制御してｎ- 低濃度層１２を形成する方法は、モノ
シラン（以下ＳｉＨ4 と記す）やジクロルシラン（以下
ＳｉＨ2 Ｃｌ2 と記す）のような原料ガスの熱分解反応
を利用するため、成長温度が１０００℃以上と高い。そ
のため、オートドーピングや拡散が起きやすく、順方向
特性に影響しない厚さ（例えば１μm以下）の精密な不
純物濃度制御は困難である。
【００１９】また、ｎ+ 下地層からの不純物の拡散を利
用する方法では、表面の不純物濃度がエピタキシャル層
の厚さに依存し、やはり精密な制御が困難である。ま
た、エピタキシャル層の厚さが厚くなると、拡散に要す
る時間が長くなるという問題もある。
用する方法では、表面の不純物濃度がエピタキシャル層
の厚さに依存し、やはり精密な制御が困難である。ま
た、エピタキシャル層の厚さが厚くなると、拡散に要す
る時間が長くなるという問題もある。
【００２０】イオン注入法によりエピタキシャル層の表
面層に逆導電型の不純物を注入して表面付近のキャリア
を補償することにより、ｎ- 低濃度層１２を形成する方
法も原理的には考えられるが、実際にキャリア濃度や厚
さを精密に制御することの技術的難度は高い。
面層に逆導電型の不純物を注入して表面付近のキャリア
を補償することにより、ｎ- 低濃度層１２を形成する方
法も原理的には考えられるが、実際にキャリア濃度や厚
さを精密に制御することの技術的難度は高い。
【００２１】このような状況に鑑み本発明の目的は、直
列抵抗の増加を招くことなく逆漏れ電流を抑えたＳＢＤ
を、容易に、しかも安定して製造できる方法を提供する
ことにある。
列抵抗の増加を招くことなく逆漏れ電流を抑えたＳＢＤ
を、容易に、しかも安定して製造できる方法を提供する
ことにある。
【００２２】
【課題を解決するための手段】上記の課題解決のため本
発明は、高不純物濃度の半導体基板（下地層）上にエピ
タキシャル層と、そのエピタキシャル層より低不純物濃
度の低濃度領域とを有し、その低濃度領域の表面にショ
ットキー接合を形成する電極を設けたＳＢＤの製造方法
において、還元雰囲気で高温アニールすることにより、
エピタキシャル層の表面に低濃度領域を形成し、その低
濃度領域表面へのショツトキー電極の形成をおこなうも
のとする。
発明は、高不純物濃度の半導体基板（下地層）上にエピ
タキシャル層と、そのエピタキシャル層より低不純物濃
度の低濃度領域とを有し、その低濃度領域の表面にショ
ットキー接合を形成する電極を設けたＳＢＤの製造方法
において、還元雰囲気で高温アニールすることにより、
エピタキシャル層の表面に低濃度領域を形成し、その低
濃度領域表面へのショツトキー電極の形成をおこなうも
のとする。
【００２３】低濃度領域表面へのショツトキー電極の形
成をおこなうことによって、逆方向電圧印加時の逆もれ
電流が低減され、順方向特性を損なうことなく逆方向特
性を改善することができる。
成をおこなうことによって、逆方向電圧印加時の逆もれ
電流が低減され、順方向特性を損なうことなく逆方向特
性を改善することができる。
【００２４】高温アニールの雰囲気としては、水素雰囲
気や水素ベースのＳｉＨ4 、ジシラン（以下Ｓｉ2 Ｈ6
と記す）、ＳｉＨ2 Ｃｌ2 、トリクロルシラン（以下Ｓ
ｉＨＣｌ3 と記す）、テトラクロルシラン（以下ＳｉＣ
ｌ4 と記す）、加熱によるシリコン蒸気を含む水素等、
シリコンを含む還元ガス雰囲気が良い。
気や水素ベースのＳｉＨ4 、ジシラン（以下Ｓｉ2 Ｈ6
と記す）、ＳｉＨ2 Ｃｌ2 、トリクロルシラン（以下Ｓ
ｉＨＣｌ3 と記す）、テトラクロルシラン（以下ＳｉＣ
ｌ4 と記す）、加熱によるシリコン蒸気を含む水素等、
シリコンを含む還元ガス雰囲気が良い。
【００２５】それらの還元ガス雰囲気でアニールすれ
ば、シリコン原子の脱離やステップバンチングによる表
面荒れが防止できる。
ば、シリコン原子の脱離やステップバンチングによる表
面荒れが防止できる。
【００２６】高温アニールは表面のみを局所的に加熱す
る加熱方法を用いてもよい。
る加熱方法を用いてもよい。
【００２７】低濃度領域は、数１００nm以下でよいの
で、表面のみを局所的に加熱する加熱方法で十分であ
る。
で、表面のみを局所的に加熱する加熱方法で十分であ
る。
【００２８】エピタキシャル層上にノンドープポリシリ
コン膜を堆積し、高温アニールすることによりエピタキ
シャル層からポリシリコン膜へのドーパントの拡散を促
してエピタキシャル層の表面に低濃度領域を形成し、ポ
リシリコン膜を除去してその低濃度領域表面へのショツ
トキー電極の形成をおこなっても良い。
コン膜を堆積し、高温アニールすることによりエピタキ
シャル層からポリシリコン膜へのドーパントの拡散を促
してエピタキシャル層の表面に低濃度領域を形成し、ポ
リシリコン膜を除去してその低濃度領域表面へのショツ
トキー電極の形成をおこなっても良い。
【００２９】エピタキシャル層からポリシリコン膜へ拡
散した分だけ表面濃度が低下するので、逆方向電圧印加
時の逆もれ電流が低減され、順方向特性を損なうことな
く逆方向特性を改善することができる。
散した分だけ表面濃度が低下するので、逆方向電圧印加
時の逆もれ電流が低減され、順方向特性を損なうことな
く逆方向特性を改善することができる。
【００３０】ポリシリコン膜の除去法としては、ポリシ
リコン膜を酸化した後、その酸化膜を除去するものとす
る。
リコン膜を酸化した後、その酸化膜を除去するものとす
る。
【００３１】ポリシリコン膜は、単結晶シリコンより酸
化速度が速いので、酸化して除去することにより、選択
的な除去が可能になる。
化速度が速いので、酸化して除去することにより、選択
的な除去が可能になる。
【００３２】エピタキシャル層上にノンドープアモルフ
ァスシリコン膜を堆積し、アニールして結晶化した後、
その結晶化した膜の表面へのショツトキー電極の形成を
おこなっても良い。
ァスシリコン膜を堆積し、アニールして結晶化した後、
その結晶化した膜の表面へのショツトキー電極の形成を
おこなっても良い。
【００３３】そのようにすれば、ノンドープアモルファ
スシリコン膜が低濃度で結晶粒の大きいポリシリコン膜
となるので、逆もれ電流が低減される。
スシリコン膜が低濃度で結晶粒の大きいポリシリコン膜
となるので、逆もれ電流が低減される。
【００３４】エピタキシャル層の表面層に逆導電型不純
物の選択的な導入により逆電圧印加時に空乏層を広げる
ための逆導電型領域を形成した後に低濃度領域の形成を
おこなう、またはエピタキシャル層の表面層にトレンチ
を形成し、そのトレンチ内に酸化膜を形成し、その内側
に導電性の材料を充填した後に、トレンチの頂上面に低
濃度領域を形成してもよい。
物の選択的な導入により逆電圧印加時に空乏層を広げる
ための逆導電型領域を形成した後に低濃度領域の形成を
おこなう、またはエピタキシャル層の表面層にトレンチ
を形成し、そのトレンチ内に酸化膜を形成し、その内側
に導電性の材料を充填した後に、トレンチの頂上面に低
濃度領域を形成してもよい。
【００３５】そのようにすれば、後記のように、低濃度
領域をもつＴＭＢＳやＪＢＳが実現される。
領域をもつＴＭＢＳやＪＢＳが実現される。
【００３６】エピタキシャル層の表面層に逆導電型のガ
ードリングを形成し、エピタキシャル層の上に酸化膜を
形成した後に、低濃度領域の形成をおこなってもよい。
ードリングを形成し、エピタキシャル層の上に酸化膜を
形成した後に、低濃度領域の形成をおこなってもよい。
【００３７】ガードリングを形成することにより、表面
電界が緩和され、高耐圧化が図られるが、本発明の効果
は変わらない。
電界が緩和され、高耐圧化が図られるが、本発明の効果
は変わらない。
【００３８】
【発明の実施の形態】以下、図面を参照しながら本発明
の実施の形態について説明する。
の実施の形態について説明する。
【００３９】〔実施例１〕図２は、本発明第一の実施例
のＳＢＤの断面図である。
のＳＢＤの断面図である。
【００４０】主面がほぼ（１１１）面の高不純物濃度の
ｎ+ 下地層１０上に、低不純物濃度のｎエピタキシャル
層１１を成長したエピタキシャルウェハを用いている。
２０は、電界集中を防ぐためのｐガードリングである。
２１は保護膜としての酸化膜である。２２は、表面の不
純物濃度が低いｎ- 低濃度領域である。３１はＣｒのバ
リア金属、３２はＡｌのキャップ金属膜である。３３
は、Ａｕ／Ｎｉ／Ｔｉ三層からなるオーミック電極であ
る。
ｎ+ 下地層１０上に、低不純物濃度のｎエピタキシャル
層１１を成長したエピタキシャルウェハを用いている。
２０は、電界集中を防ぐためのｐガードリングである。
２１は保護膜としての酸化膜である。２２は、表面の不
純物濃度が低いｎ- 低濃度領域である。３１はＣｒのバ
リア金属、３２はＡｌのキャップ金属膜である。３３
は、Ａｕ／Ｎｉ／Ｔｉ三層からなるオーミック電極であ
る。
【００４１】次に本発明のＳＢＤの製造方法について図
を参照しながら説明する。図１（ａ）〜（ｅ）は図２の
ＳＢＤの製造工程順の断面図である。
を参照しながら説明する。図１（ａ）〜（ｅ）は図２の
ＳＢＤの製造工程順の断面図である。
【００４２】まず、エピタキシャルウェハを準備する。
ｎ+ 下地層１０は、例えば砒素（以下Ａｓと記す）ドー
プ、不純物濃度２×１０19cm-3、厚さ５００μm であ
る。ｎサブストレート１０の表面の全面に、１１００℃
でｎエピタキシャル層１１を成長する。ｎエピタキシャ
ル層１１の不純物濃度は１．５×１０16cm-3（比抵抗は
０．５Ωcm）、厚さ４μm である。
ｎ+ 下地層１０は、例えば砒素（以下Ａｓと記す）ドー
プ、不純物濃度２×１０19cm-3、厚さ５００μm であ
る。ｎサブストレート１０の表面の全面に、１１００℃
でｎエピタキシャル層１１を成長する。ｎエピタキシャ
ル層１１の不純物濃度は１．５×１０16cm-3（比抵抗は
０．５Ωcm）、厚さ４μm である。
【００４３】次いで、ｎエピタキシャル層１１の表面
に、フォトレジスト４０をパターニングして動作領域の
外周部に開口部を有するマスクを形成し、ｐガードリン
グ２０のためのｐ型不純物、例えばほう素（Ｂ）を選択
的にイオン注入する〔図１（ａ）〕。イオン注入の加速
電圧は１００keV 、ドーズ量は１×１０15cm-2である。
イオン注入用のマスクとして、酸化膜を用いることもで
きる。
に、フォトレジスト４０をパターニングして動作領域の
外周部に開口部を有するマスクを形成し、ｐガードリン
グ２０のためのｐ型不純物、例えばほう素（Ｂ）を選択
的にイオン注入する〔図１（ａ）〕。イオン注入の加速
電圧は１００keV 、ドーズ量は１×１０15cm-2である。
イオン注入用のマスクとして、酸化膜を用いることもで
きる。
【００４４】フォトレジストを除去後１１５０℃３０分
間の酸化工程をおこなって、ｐガードリング２０を形成
する。このとき、約０．５μmの熱酸化膜２１がウエハ
ー全面（裏面を含む）に形成される。フォトリソグラフ
ィによりその酸化膜２１の中央部を除去し、コンタクト
領域６０を形成する〔同図（ｂ）〕。このときウエハの
裏面にもフォトレジストを塗布して、ウエハーの裏面の
酸化膜を残す。
間の酸化工程をおこなって、ｐガードリング２０を形成
する。このとき、約０．５μmの熱酸化膜２１がウエハ
ー全面（裏面を含む）に形成される。フォトリソグラフ
ィによりその酸化膜２１の中央部を除去し、コンタクト
領域６０を形成する〔同図（ｂ）〕。このときウエハの
裏面にもフォトレジストを塗布して、ウエハーの裏面の
酸化膜を残す。
【００４５】レジストを除去した後、水素（以下Ｈ2と
記す）雰囲気中で１０００℃２０分間のアニールをおこ
なう。これにより、ｎエピタキシャル層１１の表面に、
ｎ-低濃度領域２２が形成される〔同図（ｃ）〕。この
とき、図に示されているように、ウエハの裏面には酸化
膜が残されており、裏面からのＡｓの蒸発、およびその
Ａｓのエピタキシャル層１１への取り込みが防止され
る。
記す）雰囲気中で１０００℃２０分間のアニールをおこ
なう。これにより、ｎエピタキシャル層１１の表面に、
ｎ-低濃度領域２２が形成される〔同図（ｃ）〕。この
とき、図に示されているように、ウエハの裏面には酸化
膜が残されており、裏面からのＡｓの蒸発、およびその
Ａｓのエピタキシャル層１１への取り込みが防止され
る。
【００４６】更に、真空蒸着装置にて表面のｎ- 低濃度
領域２２の表面にバリア金属膜３１として厚さ５００nm
のＣｒを電子ビーム蒸着し、次いでキャップ金属膜３２
として厚さ５μm のＡｌを電子ビーム蒸着した後、パタ
ーニングする〔同図（ｄ）〕。
領域２２の表面にバリア金属膜３１として厚さ５００nm
のＣｒを電子ビーム蒸着し、次いでキャップ金属膜３２
として厚さ５μm のＡｌを電子ビーム蒸着した後、パタ
ーニングする〔同図（ｄ）〕。
【００４７】最後に裏面にＴｉ／Ｎｉ／Ａｕを順次蒸着
してオーミック電極３３を形成〔同図（ｅ）〕した後、
ダイシングしてＳＢＤのチップが完成する。尚、エピタ
キシャルウェハの裏面は電極形成の前に研削により薄く
される場合もある。
してオーミック電極３３を形成〔同図（ｅ）〕した後、
ダイシングしてＳＢＤのチップが完成する。尚、エピタ
キシャルウェハの裏面は電極形成の前に研削により薄く
される場合もある。
【００４８】図３（ａ）は、図２中Ａ−Ａ線に沿った断
面での比抵抗のプロファイル図である。測定は、表面を
斜め研磨後に広がり抵抗法によりおこなった。縦軸は対
数表示した比抵抗、横軸は表面からの深さである。
面での比抵抗のプロファイル図である。測定は、表面を
斜め研磨後に広がり抵抗法によりおこなった。縦軸は対
数表示した比抵抗、横軸は表面からの深さである。
【００４９】表面付近は約５Ωcmであり、内部に向かう
に従い指数関数的に比抵抗が減少しており、１００nm程
度では、元のエピタキシャル層の比抵抗０．５Ωcmに近
くなっている。
に従い指数関数的に比抵抗が減少しており、１００nm程
度では、元のエピタキシャル層の比抵抗０．５Ωcmに近
くなっている。
【００５０】図３（ｂ）は、図２中Ａ−Ａ線に沿った断
面でのリン濃度プロファイル図である。測定は、表面を
斜め研磨後に二次イオン質量分析計によりおこなった。
縦軸は対数表示したリン濃度、横軸は表面からの深さで
ある。
面でのリン濃度プロファイル図である。測定は、表面を
斜め研磨後に二次イオン質量分析計によりおこなった。
縦軸は対数表示したリン濃度、横軸は表面からの深さで
ある。
【００５１】表面では燐の濃度が約一桁低下しており、
表面から１００nm付近まで濃度が低下したｎ- 低濃度領
域２２となっている。すなわちこの濃度低下は、図３の
比抵抗の変化に対応しており、表面付近の比抵抗の変化
が燐濃度の減少によることがわかる。
表面から１００nm付近まで濃度が低下したｎ- 低濃度領
域２２となっている。すなわちこの濃度低下は、図３の
比抵抗の変化に対応しており、表面付近の比抵抗の変化
が燐濃度の減少によることがわかる。
【００５２】図４（ａ）は、本実施例１のＳＢＤの順方
向の電流−電圧特性図、同図（ｂ）は逆方向の電流−電
圧特性図である。比較例として、ｎ- 低濃度領域２２の
無い従来のＳＢＤ（比較例）の特性もそれぞれの図中に
示した。
向の電流−電圧特性図、同図（ｂ）は逆方向の電流−電
圧特性図である。比較例として、ｎ- 低濃度領域２２の
無い従来のＳＢＤ（比較例）の特性もそれぞれの図中に
示した。
【００５３】逆方向特性においては、実施例１のＳＢＤ
の逆漏れ電流は、比較例のそれに比べて約１／５に低減
されていることがわかる。順方向特性においては、実施
例１のＳＢＤと比較例との間に有意な差は見られず、直
列抵抗が増大していないことがわかる。
の逆漏れ電流は、比較例のそれに比べて約１／５に低減
されていることがわかる。順方向特性においては、実施
例１のＳＢＤと比較例との間に有意な差は見られず、直
列抵抗が増大していないことがわかる。
【００５４】図１（ｃ）の工程において、本実施例のよ
うにＨ2 中でおこなった場合は、表面の荒れは見られな
かったが、アニール雰囲気として窒素（Ｎ2 ）中でおこ
なった場合は、シリコン表面から蒸発により、表面モフ
ォロジーが大きく劣化した。従って、アニール雰囲気と
して適当なガスを選択することは非常に重要である。
うにＨ2 中でおこなった場合は、表面の荒れは見られな
かったが、アニール雰囲気として窒素（Ｎ2 ）中でおこ
なった場合は、シリコン表面から蒸発により、表面モフ
ォロジーが大きく劣化した。従って、アニール雰囲気と
して適当なガスを選択することは非常に重要である。
【００５５】他のアニール雰囲気としては、Ｈ2 ベース
のＳｉＨ4 、Ｓｉ2 Ｈ6 、ＳｉＨ2Ｃｌ2 、ＳｉＨＣｌ
3 、ＳｉＣｌ4 中でおこなっても表面モフォロジーの低
下はなく 良好な面が得られた。この場合ガス流量、温
度等で調節して表面からの蒸発を補完するようにし、エ
ピ成長速度≒０とすることが重要である。
のＳｉＨ4 、Ｓｉ2 Ｈ6 、ＳｉＨ2Ｃｌ2 、ＳｉＨＣｌ
3 、ＳｉＣｌ4 中でおこなっても表面モフォロジーの低
下はなく 良好な面が得られた。この場合ガス流量、温
度等で調節して表面からの蒸発を補完するようにし、エ
ピ成長速度≒０とすることが重要である。
【００５６】また閉管の炉内にシリコン粉末とエピタキ
シャルウェハとを於いて、加熱することにより、管内を
飽和蒸気圧付近に制御して、表面からの蒸発を補完する
ことも可能であった。
シャルウェハとを於いて、加熱することにより、管内を
飽和蒸気圧付近に制御して、表面からの蒸発を補完する
ことも可能であった。
【００５７】上記の熱処理は、表面だけを加熱すれば十
分である。従って、例えばＨ2 雰囲気中において、波長
１．２μm 程度のレーザ光を表面に照射することによっ
て表面層のみを加熱することができる。更に、その方法
では、半導体表面の任意の場所を走査し、加熱できる利
点がある。
分である。従って、例えばＨ2 雰囲気中において、波長
１．２μm 程度のレーザ光を表面に照射することによっ
て表面層のみを加熱することができる。更に、その方法
では、半導体表面の任意の場所を走査し、加熱できる利
点がある。
【００５８】熱処理時に、ｎエピタキシャル層１１だけ
でなく、ｐガードリング２０の部分の表面から、ｐ型ド
ーパント例えばほう素原子の蒸発も考えられる。しか
し、ｎエピタキシャル層１１に比べ面積が狭いことか
ら、蒸発量は小さい。予め蒸発分を予測して、ドーズ量
を増加しておくこともできる。
でなく、ｐガードリング２０の部分の表面から、ｐ型ド
ーパント例えばほう素原子の蒸発も考えられる。しか
し、ｎエピタキシャル層１１に比べ面積が狭いことか
ら、蒸発量は小さい。予め蒸発分を予測して、ドーズ量
を増加しておくこともできる。
【００５９】バリア金属膜３１としては、本実施例のＣ
ｒに限らず、モリブデン（Ｍｏ）など他のショットキー
バリアを形成する金属を成膜しても良い。半導体基板の
裏面は、電極形成の前に削られて薄くされる場合もあ
る。
ｒに限らず、モリブデン（Ｍｏ）など他のショットキー
バリアを形成する金属を成膜しても良い。半導体基板の
裏面は、電極形成の前に削られて薄くされる場合もあ
る。
【００６０】〔実施例２〕図５（ａ）〜（ｅ）は別の製
造方法による実施例２のＳＢＤの製造工程順の断面図で
ある。
造方法による実施例２のＳＢＤの製造工程順の断面図で
ある。
【００６１】まず、エピタキシャルウェハを準備し、ｐ
ガードリング２０の形成、酸化膜２１の形成およびパタ
ーニングまでは実施例１と同様でよい〔図５（ａ）〕。
ガードリング２０の形成、酸化膜２１の形成およびパタ
ーニングまでは実施例１と同様でよい〔図５（ａ）〕。
【００６２】レジストを除去した後、減圧ＣＶＤ法によ
りエピタキシャル層１１上に、アンドープのポリシリコ
ン膜５０を０．５μｍの厚さに堆積する〔同図
（ｂ）〕。条件は、成長温度７００℃、圧力３×１０4P
a 、成長速度４nm/minである。
りエピタキシャル層１１上に、アンドープのポリシリコ
ン膜５０を０．５μｍの厚さに堆積する〔同図
（ｂ）〕。条件は、成長温度７００℃、圧力３×１０4P
a 、成長速度４nm/minである。
【００６３】更に１１００℃、２Hの熱処理をおこなっ
た後、ポリシリコン膜５０を酸化し〔同図（ｃ）〕、そ
の酸化膜５１を除去する〔同図（ｄ）〕。この過程でエ
ピタキシャル層１１の表面近傍のドーパントがポリシリ
コン膜５０に拡散し、更に酸化されて除去され、低濃度
領域２２が形成される。
た後、ポリシリコン膜５０を酸化し〔同図（ｃ）〕、そ
の酸化膜５１を除去する〔同図（ｄ）〕。この過程でエ
ピタキシャル層１１の表面近傍のドーパントがポリシリ
コン膜５０に拡散し、更に酸化されて除去され、低濃度
領域２２が形成される。
【００６４】その後、実施例１と同様にして、ｎ- 低濃
度領域２２の表面にバリア金属膜３１とキャップ金属膜
３２とを電子ビーム蒸着した後、パターニングし、また
裏面にＴｉ／Ｎｉ／Ａｕを順次蒸着してオーミック電極
３３を形成する〔同図（ｅ）〕。
度領域２２の表面にバリア金属膜３１とキャップ金属膜
３２とを電子ビーム蒸着した後、パターニングし、また
裏面にＴｉ／Ｎｉ／Ａｕを順次蒸着してオーミック電極
３３を形成する〔同図（ｅ）〕。
【００６５】このようにｎ- 低濃度領域２２の形成は、
実施例１の表面からの蒸発以外に、堆積したポリシリコ
ン膜５０への不純物の拡散を利用しても実現できる。
実施例１の表面からの蒸発以外に、堆積したポリシリコ
ン膜５０への不純物の拡散を利用しても実現できる。
【００６６】本実施例２のＳＢＤの特性は、実施例１の
ＳＢＤと同様であり、逆漏れ電流が従来のＳＢＤの約１
／４、順電圧はほぼ同等であった。
ＳＢＤと同様であり、逆漏れ電流が従来のＳＢＤの約１
／４、順電圧はほぼ同等であった。
【００６７】〔実施例３〕図６（ａ）〜（ｄ）は実施例
３のＳＢＤの製造工程順の断面図である。
３のＳＢＤの製造工程順の断面図である。
【００６８】エピタキシャルウェハを準備し、ｐガード
リング２０の形成、酸化膜２１の形成およびパターニン
グまでは実施例１と同様でよい〔図６（ａ）〕。
リング２０の形成、酸化膜２１の形成およびパターニン
グまでは実施例１と同様でよい〔図６（ａ）〕。
【００６９】レジストを除去した後、減圧ＣＶＤ法によ
りエピタキシャル層１１上にアンドープのアモルファス
シリコン膜７０を０．１μm の厚さに堆積する〔同図
（ｂ）〕。条件は、成長温度５５０℃ 、圧力３×１０
4Pa 、成長速度２nm/minである。
りエピタキシャル層１１上にアンドープのアモルファス
シリコン膜７０を０．１μm の厚さに堆積する〔同図
（ｂ）〕。条件は、成長温度５５０℃ 、圧力３×１０
4Pa 、成長速度２nm/minである。
【００７０】次にＨ2 雰囲気７００℃で３０分間のアニ
ールをおこない、アモルファスシリコン膜７０を結晶化
させる〔同図（ｃ）〕。この過程でポリシリコンのｎ-
低濃度領域２３が形成される。ｎ- 低濃度領域２３はア
ンドープであり結晶化温度が低いため、エピタキシャル
層１１からのドーパントの拡散があるとしても極く僅か
で、表面近傍は低濃度のままである。
ールをおこない、アモルファスシリコン膜７０を結晶化
させる〔同図（ｃ）〕。この過程でポリシリコンのｎ-
低濃度領域２３が形成される。ｎ- 低濃度領域２３はア
ンドープであり結晶化温度が低いため、エピタキシャル
層１１からのドーパントの拡散があるとしても極く僅か
で、表面近傍は低濃度のままである。
【００７１】また、還元雰囲気中のアニールであること
から、表面からのシリコン原子の抜けによる表面モフォ
ロジーの悪化はなく、良好な表面となる。はじめから７
００℃でポリシリコン膜を堆積するより、こうした方が
結晶粒が大きくなる。なお、熱処理したため、図中の２
４の部分はｐガードリング２０からＢ原子が拡散してｐ
型領域となる。
から、表面からのシリコン原子の抜けによる表面モフォ
ロジーの悪化はなく、良好な表面となる。はじめから７
００℃でポリシリコン膜を堆積するより、こうした方が
結晶粒が大きくなる。なお、熱処理したため、図中の２
４の部分はｐガードリング２０からＢ原子が拡散してｐ
型領域となる。
【００７２】その後、実施例１と同様にして、ｎ- 低濃
度領域２３の表面にバリア金属膜３１とキャップ金属膜
３２とを電子ビーム蒸着した後、パターニングし、また
裏面にＴｉ／Ｎｉ／Ａｕを順次蒸着してオーミック電極
３３を形成し〔同図（ｄ）〕、各チップにダイシングす
ることによりＳＢＤのチップが形成される。
度領域２３の表面にバリア金属膜３１とキャップ金属膜
３２とを電子ビーム蒸着した後、パターニングし、また
裏面にＴｉ／Ｎｉ／Ａｕを順次蒸着してオーミック電極
３３を形成し〔同図（ｄ）〕、各チップにダイシングす
ることによりＳＢＤのチップが形成される。
【００７３】ｎ- 低濃度領域２３の表面濃度が低いの
で、逆漏れ電流が低減される。一方厚さは、０．１μm
と薄いので、直列抵抗が増すことはない。
で、逆漏れ電流が低減される。一方厚さは、０．１μm
と薄いので、直列抵抗が増すことはない。
【００７４】〔実施例４〕図７は、本発明第四の実施例
のＳＢＤの断面図であり、ＴＭＢＳに適用した例であ
る。
のＳＢＤの断面図であり、ＴＭＢＳに適用した例であ
る。
【００７５】エピタキシャル層１１の表面層に幅１．２
μｍ、深さ１．２μｍの溝状のトレンチ８０を形成し、
その内面に熱酸化膜８１を形成した。ＣＶＤ法によりト
レンチにポリシリコン８２を埋め込み、トレンチ頂上面
のポリシリコン８２および酸化膜８１を除去した後、実
施例１と同様にしてＭＢＥ法によりｎ- 低濃度領域２２
を形成した。更に、バリア金属膜３１としてＴｉ、その
上のキャップ金属膜３２としてＡｌを蒸着し、パターニ
ングした。
μｍ、深さ１．２μｍの溝状のトレンチ８０を形成し、
その内面に熱酸化膜８１を形成した。ＣＶＤ法によりト
レンチにポリシリコン８２を埋め込み、トレンチ頂上面
のポリシリコン８２および酸化膜８１を除去した後、実
施例１と同様にしてＭＢＥ法によりｎ- 低濃度領域２２
を形成した。更に、バリア金属膜３１としてＴｉ、その
上のキャップ金属膜３２としてＡｌを蒸着し、パターニ
ングした。
【００７６】その結果、通常のエピタキシャル法により
ｎ- 低濃度領域を形成した従来のＴＭＢＳに比べ、Ｖｒ
＝２０Ｖでの逆漏れ電流が約１／２に低減された。すな
わち、図３の比較例に比べると、逆れ電流が約１／１０
に低減された。
ｎ- 低濃度領域を形成した従来のＴＭＢＳに比べ、Ｖｒ
＝２０Ｖでの逆漏れ電流が約１／２に低減された。すな
わち、図３の比較例に比べると、逆れ電流が約１／１０
に低減された。
【００７７】ＴＭＢＳに限らず、例えば表面に狭い間隔
でｐ拡散領域を形成したＪＢＳ等の他のピンチオフ型の
ＳＢＤにも適用できる。
でｐ拡散領域を形成したＪＢＳ等の他のピンチオフ型の
ＳＢＤにも適用できる。
【００７８】
【発明の効果】以上説明したように本発明によれば、表
面に低濃度層を設けたショットキーバリアダイオードの
製造方法において、還元雰囲気での高温アニールや、ポ
リシリコン膜への拡散によるエピタキシャル層からのド
ーパントの引き抜くことによって低濃度領域を形成し、
その低濃度領域表面へのショツトキー電極の形成をおこ
なうことにより、逆順方向と逆方向の両方向の特性を共
に改善したＳＢＤを供給することが可能となる。実施例
で示したように、通常のＳＢＤのみに限らず、ＪＢＳ、
ＴＭＢＳにも適用され、逆漏れ電流を１／８〜１／１０
に低減でき、直列抵抗の増大を抑えられる。
面に低濃度層を設けたショットキーバリアダイオードの
製造方法において、還元雰囲気での高温アニールや、ポ
リシリコン膜への拡散によるエピタキシャル層からのド
ーパントの引き抜くことによって低濃度領域を形成し、
その低濃度領域表面へのショツトキー電極の形成をおこ
なうことにより、逆順方向と逆方向の両方向の特性を共
に改善したＳＢＤを供給することが可能となる。実施例
で示したように、通常のＳＢＤのみに限らず、ＪＢＳ、
ＴＭＢＳにも適用され、逆漏れ電流を１／８〜１／１０
に低減でき、直列抵抗の増大を抑えられる。
【００７９】よって本発明は、低電圧電源用の整流素子
としてのショットキーバリアダイオードの普及発展に大
きな貢献をなすものである。
としてのショットキーバリアダイオードの普及発展に大
きな貢献をなすものである。
【図１】（ａ）〜（ｅ）は実施例１のＳＢＤの製造工程
順の断面図
順の断面図
【図２】本発明実施例１のＳＢＤの断面図
【図３】（ａ）は図２のＳＢＤのＡ−Ａ線に沿った断面
の比抵抗プロファイル図、（ｂ）はＡ−Ａ線に沿った断
面の燐濃度プロファイル図
の比抵抗プロファイル図、（ｂ）はＡ−Ａ線に沿った断
面の燐濃度プロファイル図
【図４】（ａ）は実施例１のＳＢＤの順方向電流−電圧
特性図、（ｂ）は逆方向電流−電圧特性図
特性図、（ｂ）は逆方向電流−電圧特性図
【図５】（ａ）〜（ｆ）は本発明実施例２のＳＢＤの製
造工程順の断面図
造工程順の断面図
【図６】（ａ）〜（ｆ）は本発明実施例３のＳＢＤの製
造工程順の断面図
造工程順の断面図
【図７】本発明実施例４のＳＢＤの断面図
【図８】従来のＳＢＤの断面図
10 : ｎ+ 下地層 11 : ｎエピタキシャル層 20 : ｐガードリング 21 : 酸化膜 22 : 低濃度領域 23 : 低濃度領域 24 : ｐ型領域 31 : バリア金属膜 32 : キャップ金属膜 33 : オーミック電極 40 : フォトレジスト 50 : ポリシリコン膜 51 : 酸化膜 60 : コンタクト領域 70 : アモルファスシリコン膜 80 : トレンチ 81 : 酸化膜 82 : ポリシリコン膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 宮坂 靖 神奈川県川崎市川崎区田辺新田１番１号 富士電機株式会社内 Ｆターム(参考） 4M104 AA01 BB01 BB13 BB14 CC01 CC03 DD26 DD78 DD83 FF02 FF13 FF35 GG03 HH20
Claims (12)
- 【請求項１】高不純物濃度の半導体基板（下地層）上に
エピタキシャル層と、そのエピタキシャル層より不純物
濃度の低い低濃度領域とを有し、その低濃度領域の表面
にショットキー接合を形成する電極を設けたショットキ
ーバリアダイオードの製造方法において、還元雰囲気で
高温アニールすることにより、エピタキシャル層の表面
に低濃度領域を形成し、その低濃度領域表面へのショツ
トキー電極の形成をおこなうことを特徴とするショット
キーバリアダイオードの製造方法。 - 【請求項２】高温アニールを水素雰囲気でおこなうこと
を特徴とする請求項１に記載のショットキーバリアダイ
オードの製造方法。 - 【請求項３】高温アニールを、シリコンを含む還元ガス
雰囲気でおこなうことを特徴とする請求項１に記載のシ
ョットキーバリアダイオードの製造方法。 - 【請求項４】シリコンを含む還元ガスが、水素ベースの
モノシラン、ジシラン、ジクロルシラン、トリクロルシ
ラン、テトラクロルシランのいずれかであることを特徴
とする請求項３に記載のショットキーバリアダイオード
の製造方法。 - 【請求項５】シリコンを含む還元ガスが、加熱によるシ
リコン蒸気を含む水素であることを特徴とする請求項３
に記載のショットキーバリアダイオードの製造方法。 - 【請求項６】高温アニールは表面のみを局所的に加熱す
る加熱方法を用いることを特徴とする請求項１ないし５
のいずれかに記載のショットキーバリアダイオードの製
造方法。 - 【請求項７】高不純物濃度の半導体基板（下地層）上に
エピタキシャル層と、そのエピタキシャル層より不純物
濃度の低い低濃度領域とを有し、その低濃度領域の表面
にショットキー接合を形成する電極を設けたショットキ
ーバリアダイオードの製造方法において、エピタキシャ
ル層上にノンドープポリシリコン膜を堆積し、高温アニ
ールすることによりエピタキシャル層からポリシリコン
膜へのドーパントの拡散を促してエピタキシャル層の表
面に低濃度領域を形成し、ポリシリコン膜を除去した
後、その低濃度領域表面へのショツトキー電極の形成を
おこなうことを特徴とするショットキーバリアダイオー
ドの製造方法。 - 【請求項８】ポリシリコン膜は酸化した後に除去するこ
とを特徴とする請求項７に記載のショットキーバリアダ
イオードの製造方法。 - 【請求項９】高不純物濃度の半導体基板（下地層）上に
エピタキシャル層と、そのエピタキシャル層より低不純
物濃度の低濃度領域とを有し、その低濃度領域の表面に
ショットキー接合を形成する電極を設けたショットキー
バリアダイオードの製造方法において、エピタキシャル
層上にノンドープアモルファスシリコン膜を堆積し、ア
ニールして結晶化した後、その結晶化した膜の表面への
ショツトキー電極の形成をおこなうことを特徴とするシ
ョットキーバリアダイオードの製造方法。 - 【請求項１０】エピタキシャル層の表面層に不純物の選
択的な導入により逆電圧印加時に空乏層を広げるための
逆導電型領域を形成した後に、低濃度領域の形成をおこ
なうことを特徴とする請求項１ないし９のいずれかに記
載のショットキーバリアダイオードの製造方法。 - 【請求項１１】エピタキシャル層の表面層にトレンチを
形成し、そのトレンチ内に酸化膜を形成し、その内側に
導電性の材料を充填した後に、トレンチの頂上面に低濃
度領域の形成をおこなうことを特徴とする請求項１ない
し９のいずれかに記載のショットキーバリアダイオード
の製造方法。 - 【請求項１２】エピタキシャル層の表面層に逆導電型の
ガードリングを形成し、エピタキシャル層の上に酸化膜
を形成した後に、低濃度領域の形成をおこなうことを特
徴とする請求項１ないし１１のいずれかに記載のショッ
トキーバリアダイオードの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26149199A JP2001085705A (ja) | 1999-09-16 | 1999-09-16 | ショットキーバリアダイオードの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26149199A JP2001085705A (ja) | 1999-09-16 | 1999-09-16 | ショットキーバリアダイオードの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001085705A true JP2001085705A (ja) | 2001-03-30 |
Family
ID=17362658
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26149199A Pending JP2001085705A (ja) | 1999-09-16 | 1999-09-16 | ショットキーバリアダイオードの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001085705A (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009535849A (ja) * | 2006-04-29 | 2009-10-01 | アルファ アンド オメガ セミコンダクター，リミテッド | 集積化ｍｏｓｆｅｔ−ショットキーデバイスのレイアウトに影響を与えずにショットキーブレークダウン電圧（ｂｖ）を高める |
| JP2011119585A (ja) * | 2009-12-07 | 2011-06-16 | Toyota Motor Corp | 半導体装置の製造方法 |
| WO2013046289A1 (ja) * | 2011-09-26 | 2013-04-04 | 三菱電機株式会社 | 車両用交流発電機の整流装置 |
| JP2013140824A (ja) * | 2011-12-28 | 2013-07-18 | Rohm Co Ltd | 半導体装置および半導体装置の製造方法 |
| CN109860273A (zh) * | 2018-12-29 | 2019-06-07 | 厦门芯光润泽科技有限公司 | Mps二极管器件及其制备方法 |
| CN109888024A (zh) * | 2018-12-29 | 2019-06-14 | 厦门芯光润泽科技有限公司 | Mps二极管器件及其制备方法 |
| CN110197854A (zh) * | 2019-06-20 | 2019-09-03 | 中国电子科技集团公司第十三研究所 | 氧化镓sbd终端结构及制备方法 |
| CN111373546A (zh) * | 2017-11-13 | 2020-07-03 | 新电元工业株式会社 | 宽带隙半导体装置 |
| US10707317B2 (en) | 2018-03-19 | 2020-07-07 | Kabushiki Kaisha Toshiba | Semiconductor device including a barrier diode |
| CN111406323A (zh) * | 2017-12-14 | 2020-07-10 | 新电元工业株式会社 | 宽带隙半导体装置 |
| CN114122152A (zh) * | 2020-09-01 | 2022-03-01 | 珠海格力电器股份有限公司 | 一种制备肖特基结构二极管的方法、装置和二极管 |
| CN116169025A (zh) * | 2023-02-10 | 2023-05-26 | 上海维安半导体有限公司 | 一种阶梯栅沟槽肖特基势垒二极管器件的制备方法及器件 |
-
1999
- 1999-09-16 JP JP26149199A patent/JP2001085705A/ja active Pending
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009535849A (ja) * | 2006-04-29 | 2009-10-01 | アルファ アンド オメガ セミコンダクター，リミテッド | 集積化ｍｏｓｆｅｔ−ショットキーデバイスのレイアウトに影響を与えずにショットキーブレークダウン電圧（ｂｖ）を高める |
| JP2011119585A (ja) * | 2009-12-07 | 2011-06-16 | Toyota Motor Corp | 半導体装置の製造方法 |
| WO2013046289A1 (ja) * | 2011-09-26 | 2013-04-04 | 三菱電機株式会社 | 車両用交流発電機の整流装置 |
| JPWO2013046289A1 (ja) * | 2011-09-26 | 2015-03-26 | 三菱電機株式会社 | 車両用交流発電機の整流装置 |
| JP2013140824A (ja) * | 2011-12-28 | 2013-07-18 | Rohm Co Ltd | 半導体装置および半導体装置の製造方法 |
| CN111373546A (zh) * | 2017-11-13 | 2020-07-03 | 新电元工业株式会社 | 宽带隙半导体装置 |
| CN111373546B (zh) * | 2017-11-13 | 2023-12-29 | 新电元工业株式会社 | 宽带隙半导体装置 |
| CN111406323A (zh) * | 2017-12-14 | 2020-07-10 | 新电元工业株式会社 | 宽带隙半导体装置 |
| CN111406323B (zh) * | 2017-12-14 | 2024-03-01 | 新电元工业株式会社 | 宽带隙半导体装置 |
| US10707317B2 (en) | 2018-03-19 | 2020-07-07 | Kabushiki Kaisha Toshiba | Semiconductor device including a barrier diode |
| CN109888024A (zh) * | 2018-12-29 | 2019-06-14 | 厦门芯光润泽科技有限公司 | Mps二极管器件及其制备方法 |
| CN109860273A (zh) * | 2018-12-29 | 2019-06-07 | 厦门芯光润泽科技有限公司 | Mps二极管器件及其制备方法 |
| CN109860273B (zh) * | 2018-12-29 | 2024-04-02 | 厦门芯光润泽科技有限公司 | Mps二极管器件及其制备方法 |
| CN109888024B (zh) * | 2018-12-29 | 2024-04-02 | 厦门芯光润泽科技有限公司 | Mps二极管器件及其制备方法 |
| CN110197854A (zh) * | 2019-06-20 | 2019-09-03 | 中国电子科技集团公司第十三研究所 | 氧化镓sbd终端结构及制备方法 |
| CN114122152A (zh) * | 2020-09-01 | 2022-03-01 | 珠海格力电器股份有限公司 | 一种制备肖特基结构二极管的方法、装置和二极管 |
| CN116169025A (zh) * | 2023-02-10 | 2023-05-26 | 上海维安半导体有限公司 | 一种阶梯栅沟槽肖特基势垒二极管器件的制备方法及器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9349800B2 (en) | Semiconductor device | |
| JP5341373B2 (ja) | ダイオード | |
| US8178949B2 (en) | Bipolar semiconductor device, method for producing the same, and method for controlling Zener voltage | |
| EP3614420A1 (en) | Semiconductor device and method for manufacturing same | |
| US20080217721A1 (en) | High efficiency rectifier | |
| JP2001085705A (ja) | ショットキーバリアダイオードの製造方法 | |
| JP2003318413A (ja) | 高耐圧炭化珪素ダイオードおよびその製造方法 | |
| US8679954B2 (en) | Schottky barrier diode and method for making the same | |
| JP4312306B2 (ja) | ショットキーバリアダイオードの製造方法 | |
| US6670688B2 (en) | Semiconductor device including at least one schottky metal layer surrounding PN junction | |
| JP2006352006A (ja) | 整流素子およびその製造方法 | |
| JP2008004726A (ja) | 半導体素子およびその製造方法 | |
| JP3588257B2 (ja) | ショットキーバリアダイオード | |
| TW201330283A (zh) | 具有台面終端的碳化矽蕭基二極體元件及製造方法 | |
| JP4000927B2 (ja) | 半導体装置およびその製造方法 | |
| JP2003023099A (ja) | 電界効果トランジスタ | |
| JP4997913B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP4042336B2 (ja) | 炭化珪素半導体素子 | |
| JP3970142B2 (ja) | 炭化けい素のオーミック電極構造および半導体装置 | |
| JP2011142355A (ja) | 整流素子 | |
| JPS59165455A (ja) | 半導体装置 | |
| JP2017143115A (ja) | 半導体素子の製造方法及び半導体基板 | |
| CN113363330B (zh) | 一种肖特基半导体器件及其制作方法 | |
| JPH05326925A (ja) | ショットキバリア半導体装置 | |
| WO2023052355A1 (en) | Silicon carbide semiconductor device and manufacturing method |