JP3588257B2 - ショットキーバリアダイオード - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、ショットキーバリアダイオード（Ｓｃｈｏｔｔｋｙ Ｂａｒｒｉｅｒ Ｄｉｏｄｅ：以下ＳＢＤと称す）に関し、詳しくは、同一面積でより大きな電流容量を得ることができるＳＢＤ素子を得るものである。
【０００２】
【従来の技術】
ＳＢＤは、半導体層に所定の金属層を接触させた場合に形成されるショットキー障壁を用いた半導体素子である。一般のＰＮ接合ダイオードより高速で、順方向電圧降下が小さいという特性を持つ（例えば、特開平５−１５２５６２）。
【０００３】
図３を参照して、従来のＳＢＤは、Ｎ＋型の半導体基板１の上にＮ−型のエピタキシャル層２を形成し、エピタキシャル層２上のシリコン酸化膜３を開口してシリコン表面を露出し、露出したシリコン表面にバリア金属層４を接触させた構成を有している。加えて、Ｎ−型エピタキシャル層２の表面には環状のＰ＋ガードリング領域５を形成し、バリア金属層３の上をアルミ電極６で被覆している。
【０００４】
半導体装置を製造する上で、上記のバリア金属層４としてはニッケル（Ｎｉ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）が好適な材料とされている。各々が固有の仕事関数ΦＢを持つことから、バリア金属層４として好適な金属を選択することでＳＢＤの特性（順方向電圧ＶＦ、逆方向電流ＩＲ）の大部分を決定することができる。これに、エピタキシャル層２の不純物濃度や、ショットキー接触面の面積等の要素によってＳＢＤ素子のダイオード特性が決定付けられる。
【０００５】
【発明が解決しようとする課題】
近年の低消費電力化の傾向から、ＳＢＤ素子には順方向電圧ＶＦを小さくする事が特に望まれている。順方向電圧ＶＦを小さくする手法としては、バリア金属層４を仕事関数ΦＢの小さい金属に変更する手法、エピタキシャル層２の不純物濃度を増大する手法、シリコンとバリア金属層４との接触面積を増大する手法、等がある。ここで、エピタキシャル層２の不純物濃度を増大する方法は、カソードとなるＮ型エピタキシャル層の直列抵抗成分を下げることを意味する。
【０００６】
しかしながら、エピタキシャル層２の不純物濃度を増大すると、ショットキー接合部における空乏層の広がりが小さく、この結果接合部の容量が増大して、ＳＢＤ素子の高速動作を阻害するという欠点があった。
【０００７】
【課題を解決するための手段】
本発明はかかる従来の課題に鑑みなされたもので、一導電型の高濃度不純物層から成る第１の領域の上に該第１の領域よりは不純物濃度が低い一導電型の第２の領域を設け、該第２の領域表面の表面に該第２の表面のシリコン層とショットキー障壁を形成するバリア金属層を設け、該金属層の上を電極材料で被覆したショットキーバリアダイオードにおいて、
前記第２の領域の表面に前記第２の領域より更に不純物濃度が低い第３の領域を形成し、該第３の領域表面のシリコン層に前記バリア金属層がショットキー接触することを特徴とするものである。
【０００８】
【発明の実施の形態】
以下に本発明の一実施の形態を図面を参照しながら詳細に説明する。
【０００９】
図１は本発明によるＳＢＤ素子を示す断面図である。Ｎ＋型のシリコン半導体基板１１（第１の領域）の上に気相成長法によってＮ−型のエピタキシャル層１２（第２の領域）を形成し、エピタキシャル層１２の表面を被覆するシリコン酸化膜１３に開口部１４を形成し、開口部１４の周端近傍のエピタキシャル層１２表面に環状のＰ＋型ガードリング領域１５を形成し、開口部１４に露出したエピタキシャル層１２の表面に、バリア金属層１６として例えばチタン（Ｔｉ）層を形成し、バリア金属層１６を覆うようにアルミ電極１７を形成したものである。アルミ電極１７がアノード電極となり、ドレイン電極は基板１１の裏面側に配設する。
【００１０】
加えて、開口部１４のシリコン表面に、エピタキシャル層１２のリンの不純物濃度よりも、リンの不純物濃度が小さい第３の領域１８を形成し、第３の領域１８とバリア金属層１６とでショットキー障壁を構成する。第３の領域１８は、開口部１４のエピタキシャル層１２表面にボロン（Ｂ）をイオン注入することによって形成される。この時、エピタキシャル層１２の導電型（Ｎ型）を反転させることがない程度のドーズ量とし、例えばエピタキシャル層１２の比抵抗が１Ω・ｃｍであったときに、ボロン（Ｂ）を１Ｅ１２ａｔｏｍｓ・ｃｍ程度でイオン注入して、その後の熱処理を６００〜９００℃、１０〜６０分程度（ボロンを拡散させることがない、イオンを活性化させるだけの熱処理）行うことで、実質的な比抵抗ρを１０Ω・ｃｍ程度にまで増大させた。尚、開口部１４に部分的にイオン注入する他、エピタキシャル層１２の全面に形成しても良い。
【００１１】
係る構成であれば、バリア金属層１６が接触するシリコン表面だけに、ごく薄い範囲で、極めて低不純物濃度の第３の領域１８を設けたことにより、空乏層が広がりやすい構造となり、これによってＳＢＤ素子のアノード・カソード間容量を減じることができる。容量を減じることによってこの素子の高速動作を可能にする。
【００１２】
更に、エピタキシャル層１２の極く表面部分だけを比抵抗ρの高い領域としたので、アノード側の直列抵抗が増大することも少なく、そのためＳＢＤ素子の順方向電圧ＶＦを増大させることがない。よって、エピタキシャル層１２の不純物濃度を最適化する（少しだけ不純物濃度を増大する）ことによって、ＳＢＤ素子全体で順方向電圧ＶＦを減少することが可能である。
【００１３】
以下、図２を用いて、図１のＳＢＤ素子の製造方法の一例を説明する。
【００１４】
先ず図２（Ａ）を参照して、比抵抗ρが０．５〜１．０Ω・ｃｍ、膜厚が２〜１０μのエピタキシャル層１２を形成したＮ＋型半導体基板１１を準備し、選択拡散によってエピタキシャル層１２の表面に環状のＰ＋ガードリング領域１５を形成する。
【００１５】
図２（Ｂ）を参照して、エピタキシャル層１２表面を被覆する酸化膜を除去して開口部１４を形成し、続いて開口部１４をマスクとして、表面からボロン（Ｂ）を加速電圧２０〜５０ｅＶ、上述のドーズ量でイオン注入し、第３の領域１８を形成する。
【００１６】
図２（Ｃ）を参照して、全面に例えば膜厚０．５μ程度のチタン（Ｔｉ）をＣＶＤ手法によって堆積し、これをホトエッチングによって除去してバリア金属層１６を形成する。
【００１７】
図２（Ｄ）を参照して、再度スパッタ堆積法により膜厚１．０〜３．０μのアルミニウム層を堆積し、ホトエッチングによってパターニングすることにより、バリア金属層１６を覆い且つ外部接続用のパッドを構成するアルミ層１７を形成して図１の構成を得る。
【００１８】
尚、上述した実施の形態においては、Ｎ型の領域に対してＰ型の不純物であるボロンをイオン注入することにより第３の領域１８を形成したが、例えばエピタキシャル層１２を気相成長法によって形成するときに、最後の０．１〜０．５μの膜厚だけリンドーパントの供給を減少させることによって第３の領域１８を形成しても良い。
【００１９】
【発明の効果】
以上に説明したとおり、本発明によれば、極く低不純物濃度の第３の領域１８を設けることによって、ショットキー接合の接合容量を減じ、素子の高速特性を改善できる利点を有する。更に、第２の領域であるエピタキシャル層１２の不純物濃度を増大できるので、その直列抵抗を減じ、ＳＢＤ素子の順方向電圧ＶＦを減じることができる利点を有する。
【図面の簡単な説明】
【図１】本発明を説明するための断面図である。
【図２】製造方法を説明するための断面図である。
【図３】従来例を説明するための断面図である。

Claims (3)

1. 一導電型の高濃度不純物層からなる第１の領域と、
   前記第１の領域上に設けられ該第１の領域より不純物濃度が低い一導電型の第２の領域と、
   前記第２の領域上に設けられた絶縁膜と、
   該絶縁膜を除去し前記第２の領域表面の一部を露出させた開口部と、
   前記開口部の前記第２の領域表面に設けられ、該第２の領域より不純物濃度が低い第３の領域と、前記第３の領域表面とショットキー接触するバリア金属層とを具備することを特徴とするショットキーバリアダイオード。
2. 前記第３の領域は逆導電型の不純物のイオン注入により形成されることを特徴とする請求項１に記載のショットキーバリアダイオード。
3. 前記開口部周端近傍に逆導電型領域が設けられ、前記第３の領域は前記逆導電型領域の内側に設けられることを特徴とする請求項１に記載のショットキーバリアダイオード。

Images