JP2000031505A - ショットキーバリアダイオード - Google Patents
ショットキーバリアダイオードInfo
- Publication number
- JP2000031505A JP2000031505A JP19587498A JP19587498A JP2000031505A JP 2000031505 A JP2000031505 A JP 2000031505A JP 19587498 A JP19587498 A JP 19587498A JP 19587498 A JP19587498 A JP 19587498A JP 2000031505 A JP2000031505 A JP 2000031505A
- Authority
- JP
- Japan
- Prior art keywords
- barrier
- layer
- metal layer
- schottky
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【課題】 シリコン表面にトレンチ溝を設けてショット
キー接触面積を増大すると共に、仕事関数の異なる複数
種類のバリア金属を用いることで、順方向電圧ＶＦが小
さく且つその制御が容易なＳＢＤ素子を得る。 【解決手段】 基板１１上にＮ―型エピタキシャル層１
２を形成し、エピタキシャル層１２表面に環状のＰ＋ガ
ードリング領域１５を形成する。エピタキシャル層１２
表面の酸化膜に開口部１４を形成し、開口部１４のエピ
タキシャル層１２表面にトレンチ溝１６を形成する。ト
レンチ溝１６の側壁を含めてシリコンと第１のショット
キー障壁を形成する第１のバリア金属層１７を形成し、
更に第１のバリア金属層を被覆して且つ開口部１４のシ
リコンと第２のショットキー接触を形成する第２のバリ
ア金属層１７を形成する。
キー接触面積を増大すると共に、仕事関数の異なる複数
種類のバリア金属を用いることで、順方向電圧ＶＦが小
さく且つその制御が容易なＳＢＤ素子を得る。 【解決手段】 基板１１上にＮ―型エピタキシャル層１
２を形成し、エピタキシャル層１２表面に環状のＰ＋ガ
ードリング領域１５を形成する。エピタキシャル層１２
表面の酸化膜に開口部１４を形成し、開口部１４のエピ
タキシャル層１２表面にトレンチ溝１６を形成する。ト
レンチ溝１６の側壁を含めてシリコンと第１のショット
キー障壁を形成する第１のバリア金属層１７を形成し、
更に第１のバリア金属層を被覆して且つ開口部１４のシ
リコンと第２のショットキー接触を形成する第２のバリ
ア金属層１７を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、ショットキーバリ
アダイオード（Schottky Barrier Diode：以下ＳＢＤ
と称す）に関し、詳しくは、同一面積でより大きな電流
容量を得ることができるＳＢＤ素子を得るものである。
アダイオード（Schottky Barrier Diode：以下ＳＢＤ
と称す）に関し、詳しくは、同一面積でより大きな電流
容量を得ることができるＳＢＤ素子を得るものである。
【０００２】
【従来の技術】ＳＢＤは、半導体層に所定の金属層を接
触させた場合に形成されるショットキー障壁を用いた半
導体素子である。一般のＰＮ接合ダイオードより高速
で、順方向電圧降下が小さいという特性を持つ（例え
ば、特開平５−１５２５６２）。
触させた場合に形成されるショットキー障壁を用いた半
導体素子である。一般のＰＮ接合ダイオードより高速
で、順方向電圧降下が小さいという特性を持つ（例え
ば、特開平５−１５２５６２）。
【０００３】図４を参照して、従来のＳＢＤは、Ｎ＋型
の半導体基板１の上にＮ−型のエピタキシャル層２を形
成し、エピタキシャル層２上のシリコン酸化膜３を開口
してシリコン表面を露出し、露出したシリコン表面にバ
リア金属層４を接触させた構成を有している。加えて、
Ｎ−型エピタキシャル層２の表面には環状のＰ＋ガード
リング領域５を形成し、バリア金属層３の上をアルミ電
極６で被覆している。
の半導体基板１の上にＮ−型のエピタキシャル層２を形
成し、エピタキシャル層２上のシリコン酸化膜３を開口
してシリコン表面を露出し、露出したシリコン表面にバ
リア金属層４を接触させた構成を有している。加えて、
Ｎ−型エピタキシャル層２の表面には環状のＰ＋ガード
リング領域５を形成し、バリア金属層３の上をアルミ電
極６で被覆している。
【０００４】半導体装置を製造する上で、上記のバリア
金属層４としてはニッケル（Ｎｉ）、チタン（Ｔｉ）、
モリブデン（Ｍｏ）が好適な材料とされている。各々が
固有の仕事関数ΦBを持つことから、バリア金属層４と
して好適な金属を選択することでＳＢＤの特性（順方向
電圧ＶＦ、逆方向電流ＩＲ）の大部分を決定することが
できる。これに、エピタキシャル層２の不純物濃度や、
ショットキー接触面の面積等の要素によってＳＢＤ素子
のダイオード特性が決定付けられる。
金属層４としてはニッケル（Ｎｉ）、チタン（Ｔｉ）、
モリブデン（Ｍｏ）が好適な材料とされている。各々が
固有の仕事関数ΦBを持つことから、バリア金属層４と
して好適な金属を選択することでＳＢＤの特性（順方向
電圧ＶＦ、逆方向電流ＩＲ）の大部分を決定することが
できる。これに、エピタキシャル層２の不純物濃度や、
ショットキー接触面の面積等の要素によってＳＢＤ素子
のダイオード特性が決定付けられる。
【０００５】
【発明が解決しようとする課題】近年の低消費電力化の
傾向から、ＳＢＤ素子には順方向電圧ＶFを小さくする
事が特に望まれている。順方向電圧ＶFを小さくする手
法としては、バリア金属層４を仕事関数ΦＢの小さいチ
タン（Ｔｉ）に変更する手法、エピタキシャル層２の不
純物濃度を増大する方法、等があるが、同じ電圧でより
大きな電流を流すことができれば、それは等価的に順方
向電流ＶＦを小さくしたことになる。従って、ショット
キー接触面積を増大する事も有効な手段であるといえ
る。しかしながら、接触面積を増大することは即ちチッ
プ面積を増大することであって、即コスト高を招くとい
う欠点があった。
傾向から、ＳＢＤ素子には順方向電圧ＶFを小さくする
事が特に望まれている。順方向電圧ＶFを小さくする手
法としては、バリア金属層４を仕事関数ΦＢの小さいチ
タン（Ｔｉ）に変更する手法、エピタキシャル層２の不
純物濃度を増大する方法、等があるが、同じ電圧でより
大きな電流を流すことができれば、それは等価的に順方
向電流ＶＦを小さくしたことになる。従って、ショット
キー接触面積を増大する事も有効な手段であるといえ
る。しかしながら、接触面積を増大することは即ちチッ
プ面積を増大することであって、即コスト高を招くとい
う欠点があった。
【０００６】また、仕事関数ΦＢが小さいチタン（Ｔ
ｉ）を用いた場合は、例えばニッケル（Ｎｉ）を用いた
場合の順方向電圧（ＶF）が順方向電流ＩＦが１００ｍ
Ａの時で０．３〜０．３５Ｖであるのに対し、チタン
（Ｔｉ）を用いた場合では同じ電流値で０．２〜０．２
５Ｖとこの値を大幅に低減することが可能である。しか
しながら、順方向電圧ＶＦと逆方向電流ＩＲとはトレー
ドオフの関係にあって、順方向電圧ＶFを小さくできる
金属を選択することは、逆方向電流ＩＲ（リーク電流）
を増大させることを意味する。そのため、Ｔｉバリアを
用いたＳＢＤ素子はリーク電流が大きく、前記リーク電
流によって逆に消費電力を増大させる結果にもなり得
る。リーク電流を最も小さくできるバリア金属としては
モリブデン（Ｍｏ）が最適であるが、順方向電圧ＶＦが
Ｔｉの倍近くに増大する。従って、順方向電圧ＶＦ、逆
方向電流ＩＲ共に許容できるような素子特性が望まれて
いた。
ｉ）を用いた場合は、例えばニッケル（Ｎｉ）を用いた
場合の順方向電圧（ＶF）が順方向電流ＩＦが１００ｍ
Ａの時で０．３〜０．３５Ｖであるのに対し、チタン
（Ｔｉ）を用いた場合では同じ電流値で０．２〜０．２
５Ｖとこの値を大幅に低減することが可能である。しか
しながら、順方向電圧ＶＦと逆方向電流ＩＲとはトレー
ドオフの関係にあって、順方向電圧ＶFを小さくできる
金属を選択することは、逆方向電流ＩＲ（リーク電流）
を増大させることを意味する。そのため、Ｔｉバリアを
用いたＳＢＤ素子はリーク電流が大きく、前記リーク電
流によって逆に消費電力を増大させる結果にもなり得
る。リーク電流を最も小さくできるバリア金属としては
モリブデン（Ｍｏ）が最適であるが、順方向電圧ＶＦが
Ｔｉの倍近くに増大する。従って、順方向電圧ＶＦ、逆
方向電流ＩＲ共に許容できるような素子特性が望まれて
いた。
【０００７】更に、バリア金属層４を限定することは、
唯１種類の仕事関数ΦＢを用いることであるので、ＶＦ
−ＩＦ特性（順方向電圧−順方向電流）を制御できる範
囲が狭く、そのため回路的な要求スペックの全てに対応
しようとすれば、要求の数だけプロセス開発をしなけれ
ばならず、開発期間の長大化とコスト高になる欠点を有
していた。
唯１種類の仕事関数ΦＢを用いることであるので、ＶＦ
−ＩＦ特性（順方向電圧−順方向電流）を制御できる範
囲が狭く、そのため回路的な要求スペックの全てに対応
しようとすれば、要求の数だけプロセス開発をしなけれ
ばならず、開発期間の長大化とコスト高になる欠点を有
していた。
【０００８】
【課題を解決するための手段】本発明はかかる従来の課
題に鑑みなされたもので、シリコン層の表面にショット
キー障壁を形成する金属層を設け、該金属の表面を電極
材料で被覆したたショットキーバリアダイオードにおい
て、前記シリコン層の表面に複数のトレンチ溝を設け、
前記トレンチ溝の側壁を含めてシリコンと接触し第１の
ショットキー障壁を形成する第１のバリア金属層と、前
記第１のバリア金属層の上を覆い、前記トレンチ溝とト
レンチ溝との間の前記エピタキシャル層表面で第２のシ
ョットキー接触を形成する第２のバリア金属層とを具備
することを特徴とするものである。
題に鑑みなされたもので、シリコン層の表面にショット
キー障壁を形成する金属層を設け、該金属の表面を電極
材料で被覆したたショットキーバリアダイオードにおい
て、前記シリコン層の表面に複数のトレンチ溝を設け、
前記トレンチ溝の側壁を含めてシリコンと接触し第１の
ショットキー障壁を形成する第１のバリア金属層と、前
記第１のバリア金属層の上を覆い、前記トレンチ溝とト
レンチ溝との間の前記エピタキシャル層表面で第２のシ
ョットキー接触を形成する第２のバリア金属層とを具備
することを特徴とするものである。
【０００９】
【発明の実施の形態】以下に本発明の一実施の形態を図
面を参照しながら詳細に説明する。
面を参照しながら詳細に説明する。
【００１０】図１は本発明によるＳＢＤ素子を示す断面
図である。Ｎ＋型のシリコン半導体基板１１の上に気相
成長法によってＮ−型のエピタキシャル層１２を形成
し、エピタキシャル層１２の表面を被覆するシリコン酸
化膜１３に開口部１４を形成し、開口部１４の周端近傍
のエピタキシャル層１２表面に環状のＰ＋型ガードリン
グ領域１５を形成し、開口部１４に露出したエピタキシ
ャル層１２の表面に、例えば幅１．０μ、深さ１．０μ
のトレンチ溝１６を形成し、トレンチ溝１６を埋設する
ようにその内部に第１のバリア金属層１７として例えば
チタン（Ｔｉ）層を形成し、第１のバリア層１７を覆っ
て開口部１４のシリコン表面に接触する第２のバリア金
属層１８を形成し、第２のバリア金属層１８を覆うよう
にアルミ電極１９を形成したものである。
図である。Ｎ＋型のシリコン半導体基板１１の上に気相
成長法によってＮ−型のエピタキシャル層１２を形成
し、エピタキシャル層１２の表面を被覆するシリコン酸
化膜１３に開口部１４を形成し、開口部１４の周端近傍
のエピタキシャル層１２表面に環状のＰ＋型ガードリン
グ領域１５を形成し、開口部１４に露出したエピタキシ
ャル層１２の表面に、例えば幅１．０μ、深さ１．０μ
のトレンチ溝１６を形成し、トレンチ溝１６を埋設する
ようにその内部に第１のバリア金属層１７として例えば
チタン（Ｔｉ）層を形成し、第１のバリア層１７を覆っ
て開口部１４のシリコン表面に接触する第２のバリア金
属層１８を形成し、第２のバリア金属層１８を覆うよう
にアルミ電極１９を形成したものである。
【００１１】開口部１４に形成した多数のトレンチ溝１
６は、シリコン表面を異方性エッチングによって削るこ
とにより形成したものであり、例えば、幅が１．０μ、
深さが１．０μの格子状あるいは島状に形成されてい
る。第１のバリア金属層１６は、トレンチ溝１６を埋設
するように形成されており、トレンチ溝１６の側壁およ
び底面でシリコンと接触して第１のショットキー障壁を
形成している。第２のバリア金属層１７は、第１のバリ
ア金属層１６の上部を被覆し、且つトレンチ溝１６とト
レンチ溝１６とで挟まれた開口部１４表面の平坦なシリ
コン表面と接触して第１のショットキー障壁を形成す
る。
６は、シリコン表面を異方性エッチングによって削るこ
とにより形成したものであり、例えば、幅が１．０μ、
深さが１．０μの格子状あるいは島状に形成されてい
る。第１のバリア金属層１６は、トレンチ溝１６を埋設
するように形成されており、トレンチ溝１６の側壁およ
び底面でシリコンと接触して第１のショットキー障壁を
形成している。第２のバリア金属層１７は、第１のバリ
ア金属層１６の上部を被覆し、且つトレンチ溝１６とト
レンチ溝１６とで挟まれた開口部１４表面の平坦なシリ
コン表面と接触して第１のショットキー障壁を形成す
る。
【００１２】この例では、第１のショットキー障壁と第
２のショットキー障壁との面積比が５０：５０程度にな
るように、開口部１４の面積とトレンチ溝１６の幅と深
さを設計してある。アルミ電極１９はＳＢＤのアノード
側の取り出し電極となり、基板１１の裏面をカソード側
の取り出し電極とする構造となる。チタン層とニッケル
層とは金属―金属接合であるので、このダイオードは、
チタンをバリアメタルとするダイオードと、ニッケルを
バリアメタルとするダイオードとを並列に接続した構成
に等しくなる。
２のショットキー障壁との面積比が５０：５０程度にな
るように、開口部１４の面積とトレンチ溝１６の幅と深
さを設計してある。アルミ電極１９はＳＢＤのアノード
側の取り出し電極となり、基板１１の裏面をカソード側
の取り出し電極とする構造となる。チタン層とニッケル
層とは金属―金属接合であるので、このダイオードは、
チタンをバリアメタルとするダイオードと、ニッケルを
バリアメタルとするダイオードとを並列に接続した構成
に等しくなる。
【００１３】係る構成であれば、トレンチ溝１６の側壁
の面積も第１のショットキー障壁を形成する面積として
活用できるので、同じチップサイズでありながらその面
積を実質的に増大することができる。上記の例では、開
口部１４（ガードリング領域１５の部分を含めない）が
同じとして、トレンチ溝１６によって接触面積を２０〜
４０％増大することができる。従って、ある順方向電流
ＩＦを流したときの順方向電圧ＶＦを小さくできること
ができる。
の面積も第１のショットキー障壁を形成する面積として
活用できるので、同じチップサイズでありながらその面
積を実質的に増大することができる。上記の例では、開
口部１４（ガードリング領域１５の部分を含めない）が
同じとして、トレンチ溝１６によって接触面積を２０〜
４０％増大することができる。従って、ある順方向電流
ＩＦを流したときの順方向電圧ＶＦを小さくできること
ができる。
【００１４】加えて、本願は、ＴｉとＮｉとを面積比率
５０：５０でショットキー接触を形成したので、ＳＢＤ
特性としてＴｉバリアとＮｉバリアとのほぼ中間の特性
を得ることができる。即ち、Ｎｉバリア単体のものより
は低い順方向電圧ＶＦが得られ、Ｔｉバリア単体のもの
よりは小さい逆方向電流ＩＲが得られるのである。これ
らの特性は、Ｔｉバリア（第１のショットキー障壁）と
Ｎｉバリア（第２のショットキー障壁）との面積比によ
って適宜制御することが可能である。第１のショットキ
ー接触の面積を増大すればＴｉバリア単体の特性曲線に
近くなり、第２のショットキー接触の面積を増大すれ
ば、Ｎｉバリア単体の特性曲線に近くなる。
５０：５０でショットキー接触を形成したので、ＳＢＤ
特性としてＴｉバリアとＮｉバリアとのほぼ中間の特性
を得ることができる。即ち、Ｎｉバリア単体のものより
は低い順方向電圧ＶＦが得られ、Ｔｉバリア単体のもの
よりは小さい逆方向電流ＩＲが得られるのである。これ
らの特性は、Ｔｉバリア（第１のショットキー障壁）と
Ｎｉバリア（第２のショットキー障壁）との面積比によ
って適宜制御することが可能である。第１のショットキ
ー接触の面積を増大すればＴｉバリア単体の特性曲線に
近くなり、第２のショットキー接触の面積を増大すれ
ば、Ｎｉバリア単体の特性曲線に近くなる。
【００１５】図２と図３に、製造方法の一例を説明する
ための断面図を示した。
ための断面図を示した。
【００１６】先ず図２（Ａ）を参照して、比抵抗ρが
０．５〜１．０Ω・ｃｍ、膜厚が２〜１０μのエピタキ
シャル層１２を形成したＮ＋型半導体基板１１を準備
し、選択拡散によってエピタキシャル層１２の表面に環
状のＰ＋ガードリング領域１５を形成する。
０．５〜１．０Ω・ｃｍ、膜厚が２〜１０μのエピタキ
シャル層１２を形成したＮ＋型半導体基板１１を準備
し、選択拡散によってエピタキシャル層１２の表面に環
状のＰ＋ガードリング領域１５を形成する。
【００１７】図２（Ｂ）を参照して、エピタキシャル層
１２表面を被覆する酸化膜を除去して開口部１４を形成
する。
１２表面を被覆する酸化膜を除去して開口部１４を形成
する。
【００１８】図２（Ｃ）を参照して、開口部１４にホト
レジストマスクを形成し、異方性のドライエッチング手
法によってシリコンをエッチングし、所定の幅と深さの
トレンチ溝１６を形成する。
レジストマスクを形成し、異方性のドライエッチング手
法によってシリコンをエッチングし、所定の幅と深さの
トレンチ溝１６を形成する。
【００１９】図２（Ｄ）を参照して、全面に第１のバリ
ア金属層１７として膜厚０．５μ程度のチタンをＣＶＤ
手法によって堆積し、これをエッチバックまたはホトエ
ッチングによって除去し、トレンチ溝１６を埋設する第
１のバリア金属層１７を形成する。尚、チタン層の膜厚
をもっと薄くして、トレンチ溝１６の形状に沿って被覆
するような形状にしても何ら本発明の本質を損なうもの
ではない。
ア金属層１７として膜厚０．５μ程度のチタンをＣＶＤ
手法によって堆積し、これをエッチバックまたはホトエ
ッチングによって除去し、トレンチ溝１６を埋設する第
１のバリア金属層１７を形成する。尚、チタン層の膜厚
をもっと薄くして、トレンチ溝１６の形状に沿って被覆
するような形状にしても何ら本発明の本質を損なうもの
ではない。
【００２０】図３（Ａ）を参照して、トレンチ溝１６を
形成した開口部１４にスパッタ堆積法により膜厚３００
〜２０００Åのニッケル層を堆積し、堆積したニッケル
層を周知のホトエッチング法によってパタニーングし
て、第２のバリア金属層１８を形成する。
形成した開口部１４にスパッタ堆積法により膜厚３００
〜２０００Åのニッケル層を堆積し、堆積したニッケル
層を周知のホトエッチング法によってパタニーングし
て、第２のバリア金属層１８を形成する。
【００２１】図３（Ｂ）を参照して、再度スパッタ堆積
法により膜厚１．０〜３．０μのアルミニウム層を堆積
し、ホトエッチングによって第２のバリア金属層１７を
覆い且つ外部接続用のパッドを構成するアルミ層１９を
形成して図１の構成を得る。
法により膜厚１．０〜３．０μのアルミニウム層を堆積
し、ホトエッチングによって第２のバリア金属層１７を
覆い且つ外部接続用のパッドを構成するアルミ層１９を
形成して図１の構成を得る。
【００２２】尚、上述した実施の形態においては、Ｔｉ
とＮｉとの組み合わせで説明したが、Ｍｏや他のバリア
金属等との組み合わせ、あるいは３種類以上の組み合わ
せでも実施が可能である事は言うまでもない。
とＮｉとの組み合わせで説明したが、Ｍｏや他のバリア
金属等との組み合わせ、あるいは３種類以上の組み合わ
せでも実施が可能である事は言うまでもない。
【００２３】
【発明の効果】以上に説明したとおり、本発明によれ
ば、開口部１４にトレンチ溝１６を設けることによっ
て、第１のバリア金属層１７とシリコンとの第１のショ
ットキー接触面積を増大できる。これにより、開口部１
４の面積が同じもので比較した場合、同じ順方向電圧Ｖ
Ｆでも多くの順方向電流ＩＦを流すことができ、結果と
して、順方向電圧ＶＦが小さいＳＢＤ装置を得ることが
できる利点を有する。また、開口部１４の面積を増大さ
せないので、ペレットサイズを増大することなく、より
電流容量の大きな素子を得ることができるものである。
ば、開口部１４にトレンチ溝１６を設けることによっ
て、第１のバリア金属層１７とシリコンとの第１のショ
ットキー接触面積を増大できる。これにより、開口部１
４の面積が同じもので比較した場合、同じ順方向電圧Ｖ
Ｆでも多くの順方向電流ＩＦを流すことができ、結果と
して、順方向電圧ＶＦが小さいＳＢＤ装置を得ることが
できる利点を有する。また、開口部１４の面積を増大さ
せないので、ペレットサイズを増大することなく、より
電流容量の大きな素子を得ることができるものである。
【００２４】更に、バリアハイトΦＢの異なる複数種類
のバリア金属層を用い、それらの接触面積によってＶＦ
−ＩＦ及びＶＲ―ＩＲ特性を制御し得るように構成した
ので、パターン変更だけで様々な特性のＳＢＤ装置を実
現できる利点を有する。これにより、回路要求的に順方
向電圧ＶＦと逆方向電流ＩＲとが最適な素子を提供でき
るものである。
のバリア金属層を用い、それらの接触面積によってＶＦ
−ＩＦ及びＶＲ―ＩＲ特性を制御し得るように構成した
ので、パターン変更だけで様々な特性のＳＢＤ装置を実
現できる利点を有する。これにより、回路要求的に順方
向電圧ＶＦと逆方向電流ＩＲとが最適な素子を提供でき
るものである。
【図１】本発明を説明するための断面図である。
【図２】製造方法を説明するための断面図である。
【図３】製造方法を説明するための断面図である。
【図４】従来例を説明するための断面図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 弓削 昭夫 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 (72)発明者 相馬 忠昭 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 Ｆターム(参考） 4M104 AA01 BB14 CC03 DD37 DD43 FF13 FF17 FF27 FF32 FF35 GG03 HH17 HH20
Claims (2)
- 【請求項１】 シリコン層の表面に該シリコン層とのシ
ョットキー障壁を形成するバリア金属層を設け、該金属
層の上を電極材料で被覆したショットキーバリアダイオ
ードにおいて、 前記シリコン層の表面に複数のトレンチ溝を設け、前記
トレンチ溝の側壁を含めてシリコンと接触し第１のショ
ットキー障壁を形成する第１のバリア金属層と、 前記第１のバリア金属層の上を覆い、前記トレンチ溝と
トレンチ溝との間の前記エピタキシャル層表面で第２の
ショットキー接触を形成する第２のバリア金属層とを具
備することを特徴とするショットキーバリアダイオー
ド。 - 【請求項２】 前記第１のショットキーバリア金属がチ
タンであることを特徴とする請求項第１項記載のショッ
トキーバリアダイオード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19587498A JP3588256B2 (ja) | 1998-07-10 | 1998-07-10 | ショットキーバリアダイオード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19587498A JP3588256B2 (ja) | 1998-07-10 | 1998-07-10 | ショットキーバリアダイオード |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000031505A true JP2000031505A (ja) | 2000-01-28 |
| JP3588256B2 JP3588256B2 (ja) | 2004-11-10 |
Family
ID=16348432
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19587498A Expired - Fee Related JP3588256B2 (ja) | 1998-07-10 | 1998-07-10 | ショットキーバリアダイオード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3588256B2 (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020003080A (ko) * | 2000-06-30 | 2002-01-10 | 시카타 구니오 | 소프트 리커버리 다이오드 |
| US6399996B1 (en) * | 1999-04-01 | 2002-06-04 | Apd Semiconductor, Inc. | Schottky diode having increased active surface area and method of fabrication |
| US6404033B1 (en) * | 1999-04-01 | 2002-06-11 | Apd Semiconductor, Inc. | Schottky diode having increased active surface area with improved reverse bias characteristics and method of fabrication |
| US6426541B2 (en) | 2000-07-20 | 2002-07-30 | Apd Semiconductor, Inc. | Schottky diode having increased forward current with improved reverse bias characteristics and method of fabrication |
| CN1320612C (zh) * | 2002-03-14 | 2007-06-06 | 达晶半导体股份有限公司 | 低顺向电压降肖特基屏蔽二极管及其制造方法 |
| US8592263B2 (en) | 2012-04-26 | 2013-11-26 | International Business Machines Corporation | FinFET diode with increased junction area |
| US8624347B2 (en) | 2010-07-14 | 2014-01-07 | Rohm Co., Ltd. | Schottky barrier diode |
| WO2016002057A1 (ja) * | 2014-07-03 | 2016-01-07 | 株式会社日立製作所 | 半導体装置、パワーモジュール、電力変換装置、３相モータシステム、自動車、並びに鉄道車両 |
| CN105355554A (zh) * | 2015-12-10 | 2016-02-24 | 天水天光半导体有限责任公司 | 一种100v肖特基二极管台面制作方法 |
| JP2016178182A (ja) * | 2015-03-19 | 2016-10-06 | 新電元工業株式会社 | 半導体装置およびその製造方法 |
| CN110890277A (zh) * | 2018-09-07 | 2020-03-17 | 无锡华润上华科技有限公司 | 沟槽式金属氧化物半导体肖特基势垒晶体管制备方法 |
| CN111799337A (zh) * | 2020-07-27 | 2020-10-20 | 西安电子科技大学 | 一种SiC JBS二极管器件及其制备方法 |
| CN113851544A (zh) * | 2021-09-23 | 2021-12-28 | 先之科半导体科技(东莞)有限公司 | 一种降低正向开启电压的肖特基二极管 |
-
1998
- 1998-07-10 JP JP19587498A patent/JP3588256B2/ja not_active Expired - Fee Related
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6399996B1 (en) * | 1999-04-01 | 2002-06-04 | Apd Semiconductor, Inc. | Schottky diode having increased active surface area and method of fabrication |
| US6404033B1 (en) * | 1999-04-01 | 2002-06-11 | Apd Semiconductor, Inc. | Schottky diode having increased active surface area with improved reverse bias characteristics and method of fabrication |
| KR20020003080A (ko) * | 2000-06-30 | 2002-01-10 | 시카타 구니오 | 소프트 리커버리 다이오드 |
| US6426541B2 (en) | 2000-07-20 | 2002-07-30 | Apd Semiconductor, Inc. | Schottky diode having increased forward current with improved reverse bias characteristics and method of fabrication |
| CN1320612C (zh) * | 2002-03-14 | 2007-06-06 | 达晶半导体股份有限公司 | 低顺向电压降肖特基屏蔽二极管及其制造方法 |
| US10559658B2 (en) | 2010-07-14 | 2020-02-11 | Rohm Co., Ltd. | Schottky barrier diode |
| US8624347B2 (en) | 2010-07-14 | 2014-01-07 | Rohm Co., Ltd. | Schottky barrier diode |
| US9859370B2 (en) | 2010-07-14 | 2018-01-02 | Rohm Co., Ltd. | Schottky barrier diode |
| US10186578B2 (en) | 2010-07-14 | 2019-01-22 | Rohm Co., Ltd. | Schottky barrier diode |
| US8592263B2 (en) | 2012-04-26 | 2013-11-26 | International Business Machines Corporation | FinFET diode with increased junction area |
| WO2016002057A1 (ja) * | 2014-07-03 | 2016-01-07 | 株式会社日立製作所 | 半導体装置、パワーモジュール、電力変換装置、３相モータシステム、自動車、並びに鉄道車両 |
| JP2016178182A (ja) * | 2015-03-19 | 2016-10-06 | 新電元工業株式会社 | 半導体装置およびその製造方法 |
| CN105355554A (zh) * | 2015-12-10 | 2016-02-24 | 天水天光半导体有限责任公司 | 一种100v肖特基二极管台面制作方法 |
| CN110890277A (zh) * | 2018-09-07 | 2020-03-17 | 无锡华润上华科技有限公司 | 沟槽式金属氧化物半导体肖特基势垒晶体管制备方法 |
| CN110890277B (zh) * | 2018-09-07 | 2022-05-10 | 无锡华润上华科技有限公司 | 沟槽式金属氧化物半导体肖特基势垒晶体管制备方法 |
| CN111799337A (zh) * | 2020-07-27 | 2020-10-20 | 西安电子科技大学 | 一种SiC JBS二极管器件及其制备方法 |
| CN113851544A (zh) * | 2021-09-23 | 2021-12-28 | 先之科半导体科技(东莞)有限公司 | 一种降低正向开启电压的肖特基二极管 |
| CN113851544B (zh) * | 2021-09-23 | 2022-06-10 | 先之科半导体科技(东莞)有限公司 | 一种降低正向开启电压的肖特基二极管 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3588256B2 (ja) | 2004-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7078780B2 (en) | Schottky barrier diode and method of making the same | |
| US5262669A (en) | Semiconductor rectifier having high breakdown voltage and high speed operation | |
| JP4610207B2 (ja) | 半導体装置およびその製造方法 | |
| JP5303819B2 (ja) | 半導体装置およびその製造方法 | |
| US20040061195A1 (en) | Semiconductor device and manufacturing method thereof | |
| JP2002217426A (ja) | 終端構造及びトレンチ金属酸化膜半導体素子 | |
| JP3588256B2 (ja) | ショットキーバリアダイオード | |
| US9236431B2 (en) | Semiconductor device and termination region structure thereof | |
| JP4294117B2 (ja) | Ｍｏｓコントロールダイオード及びその製造方法 | |
| US8637872B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| US6307244B1 (en) | Schottky barrier semiconductor device | |
| JP2003069045A (ja) | 半導体装置 | |
| JPH08116072A (ja) | ショットキーバリア半導体装置 | |
| JP3588257B2 (ja) | ショットキーバリアダイオード | |
| JP2000022178A (ja) | ショットキーバリアダイオード | |
| JPH05259436A (ja) | ショットキバリア整流半導体装置 | |
| CN210272370U (zh) | 一种肖特基二极管芯片 | |
| JP2003282864A (ja) | ショットキーバリアダイオードの製造方法 | |
| JP2000022177A (ja) | ショットキーバリアダイオード | |
| JP2002237605A (ja) | 半導体素子 | |
| JPH0982988A (ja) | 半導体装置 | |
| JP3663301B2 (ja) | ショットキーバリア半導体装置およびその製法 | |
| JPH0580157B2 (ja) | ||
| JP3581027B2 (ja) | ショットキーバリア半導体装置 | |
| JPH03185870A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040513 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040518 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040714 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040810 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040812 |
|
| LAPS | Cancellation because of no payment of annual fees |