CN113851544A - 一种降低正向开启电压的肖特基二极管 - Google Patents

一种降低正向开启电压的肖特基二极管 Download PDF

Info

Publication number
CN113851544A
CN113851544A CN202111116527.7A CN202111116527A CN113851544A CN 113851544 A CN113851544 A CN 113851544A CN 202111116527 A CN202111116527 A CN 202111116527A CN 113851544 A CN113851544 A CN 113851544A
Authority
CN
China
Prior art keywords
schottky diode
active metal
metal
grooves
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111116527.7A
Other languages
English (en)
Other versions
CN113851544B (zh
Inventor
周勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semtech Semiconductor Technology Dongguan Co Ltd
Original Assignee
Semtech Semiconductor Technology Dongguan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semtech Semiconductor Technology Dongguan Co Ltd filed Critical Semtech Semiconductor Technology Dongguan Co Ltd
Priority to CN202111116527.7A priority Critical patent/CN113851544B/zh
Publication of CN113851544A publication Critical patent/CN113851544A/zh
Application granted granted Critical
Publication of CN113851544B publication Critical patent/CN113851544B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623Buried supplementary region, e.g. buried guard ring

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供了一种降低正向开启电压的肖特基二极管,包括阴极金属层、N型硅衬底、N‑硅外延层、阳极金属层、二氧化硅钝化层;所述阳极金属层下端依次设有n个沟槽,n为大于等于3的奇数;第(n+1)/2个所述沟槽与所述N型硅衬底之间形成的压降大于其余的所述沟槽与所述N型硅衬底之间形成的压降;第1个所述沟槽至第(n+1)/2沟槽沿水平面方向的投影面积逐渐减小,第(n+1)/2个所述沟槽至第n个所述沟槽沿水平面方向的投影面积逐渐增大。本发明提供一种降低正向开启电压的肖特基二极管,能够解决普通肖特基二极管出现的反向漏电电流大、正向击穿电压大问题。

Description

一种降低正向开启电压的肖特基二极管
技术领域
本发明涉及肖特基二级管技术领域,具体涉及一种降低正向开启电压的肖特基二极管。
背景技术
肖特基整流管是贵金属金、银、铝、铂等A为正极,以N型半导体B为负极,利用二者接触面上形成的势垒具有整流特性而制成的金属-半导体器件。因为N型半导体中存在着大量的电子,贵金属中仅有极少量的自由电子,所以电子便从浓度高的B中向浓度低的A中扩散。显然,金属A中没有空穴,也就不存在空穴自A向B的扩散运动。随着电子不断从B扩散到A,B表面电子浓度逐渐降低,表面电中性被破坏,于是就形成势垒,其电场方向为B→A。但在该电场作用之下,A中的电子也会产生从A→B的漂移运动,从而消弱了由于扩散运动而形成的电场。当建立起一定宽度的空间电荷区后,电场引起的电子漂移运动和浓度不同引起的电子扩散运动达到相对的平衡,便形成了肖特基势垒。普通的肖特基二极管,反向漏电电流大,正向击穿电压大,内部温度容易升高,导致的反向漏电流急剧加大,经常出现热失控的情况。
发明内容
针对以上问题,本发明提供一种降低正向开启电压的肖特基二极管,能够解决普通肖特基二极管出现的反向漏电电流大、正向击穿电压大问题。
为实现上述目的,本发明通过以下技术方案来解决:
一种降低正向开启电压的肖特基二极管,包括阴极金属层、N型硅衬底、N-硅外延层、阳极金属层、二氧化硅钝化层;
所述阳极金属层下端依次设有n个沟槽,n为大于等于3的奇数;
第(n+1)/2个所述沟槽与所述N型硅衬底之间形成的压降大于其余的所述沟槽与所述N型硅衬底之间形成的压降;
第1个所述沟槽至第(n+1)/2个沟槽沿水平面方向的投影面积逐渐减小,第(n+1)/2个所述沟槽至第n个所述沟槽沿水平面方向的投影面积逐渐增大。
具体的,所有的所述沟槽沿垂直方向具有相同的深度。
具体的,第(n+1)/2个所述沟槽内填充有第一活泼金属,其余的所述沟槽内均填充有第二活泼金属,所述第一活泼金属的金属活泼性大于所述第二活泼金属的金属活泼性。
具体的,所述第一活泼金属选自金、铂、银、铜、铅中的一种。
具体的,所述第二活泼金属选自铜、铅、铁、锌、铝中的一种。
具体的,所有所述沟槽内均填充有第三活泼金属,第(n+1)/2个所述沟槽底部还填充有第四活泼金属,所述第四活泼金属的金属活泼性大于所述第三活泼金属的金属活泼性。
具体的,所述第四活泼金属选自金、铂、银、铜、铅中的一种。
具体的,所述第三活泼金属选自铜、铅、铁、锌、铝中的一种。
具体的,第(n+1)/2个所述沟槽沿垂直方向的深度大于其余所述沟槽沿垂直方向的深度,所有所述沟槽内均填充相同的金属材料。
具体的,所述阳极金属层边缘下侧还设有P+型保护环。
本发明的有益效果是:
1.本发明的肖特基二极管,增加了多个沟槽,降低了肖特基二极管正向导通时的击穿电压;
2.将第(n+1)/2个沟槽与N型硅衬底之间的压降设置成大于其余沟槽与N型硅衬底之间的压降,降低了肖特基二极管关断时的反向漏电值以及开启时的正向开启电压;
3.根据不同金属对电子的亲和能力不同,因此电子逸出金属相的难易程度不同原理,通过调整第(n+1)/2个沟槽与其他沟槽的金属材料,使得第(n+1)/2个沟槽与N型硅衬底之间的电势差大于其他沟槽与N型硅衬底之间的电势差,即改变了压降,或者通过在第(n+1)/2个沟槽底部填充有活泼性大的金属材料,以实现第(n+1)/2个沟槽与N型硅衬底之间的电势差大于其他沟槽与N型硅衬底之间的电势差的效果;
4.由于肖特基二极管正向导通时受热效应影响较大,而肖特基二极管最内侧的热量最集中,为了避免过热问题并且能够保证所有沟槽下端所形成的肖特基势垒面积最大化,因此将第1个沟槽至第(n+1)/2个沟槽沿水平面方向的投影面积设计成逐渐减小的趋势,将第(n+1)/2个沟槽至第n个沟槽沿水平面方向的投影面积设计成逐渐增大的趋势,使得肖特基势垒面积大的沟槽设置在边缘,其正向导通时边缘导电功率更大,而将导电功率大的肖特基势垒设置在边缘,能够使边缘的热量快速散热,从而避免由于内部温度升高,导致的反向漏电流急剧加大,从而出现热失控的情况。
附图说明
图1为实施例1中肖特基二极管的结构示意图。
图2为实施例2中肖特基二极管的结构示意图。
图3为实施例3中肖特基二极管的结构示意图。
附图标记为:阴极金属层1、N型硅衬底2、N-硅外延层3、阳极金属层4、二氧化硅钝化层5、沟槽6、第一活泼金属7、第二活泼金属8、第三活泼金属9、第四活泼金属10、P+型保护环11。
具体实施方式
下面结合实施例和附图对本发明作进一步详细的描述,但本发明的实施方式不限于此。
实施例1
如图1所示:一种降低正向开启电压的肖特基二极管,包括阴极金属层1、N型硅衬底2、N-硅外延层3、阳极金属层4、二氧化硅钝化层5。
阳极金属层4下端依次设有7个沟槽6,所有的沟槽6沿垂直方向具有相同的深度。
第4个沟槽6内填充有铂,其余的沟槽6内填充有铜,由于铂的金属活泼性大于铜的金属活泼性,即铂金属表面电子逸出金属相的难易程度低于铜金属表面电子逸出金属相的难易程度,因此第4个沟槽6与N型硅衬底2之间形成的压降大于其余的沟槽6与N型硅衬底2之间形成的压降,能够降低肖特基二极管关断时的反向漏电值以及开启时的正向开启电压。
由于肖特基二极管正向导通时受热效应影响较大,而肖特基二极管最内侧的热量最集中,为了避免过热问题并且能够保证所有沟槽6下端所形成的肖特基势垒面积最大化,因此将第1个沟槽6至第4个沟槽6沿水平面方向的投影面积设计成逐渐减小的趋势,而第4个沟槽6至第7个沟槽6沿纵向的截面长度一致,沿横向的截面长度分别为a、b、c、d,其中a<b<c<d,因此使得第4个沟槽6至第7个沟槽6沿水平面方向的投影面积逐渐增大,这样的设计,使得肖特基势垒面积大的沟槽6设置在边缘,其正向导通时边缘导电功率最大,而将导电功率大的肖特基势垒设置在边缘,能够使边缘的热量快速散热,从而避免由于内部温度升高,导致的反向漏电流急剧加大,从而出现热失控的情况。
优选的,阳极金属层4边缘下侧还设有P+型保护环11。
实施例2
如图2所示:一种降低正向开启电压的肖特基二极管,包括阴极金属层1、N型硅衬底2、N-硅外延层3、阳极金属层4、二氧化硅钝化层5。
阳极金属层4下端依次设有7个沟槽6,所有的沟槽6沿垂直方向具有相同的深度。
7个沟槽6内均填充有铝,第4个沟槽6内侧底部还填充有铜,由于铜的金属活泼性大于铝的金属活泼性,即铜金属表面电子逸出金属相的难易程度低于铝金属表面电子逸出金属相的难易程度,因此第4个沟槽6与N型硅衬底2之间形成的压降大于其余的沟槽6与N型硅衬底2之间形成的压降,能够降低肖特基二极管关断时的反向漏电值以及开启时的正向开启电压。
由于肖特基二极管正向导通时受热效应影响较大,而肖特基二极管最内侧的热量最集中,为了避免过热问题并且能够保证所有沟槽6下端所形成的肖特基势垒面积最大化,因此将第1个沟槽6至第4个沟槽6沿水平面方向的投影面积设计成逐渐减小的趋势,将得第4个沟槽6至第7个沟槽6沿水平面方向的投影面积设计成逐渐增大的趋势,这样的设计,使得肖特基势垒面积大的沟槽6设置在边缘,其正向导通时边缘导电功率最大,而将导电功率大的肖特基势垒设置在边缘,能够使边缘的热量快速散热,从而避免由于内部温度升高,导致的反向漏电流急剧加大,从而出现热失控的情况。
优选的,阳极金属层4边缘下侧还设有P+型保护环11。
实施例3
如图3所示:一种降低正向开启电压的肖特基二极管,包括阴极金属层1、N型硅衬底2、N-硅外延层3、阳极金属层4、二氧化硅钝化层5。
阳极金属层4下端依次设有7个沟槽6,第4个沟槽6沿垂直方向的深度为e,其余沟槽6沿垂直方向的深度为f,其中e>f,因此第4个沟槽6沿垂直方向的深度大于其余沟槽6沿垂直方向的深度,并且所有沟槽6内均填充有铜,使得第4个沟槽6下端形成的肖特基势垒高度低于与其余沟槽6下端形成的肖特基势垒高度,因此第4个沟槽6与N型硅衬底2之间形成的压降大于其余的沟槽6与N型硅衬底2之间形成的压降,能够降低肖特基二极管关断时的反向漏电值以及开启时的正向开启电压。
由于肖特基二极管正向导通时受热效应影响较大,而肖特基二极管最内侧的热量最集中,为了避免过热问题并且能够保证所有沟槽6下端所形成的肖特基势垒面积最大化,因此将第1个沟槽6至第4个沟槽6沿水平面方向的投影面积设计成逐渐减小的趋势,将得第4个沟槽6至第7个沟槽6沿水平面方向的投影面积设计成逐渐增大的趋势,这样的设计,使得肖特基势垒面积大的沟槽6设置在边缘,其正向导通时边缘导电功率最大,而将导电功率大的肖特基势垒设置在边缘,能够使边缘的热量快速散热,从而避免由于内部温度升高,导致的反向漏电流急剧加大,从而出现热失控的情况。
优选的,阳极金属层4边缘下侧还设有P+型保护环11。
以上实施例仅表达了本发明的3种实施方式,其描述较为具体和详细,但并不能因此而理解为对本发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。因此,本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种降低正向开启电压的肖特基二极管,其特征在于,包括阴极金属层(1)、N型硅衬底(2)、N-硅外延层(3)、阳极金属层(4)、二氧化硅钝化层(5);
所述阳极金属层(4)下端依次设有n个沟槽(6),n为大于等于3的奇数;
第(n+1)/2个所述沟槽(6)与所述N型硅衬底(2)之间形成的压降大于其余的所述沟槽(6)与所述N型硅衬底(2)之间形成的压降;
第1个所述沟槽(6)至第(n+1)/2所述沟槽(6)沿水平面方向的投影面积逐渐减小,第(n+1)/2个所述沟槽(6)至第n个所述沟槽(6)沿水平面方向的投影面积逐渐增大。
2.根据权利要求1所述的一种降低正向开启电压的肖特基二极管,其特征在于,所有的所述沟槽(6)沿垂直方向具有相同的深度。
3.根据权利要求2所述的一种降低正向开启电压的肖特基二极管,其特征在于,第(n+1)/2个所述沟槽(6)内填充有第一活泼金属(7),其余的所述沟槽(6)内均填充有第二活泼金属(8),所述第一活泼金属(7)的金属活泼性大于所述第二活泼金属(8)的金属活泼性。
4.根据权利要求3所述的一种降低正向开启电压的肖特基二极管,其特征在于,所述第一活泼金属(7)选自金、铂、银、铜、铅中的一种。
5.根据权利要求3所述的一种降低正向开启电压的肖特基二极管,其特征在于,所述第二活泼金属(8)选自铜、铅、铁、锌、铝中的一种。
6.根据权利要求2所述的一种降低正向开启电压的肖特基二极管,其特征在于,所有所述沟槽(6)内均填充有第三活泼金属(9),第(n+1)/2个所述沟槽(6)底部还填充有第四活泼金属(10),所述第四活泼金属(10)的金属活泼性大于所述第三活泼金属(9)的金属活泼性。
7.根据权利要求6所述的一种降低正向开启电压的肖特基二极管,其特征在于,所述第四活泼金属(10)选自金、铂、银、铜、铅中的一种。
8.根据权利要求6所述的一种降低正向开启电压的肖特基二极管,其特征在于,所述第三活泼金属(9)选自铜、铅、铁、锌、铝中的一种。
9.根据权利要求1所述的一种降低正向开启电压的肖特基二极管,其特征在于,第(n+1)/2个所述沟槽(6)沿垂直方向的深度大于其余所述沟槽(6)沿垂直方向的深度,所有所述沟槽(6)内均填充相同的金属材料。
10.根据权利要求1所述的一种降低正向开启电压的肖特基二极管,其特征在于,所述阳极金属层(4)边缘下侧还设有P+型保护环(11)。
CN202111116527.7A 2021-09-23 2021-09-23 一种降低正向开启电压的肖特基二极管 Active CN113851544B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111116527.7A CN113851544B (zh) 2021-09-23 2021-09-23 一种降低正向开启电压的肖特基二极管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111116527.7A CN113851544B (zh) 2021-09-23 2021-09-23 一种降低正向开启电压的肖特基二极管

Publications (2)

Publication Number Publication Date
CN113851544A true CN113851544A (zh) 2021-12-28
CN113851544B CN113851544B (zh) 2022-06-10

Family

ID=78979393

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111116527.7A Active CN113851544B (zh) 2021-09-23 2021-09-23 一种降低正向开启电压的肖特基二极管

Country Status (1)

Country Link
CN (1) CN113851544B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000031505A (ja) * 1998-07-10 2000-01-28 Sanyo Electric Co Ltd ショットキーバリアダイオード
US20140175457A1 (en) * 2012-12-20 2014-06-26 Industrial Technology Research Institute Sic-based trench-type schottky device
CN203983293U (zh) * 2014-07-11 2014-12-03 苏州硅能半导体科技股份有限公司 沟槽肖特基半导体器件
CN109560142A (zh) * 2018-10-29 2019-04-02 厦门市三安集成电路有限公司 新型碳化硅结势垒肖特基二极管及其制作方法
CN110098263A (zh) * 2019-05-29 2019-08-06 西安电子科技大学 一种槽型结型势垒肖特基二极管

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000031505A (ja) * 1998-07-10 2000-01-28 Sanyo Electric Co Ltd ショットキーバリアダイオード
US20140175457A1 (en) * 2012-12-20 2014-06-26 Industrial Technology Research Institute Sic-based trench-type schottky device
CN203983293U (zh) * 2014-07-11 2014-12-03 苏州硅能半导体科技股份有限公司 沟槽肖特基半导体器件
CN109560142A (zh) * 2018-10-29 2019-04-02 厦门市三安集成电路有限公司 新型碳化硅结势垒肖特基二极管及其制作方法
CN110098263A (zh) * 2019-05-29 2019-08-06 西安电子科技大学 一种槽型结型势垒肖特基二极管

Also Published As

Publication number Publication date
CN113851544B (zh) 2022-06-10

Similar Documents

Publication Publication Date Title
EP2754181B1 (en) Schottky diode
JP4843253B2 (ja) 電力用半導体装置
US8664665B2 (en) Schottky diode employing recesses for elements of junction barrier array
CN108039360B (zh) 采用用于边缘终端元件的凹处的边缘终端结构
JP7030515B2 (ja) 逆導通半導体装置
JP5206096B2 (ja) ダイオードとそのダイオードを備えている半導体装置
US7307289B2 (en) Pressed-contact type semiconductor device
US20080135871A1 (en) Semiconductor component
US9245984B2 (en) Reverse blocking semiconductor device, semiconductor device with local emitter efficiency modification and method of manufacturing a reverse blocking semiconductor device
KR20070089677A (ko) 반도체 장치 및 정류기 장치
US20150187877A1 (en) Power semiconductor device
JP6833848B2 (ja) 面積効率の良いフローティングフィールドリング終端
JP2019096855A (ja) 半導体装置
JP2002517097A (ja) パワーダイオード構造体
JP2019012725A (ja) 半導体装置
CN113851544B (zh) 一种降低正向开启电压的肖特基二极管
CN112310191B (zh) 半导体装置
CN112216746B (zh) 碳化硅半导体器件
KR20150069117A (ko) 전력 반도체 소자
JPH01138754A (ja) ショットキダイオード
JP5676017B2 (ja) オン抵抗が低減された半導体装置
US20150311334A1 (en) Semiconductor device
KR0149704B1 (ko) 쇼트키 정류소자 및 그 제조방법
JP2016149430A (ja) 逆導通igbtを備える電子装置
KR20160010967A (ko) 전력 정류 디바이스

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant