JP2002517097A - パワーダイオード構造体 - Google Patents
パワーダイオード構造体Info
- Publication number
- JP2002517097A JP2002517097A JP2000551441A JP2000551441A JP2002517097A JP 2002517097 A JP2002517097 A JP 2002517097A JP 2000551441 A JP2000551441 A JP 2000551441A JP 2000551441 A JP2000551441 A JP 2000551441A JP 2002517097 A JP2002517097 A JP 2002517097A
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor
- power diode
- diode structure
- structure according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 51
- 239000002800 charge carrier Substances 0.000 claims description 13
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- 230000015556 catabolic process Effects 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 2
- 230000005540 biological transmission Effects 0.000 claims description 2
- 230000002093 peripheral effect Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 230000005684 electric field Effects 0.000 description 7
- 238000011084 recovery Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 3
- 230000002441 reversible effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000002829 reductive effect Effects 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000013016 damping Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/744—Gate-turn-off devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Electrodes Of Semiconductors (AREA)
- Thyristors (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
本発明は、１つの導電型の半導体（１）を有し、該半導体の表面には前記導電型とは逆の別の導電型の半導体領域（２）が埋込まれており、さらにこの半導体領域（２）とコンタクトしている第１の電極（４）と前記半導体（１）にコンタクトしている第２の電極（５）を備えた、改善された動特性を有するパワーダイオード構造体に関するものである。本発明は、前記半導体（１）内部に、少なくとも１つのフローティング領域（６）が設けられてることを特徴とする。
Description
【０００１】 本発明は、１つの導電型の半導体を有しており、該半導体の表面には前記導電
型とは逆の別の導電型の半導体領域が埋込まれており、さらにこの半導体領域と
コンタクトしている第１の電極と前記半導体にコンタクトしている第２の電極を
備えた、改善された動特性を有するパワーダイオード構造体に関する。
型とは逆の別の導電型の半導体領域が埋込まれており、さらにこの半導体領域と
コンタクトしている第１の電極と前記半導体にコンタクトしている第２の電極を
備えた、改善された動特性を有するパワーダイオード構造体に関する。
【０００２】 A.Porst, F. Auerbach, H. Brunner, G. Deboy , F. Hilleによる公知文献“I
mprovement of the diode characteristics using emitter controlled princip
les(Emcon-Diode), Proc. ISPSD 1997, P213-216(1997)”には、次のようなパワ
ーダイオードが記載されている。すなわちダイオードの中間領域における電荷キ
ャリヤの特別な調整により、その静的特性と動的特性にいわゆる“Hall-and Kle
inmann”原理の組合わせによって影響を与えるパワーダイオードが記載されてい
る。
mprovement of the diode characteristics using emitter controlled princip
les(Emcon-Diode), Proc. ISPSD 1997, P213-216(1997)”には、次のようなパワ
ーダイオードが記載されている。すなわちダイオードの中間領域における電荷キ
ャリヤの特別な調整により、その静的特性と動的特性にいわゆる“Hall-and Kle
inmann”原理の組合わせによって影響を与えるパワーダイオードが記載されてい
る。
【０００３】 さらに米国特許出願 US 4 134 123 明細書からは、高電圧ショットキーダイオ
ードが公知であり、このダイオードではｎ導電型半導体内部にショットキーコン
タクトと共にフローティングタイプのｐ導電型導電性領域が埋込まれており、こ
れによってダイオードの阻止特性が著しく改善されている。
ードが公知であり、このダイオードではｎ導電型半導体内部にショットキーコン
タクトと共にフローティングタイプのｐ導電型導電性領域が埋込まれており、こ
れによってダイオードの阻止特性が著しく改善されている。
【０００４】 さらにヨーロッパ特許出願 EP 0 565 350 B1 明細書からは、緩衝領域がアノ
ード領域と接合され、その中で導電性の高い領域と低い領域が交互に配置されて
いるダイオードが公知である。この場合導電性の低い各領域は実質的にそれらの
間に介在する隣接した高い導電性の領域に占められる拡散電位によって減損され
る。これにより、緩衝領域の低い固有抵抗のもとでアノード領域からの正孔の高
い注入効果が得られるものになる。
ード領域と接合され、その中で導電性の高い領域と低い領域が交互に配置されて
いるダイオードが公知である。この場合導電性の低い各領域は実質的にそれらの
間に介在する隣接した高い導電性の領域に占められる拡散電位によって減損され
る。これにより、緩衝領域の低い固有抵抗のもとでアノード領域からの正孔の高
い注入効果が得られるものになる。
【０００５】 本発明の課題は、迅速な回復特性をさらに改善し損失全体を最小化すべく充電
電荷が低減され、迅速な電圧受入れが行われ、僅かな逆電流ピークしか存在せず
、スムーズな回復特性も改善され、整流の際の電流降伏が発生せず、過電圧ピー
クの良好な減衰が行われ、順方向特性および充電電荷の可及的に僅かな温度特性
のもとで良好な導通特性が得られる、パワーダイオード構造体を提供することで
ある。
電荷が低減され、迅速な電圧受入れが行われ、僅かな逆電流ピークしか存在せず
、スムーズな回復特性も改善され、整流の際の電流降伏が発生せず、過電圧ピー
クの良好な減衰が行われ、順方向特性および充電電荷の可及的に僅かな温度特性
のもとで良好な導通特性が得られる、パワーダイオード構造体を提供することで
ある。
【０００６】 前記課題は本発明により、半導体内部に第２の導電型の少なくとも１つのフロ
ーティング領域が設けられるように構成されて解決される。
ーティング領域が設けられるように構成されて解決される。
【０００７】 本発明によるパワーダイオード構造体は、従来技法によるパワーダイオードと
は異なって、例えばｎ-導電型のドリフト区間の後退領域におけるｎ導電型の半
導体のもとに、反対の導電型の領域、すなわちｐ導電型フローティング領域が含
まれている。この領域は球状、柱状もしくはその他の任意の形状で形成可能であ
る。この場合このフローティング領域のドーピングは、次のように選択される。
すなわちパワーダイオードの横方向、つまり第１の電極（アノード）と第２の電
極（カソード）の間の接合方向に対する直角方向で、ｐ導電型のフローティング
領域においても、その間に介在するｎ導電型の半導体領域においても材料固有の
降伏電荷を越えないように選択される。これはシリコンの場合、約２×１０１２ ｃｍ-２に抑えられる。その際特に有利には、1/2のオーダー、つまり約１０１２ ｃｍ-２である。
は異なって、例えばｎ-導電型のドリフト区間の後退領域におけるｎ導電型の半
導体のもとに、反対の導電型の領域、すなわちｐ導電型フローティング領域が含
まれている。この領域は球状、柱状もしくはその他の任意の形状で形成可能であ
る。この場合このフローティング領域のドーピングは、次のように選択される。
すなわちパワーダイオードの横方向、つまり第１の電極（アノード）と第２の電
極（カソード）の間の接合方向に対する直角方向で、ｐ導電型のフローティング
領域においても、その間に介在するｎ導電型の半導体領域においても材料固有の
降伏電荷を越えないように選択される。これはシリコンの場合、約２×１０１２ ｃｍ-２に抑えられる。その際特に有利には、1/2のオーダー、つまり約１０１２ ｃｍ-２である。
【０００８】 有利には、フローティング領域外の半導体は、パワーダイオードのもとでより
高濃度にドーピングされる。これに対する一例として、パワーダイオードに対し
て６００Ｖのオーダーの定格電圧でもってシリコンが約２５μｍの層厚さのもと
でドリフト区間のドーピング濃度は８・１０１４ｃｍ-２である。この種の構成
のもとでは空間電荷領域の周縁が約３００Ｖでフローティング領域に到達する。
ドリフト区間におけるより高濃度のドーピングに基づいて、例えば２００Ｖの所
定の電圧の受入れに対してドリフト区間の比較的僅かな領域が空乏化されなけれ
ばならない。それにより、同規模の電荷キャリヤのオーバーフローのもとでも僅
かな電荷しか移動しない。
高濃度にドーピングされる。これに対する一例として、パワーダイオードに対し
て６００Ｖのオーダーの定格電圧でもってシリコンが約２５μｍの層厚さのもと
でドリフト区間のドーピング濃度は８・１０１４ｃｍ-２である。この種の構成
のもとでは空間電荷領域の周縁が約３００Ｖでフローティング領域に到達する。
ドリフト区間におけるより高濃度のドーピングに基づいて、例えば２００Ｖの所
定の電圧の受入れに対してドリフト区間の比較的僅かな領域が空乏化されなけれ
ばならない。それにより、同規模の電荷キャリヤのオーバーフローのもとでも僅
かな電荷しか移動しない。
【０００９】 このように構成されたパワーダイオード構造体は、迅速な電圧受入れのもとで
従来技術に比べて僅かな逆電流ピークで優れている。それにより、全体でより良
好な迅速な回復特性が達成される。
従来技術に比べて僅かな逆電流ピークで優れている。それにより、全体でより良
好な迅速な回復特性が達成される。
【００１０】 本発明によるパワーダイオード構造体は、有利には次のように構成される。す
なわちフローティング領域が、通常の作動電圧の８０％の印加のもとで、つまり
パワーダイオードの最大電圧の手前で（例えば６００Ｖ型パワーダイオードの場
合では、約３００Ｖ〜４００Ｖ）、空間電荷領域によって達成される。この場合
空間電荷領域は、フローティング領域でまず迅速に膨張し、そのため比較的大規
模な電荷キャリヤの流出によるさらなる電圧上昇を阻止する。それにより逆電流
ピークを上回った後のフェーズで整流過程の良好な減衰が達成される。
なわちフローティング領域が、通常の作動電圧の８０％の印加のもとで、つまり
パワーダイオードの最大電圧の手前で（例えば６００Ｖ型パワーダイオードの場
合では、約３００Ｖ〜４００Ｖ）、空間電荷領域によって達成される。この場合
空間電荷領域は、フローティング領域でまず迅速に膨張し、そのため比較的大規
模な電荷キャリヤの流出によるさらなる電圧上昇を阻止する。それにより逆電流
ピークを上回った後のフェーズで整流過程の良好な減衰が達成される。
【００１１】 有利には、フローティング領域における半導体の補償レベルは次のように設定
される、すなわちフローティング領域のドーピングの明らかに過度な重み付けが
生じるように設定される。すなわち、例えばフローティング領域に対してｐ導電
型の柱状領域がｎ導電側の半導体内に適用される場合、ｐ導電型の柱状領域内で
は明らかにｐ型負荷傾向の純粋なドーピングが生じるはずである。このようにし
て問題のない電界の再上昇が達成される。そのため、定格電圧、例えば６３０Ｖ
のピックアップに対して、半導体における所要の層厚さは比較的僅かに留めるこ
とができる。
される、すなわちフローティング領域のドーピングの明らかに過度な重み付けが
生じるように設定される。すなわち、例えばフローティング領域に対してｐ導電
型の柱状領域がｎ導電側の半導体内に適用される場合、ｐ導電型の柱状領域内で
は明らかにｐ型負荷傾向の純粋なドーピングが生じるはずである。このようにし
て問題のない電界の再上昇が達成される。そのため、定格電圧、例えば６３０Ｖ
のピックアップに対して、半導体における所要の層厚さは比較的僅かに留めるこ
とができる。
【００１２】 統合的に、フローティング領域とそれを囲繞している半導体領域のドーピング
は前述のように最初に降伏電荷を下回った後の要求によって制限される。すなわ
ちシリコンの場合ドーピングは次のように選択される。すなわち横方向の電荷集
積量が２・１０１２ｃｍ-２を越えないように選択される。特に有利にはこのド
ーピングは、横方向の電荷積分量が降伏電荷の1/2であるように選択される。
は前述のように最初に降伏電荷を下回った後の要求によって制限される。すなわ
ちシリコンの場合ドーピングは次のように選択される。すなわち横方向の電荷集
積量が２・１０１２ｃｍ-２を越えないように選択される。特に有利にはこのド
ーピングは、横方向の電荷積分量が降伏電荷の1/2であるように選択される。
【００１３】 フローティング領域とそれを囲繞する半導体領域の相応に密な構造化の際には
、ドーピング濃度は１０１５ｃｍ−３かもしくはそれよりも高く設定され得る。
特にフローティング領域のドーピング濃度は、これがもはやそれ以上の電荷キャ
リヤのオーバーフローにならないようなレベルにされる。整流過程の減衰が、フ
ローティング領域内に蓄積された電荷キャリヤ、例えば正孔によってのみもたら
され、少数キャリヤの電流が空間電荷領域を通って流れる。この少数キャリヤの
電流は、ダイオードのオーバーフローないし還流回路の電流に依存しない。それ
によりパワーダイオード構造体の整流特性の向上が低い電流密度のもとでも達成
される。
、ドーピング濃度は１０１５ｃｍ−３かもしくはそれよりも高く設定され得る。
特にフローティング領域のドーピング濃度は、これがもはやそれ以上の電荷キャ
リヤのオーバーフローにならないようなレベルにされる。整流過程の減衰が、フ
ローティング領域内に蓄積された電荷キャリヤ、例えば正孔によってのみもたら
され、少数キャリヤの電流が空間電荷領域を通って流れる。この少数キャリヤの
電流は、ダイオードのオーバーフローないし還流回路の電流に依存しない。それ
によりパワーダイオード構造体の整流特性の向上が低い電流密度のもとでも達成
される。
【００１４】 フローティング領域がそれを取り囲んでいる半導体よりも十分に高濃度である
ならば、例えば上述の例ではｐ型傾向の高いドーピング領域が存在するならば、
定格電圧のもとでもカソード側のｎ導電型エミッタ前のフローティング領域の一
部は空乏化されない。このことは、正孔電流に対して“透過形エミッタ”の形態
をなすカソードの形成を可能にする。それにより正孔の再結合はまず、カソード
の裏側金属コンタクトにおいて生じ、カソード前のｎ＋導電型コンタクト領域に
おいては生じない。しかしながらこのケースではカソード近傍におけるフローテ
ィング領域の間のｎ導電型半導体の裏側領域においては、カソードの金属コンタ
クトに対するフィールド支配を回避するために、ドーピング濃度が相応に高く選
択される。
ならば、例えば上述の例ではｐ型傾向の高いドーピング領域が存在するならば、
定格電圧のもとでもカソード側のｎ導電型エミッタ前のフローティング領域の一
部は空乏化されない。このことは、正孔電流に対して“透過形エミッタ”の形態
をなすカソードの形成を可能にする。それにより正孔の再結合はまず、カソード
の裏側金属コンタクトにおいて生じ、カソード前のｎ＋導電型コンタクト領域に
おいては生じない。しかしながらこのケースではカソード近傍におけるフローテ
ィング領域の間のｎ導電型半導体の裏側領域においては、カソードの金属コンタ
クトに対するフィールド支配を回避するために、ドーピング濃度が相応に高く選
択される。
【００１５】 前述したように、フローティング領域とそれを取り囲む半導体領域のドーピン
グを、こあれらの領域で電荷キャリアによるオーバーフローが生じないように高
濃度に選択すれば、電子電流と正孔電流は種々のチャネル領域に分割される。従
ってカソードにおけるエミッタ効果レベルは、上述の例では、フローティングｐ
導電型領域の端部とカソードの金属コンタクトの間のｎ型電荷によってのみ決ま
る。これにより、パワーダイオード構造体のオーバーフロー状態における電荷キ
ャリヤ分布の後方の懸架ポイントは比較的広範囲に低減され得る。このことは相
応に僅かな充電電荷につながる。
グを、こあれらの領域で電荷キャリアによるオーバーフローが生じないように高
濃度に選択すれば、電子電流と正孔電流は種々のチャネル領域に分割される。従
ってカソードにおけるエミッタ効果レベルは、上述の例では、フローティングｐ
導電型領域の端部とカソードの金属コンタクトの間のｎ型電荷によってのみ決ま
る。これにより、パワーダイオード構造体のオーバーフロー状態における電荷キ
ャリヤ分布の後方の懸架ポイントは比較的広範囲に低減され得る。このことは相
応に僅かな充電電荷につながる。
【００１６】 前述した透過的エミッタの原理は、冒頭に述べたような従来方式のエミッタコ
ントロール形ダイオード（Emcon-Diode）のもとで、ベースにおける電荷キャリ
ヤ寿命の比較的僅かな低下を可能にする。これにより、漏れ電流の低減が達成さ
れ、特に回復特性の温度依存性（場合によっては進行性の電圧降下のポジティブ
な温度係数）が僅かとなる。これらの利点は、特に多数のパワーダイオード構造
体の並列接続のもとで現れる。同様に充電電荷も実質的に温度に依存しない。
ントロール形ダイオード（Emcon-Diode）のもとで、ベースにおける電荷キャリ
ヤ寿命の比較的僅かな低下を可能にする。これにより、漏れ電流の低減が達成さ
れ、特に回復特性の温度依存性（場合によっては進行性の電圧降下のポジティブ
な温度係数）が僅かとなる。これらの利点は、特に多数のパワーダイオード構造
体の並列接続のもとで現れる。同様に充電電荷も実質的に温度に依存しない。
【００１７】 フローティング領域周辺ないしはフローティング領域自体における半導体の電
子と正孔の多数キャリヤの移動に基づいて、このフローティング領域は、実質的
にパワーダイオード構造体の導通損失に寄与しなくなる。このことはパワーダイ
オード構造体の導通特性が少なくともこのフローティング領域によって悪化する
ことがないことを意味する。
子と正孔の多数キャリヤの移動に基づいて、このフローティング領域は、実質的
にパワーダイオード構造体の導通損失に寄与しなくなる。このことはパワーダイ
オード構造体の導通特性が少なくともこのフローティング領域によって悪化する
ことがないことを意味する。
【００１８】 フローティング領域は既に前述したように、柱状、球状、楕円状などの形状で
形成可能である。その場合これらはストライプ状デザインやセル状デザインの四
角形ないし六角形の配置構成で形成してもよいし、格子状に設けてもよい。
形成可能である。その場合これらはストライプ状デザインやセル状デザインの四
角形ないし六角形の配置構成で形成してもよいし、格子状に設けてもよい。
【００１９】 前述した本発明によるパワーダイオード構造体の原理は、ｐチャネルないしｎ
チャネルを有するＭＯＳＦＥＴ、ＪＦＥＴｓ、バイポーラトランジスタ、サイリ
スタなどにも容易に適用可能である。さらにシリコン以外の半導体材料、例えば
ＧａＡｓ、Ｓｉｃなども適用可能である。
チャネルを有するＭＯＳＦＥＴ、ＪＦＥＴｓ、バイポーラトランジスタ、サイリ
スタなどにも容易に適用可能である。さらにシリコン以外の半導体材料、例えば
ＧａＡｓ、Ｓｉｃなども適用可能である。
【００２０】 フローティング領域自体は、例えば多層エピタキシャル成長及び/又はエピタ
キシャル成長の繰返しやマスキングによるイオン打ち込み、あるいはエッチング
およびトレンチの充填によって、あるいは高エネルギイオン打ち込みなどによっ
て形成されてもよい。
キシャル成長の繰返しやマスキングによるイオン打ち込み、あるいはエッチング
およびトレンチの充填によって、あるいは高エネルギイオン打ち込みなどによっ
て形成されてもよい。
【００２１】 実施例 以下の明細書では本発明を図面に基づいて詳細に説明する。この場合、 図１は、本発明によるパワーダイオード構造体の第１実施例を示した図であり、
図２は、図１によるパワーダイオード構造体における３００Ｖないし６００Ｖの
電圧印加のもとでの空間電荷領域の経過を示した図であり、 図３は、阻止極性のもとでのパワーダイオード構造体における電界の経過を示し
た図であり、 図４は、導通極性のもとでのパワーダイオード構造体における電荷キャリヤ濃度
の経過を示した図であり、 図５は、透過的エミッタの説明のための詳細図であり、 図６は、本発明によるパワーダイオード構造体をＭＯＳＦＥＴに適用した例を示
した図であり、 図７は、本発明によるパワーダイオード構造体をＧＴＯサイリスタに適用した例
を示した図である。
図２は、図１によるパワーダイオード構造体における３００Ｖないし６００Ｖの
電圧印加のもとでの空間電荷領域の経過を示した図であり、 図３は、阻止極性のもとでのパワーダイオード構造体における電界の経過を示し
た図であり、 図４は、導通極性のもとでのパワーダイオード構造体における電荷キャリヤ濃度
の経過を示した図であり、 図５は、透過的エミッタの説明のための詳細図であり、 図６は、本発明によるパワーダイオード構造体をＭＯＳＦＥＴに適用した例を示
した図であり、 図７は、本発明によるパワーダイオード構造体をＧＴＯサイリスタに適用した例
を示した図である。
【００２２】 図１には、ｎ-導電型半導体１と、ｐ導電型半導体領域２と、ｎ導電型コンタ
クト領域３と、アノードコンタクト４と、カソードコンタクト５を有するパワー
ダイオード構造体が示されている。
クト領域３と、アノードコンタクト４と、カソードコンタクト５を有するパワー
ダイオード構造体が示されている。
【００２３】 この本発明の実施例によれば、半導体１においては柱状形状のフローティング
領域６が埋込まれている。このフローティング領域６は、場合によっては球状や
楕円状もしくはその他の形状で形成されてもよい。
領域６が埋込まれている。このフローティング領域６は、場合によっては球状や
楕円状もしくはその他の形状で形成されてもよい。
【００２４】 但し重要なことは、この領域６のドーピングは次のように選択されることであ
る。すなわち、横方向、つまりアノード４とカソード５の間の接合方向に対する
垂直方向で、ｐ導電型領域６においても、この領域の間に存在する半導体１の領
域においても、半導体材料固有のブレークオーバー電荷が例えばシリコンに対し
ては２・１０１２ｃｍ-２を越えることがないように選択される。特に適切な値
は例えばシリコンに対して１・１０１２ｃｍ-２である。
る。すなわち、横方向、つまりアノード４とカソード５の間の接合方向に対する
垂直方向で、ｐ導電型領域６においても、この領域の間に存在する半導体１の領
域においても、半導体材料固有のブレークオーバー電荷が例えばシリコンに対し
ては２・１０１２ｃｍ-２を越えることがないように選択される。特に適切な値
は例えばシリコンに対して１・１０１２ｃｍ-２である。
【００２５】 フローティング領域６と半導体領域２の間の半導体１の領域、つまり“上方”
の均質にドーピングされたドリフト区分は、当該パワーダイオード構造体に比べ
てより高濃度にドーピングされ、例えば６００Ｖ形のパワーダイオードでは約２
５μｍの層厚さのもとで８・１０１４ｃｍ-３の範囲にある。
の均質にドーピングされたドリフト区分は、当該パワーダイオード構造体に比べ
てより高濃度にドーピングされ、例えば６００Ｖ形のパワーダイオードでは約２
５μｍの層厚さのもとで８・１０１４ｃｍ-３の範囲にある。
【００２６】 この種の構成では、空間電荷領域の縁部は、例えば図２において破線７によっ
て示されているように、約３００Ｖのもとでｐ導電型領域６の範囲に達する。半
導体領域２の空間電荷領域の境界は、破線８によって示されており、それに対し
て６００Ｖの印加のもとでの半導体１における空間電荷領域の経過は、点線９に
よって示されている。
て示されているように、約３００Ｖのもとでｐ導電型領域６の範囲に達する。半
導体領域２の空間電荷領域の境界は、破線８によって示されており、それに対し
て６００Ｖの印加のもとでの半導体１における空間電荷領域の経過は、点線９に
よって示されている。
【００２７】 本発明によるパワーダイオード構造体のもとでは、比較的高濃度のドーピング
に基づき所定の電圧の受入れに対して電荷キャリヤのドリフト区間の比較的僅か
な領域が空乏化される。このことは既に前述したように、迅速な回復特性の向上
に結び付く。
に基づき所定の電圧の受入れに対して電荷キャリヤのドリフト区間の比較的僅か
な領域が空乏化される。このことは既に前述したように、迅速な回復特性の向上
に結び付く。
【００２８】 図３の右側には、図２の構造体のうちの断面Ａ−Ａ′ないしＢ−Ｂ′の電界強
度Ｅ（ｋＶ/ｃｍ）の経過が示されている。この場合特性曲線１０は電圧３００
Ｖに対するアノード４とカソード５の間の電界強度を示しており、それに対して
特性曲線１１は、６００Ｖの電圧印加のもとでの断面Ａ−Ａ′における電界強度
を示し、特性曲線１２は、６００Ｖの電圧印加のもとでの断面Ｂ−Ｂ′における
電界強度を示している。
度Ｅ（ｋＶ/ｃｍ）の経過が示されている。この場合特性曲線１０は電圧３００
Ｖに対するアノード４とカソード５の間の電界強度を示しており、それに対して
特性曲線１１は、６００Ｖの電圧印加のもとでの断面Ａ−Ａ′における電界強度
を示し、特性曲線１２は、６００Ｖの電圧印加のもとでの断面Ｂ−Ｂ′における
電界強度を示している。
【００２９】 （図３において特性曲線１１及び１２によって示されている）電界強度の再上
昇は、明らかにｐ導電型の傾向の強い全ドーピングによってｐ導電型フローティ
ング領域６とそれを囲繞する半導体１領域に達する。それによって定格電圧の受
入れに対して必要な層厚さが比較的僅かに維持され得る。
昇は、明らかにｐ導電型の傾向の強い全ドーピングによってｐ導電型フローティ
ング領域６とそれを囲繞する半導体１領域に達する。それによって定格電圧の受
入れに対して必要な層厚さが比較的僅かに維持され得る。
【００３０】 図４には、図２のパワーダイオード構造体のもとでの導通極性における電荷キ
ャリヤの経過が示されている。ドーピングＤ（図４の右半部参照）は約３・１０ １６ ｃｍ-３にある。断面Ｂ−Ｂ′（図４の左半部参照）においては、ｐ型ドー
ピングに対して曲線１３によって示される経過が生じ、それに対してｎ型ドーピ
ングは曲線１４によって示される。
ャリヤの経過が示されている。ドーピングＤ（図４の右半部参照）は約３・１０ １６ ｃｍ-３にある。断面Ｂ−Ｂ′（図４の左半部参照）においては、ｐ型ドー
ピングに対して曲線１３によって示される経過が生じ、それに対してｎ型ドーピ
ングは曲線１４によって示される。
【００３１】 ｐ導電型領域６の範囲は、十分にｐ型導電傾向に構成されるならば、定格電圧
の印加のもとで裏側のｎ型エミッタ前のこの領域６の一部は空乏化されない。こ
のことは、正孔電流に対してカソードを透過的エミッタの形態で構成することを
可能にする。換言すれば、正孔の再結合は、図５における正孔電流を示す矢印１
５によって示されているようにまずカソード５の金属コンタクトにおいて行われ
る。これが正孔電流（矢印１５）に対するいわゆる“透過的エミッタ”１６であ
る。
の印加のもとで裏側のｎ型エミッタ前のこの領域６の一部は空乏化されない。こ
のことは、正孔電流に対してカソードを透過的エミッタの形態で構成することを
可能にする。換言すれば、正孔の再結合は、図５における正孔電流を示す矢印１
５によって示されているようにまずカソード５の金属コンタクトにおいて行われ
る。これが正孔電流（矢印１５）に対するいわゆる“透過的エミッタ”１６であ
る。
【００３２】 フローティング領域６の間のｎ導電型半導体のカソード側領域において、前記
ケースでは、カソード５の金属コンタクトまでのフィールド支配を回避するため
に、領域１７のドーピング濃度が周辺領域におけるものよりも高濃度（ｎ+）で
なければならない。
ケースでは、カソード５の金属コンタクトまでのフィールド支配を回避するため
に、領域１７のドーピング濃度が周辺領域におけるものよりも高濃度（ｎ+）で
なければならない。
【００３３】 図５の配置構成では、正孔電流（矢印１５）と電子電流（矢印１７）が異なる
チャネル領域に分割される。それにより、エミッタ効率がｐ導電型領域６端部と
カソード５の金属コンタクトとの間でｎ導電型電荷のみによって定まる。
チャネル領域に分割される。それにより、エミッタ効率がｐ導電型領域６端部と
カソード５の金属コンタクトとの間でｎ導電型電荷のみによって定まる。
【００３４】 図６は本発明によるパワーダイオード構造体をＭＯＳＦＥＴ（ｎチャネル）に
適用した例を示したものであり、このトランジスタは、ドレイン電極１８と、ｐ
導電型ウエル１９と、ｎ+導電型ソース領域２０と、アルミニウムからなるソー
ス金属化層２１と、ゲート電極２２と絶縁層２３を有している。
適用した例を示したものであり、このトランジスタは、ドレイン電極１８と、ｐ
導電型ウエル１９と、ｎ+導電型ソース領域２０と、アルミニウムからなるソー
ス金属化層２１と、ゲート電極２２と絶縁層２３を有している。
【００３５】 図７は、本発明によるパワーダイオード構造体のＧＴＯサイリスタへの適用例
を示したものであり、このサイリスタは、金属化層２４と、ｎ+導電型領域２５
と、金属コンタクト２６と、金属コンタクト２７を有している。
を示したものであり、このサイリスタは、金属化層２４と、ｎ+導電型領域２５
と、金属コンタクト２６と、金属コンタクト２７を有している。
【図１】 本発明によるパワーダイオード構造体の第１実施例を示した図である。
【図２】 図１によるパワーダイオード構造体における３００Ｖないし６００Ｖの電圧印
加のもとでの空間電荷領域の経過を示した図である。
加のもとでの空間電荷領域の経過を示した図である。
【図３】 阻止極性のもとでのパワーダイオード構造体における電界の経過を示した図で
ある。
ある。
【図４】 導通極性のもとでのパワーダイオード構造体における電荷キャリヤ濃度の経過
を示した図である。
を示した図である。
【図５】 透過的エミッタの説明のための詳細図である。
【図６】 本発明によるパワーダイオード構造体をＭＯＳＦＥＴに適用した例を示した図
である。
である。
【図７】 本発明によるパワーダイオード構造体をＧＴＯサイリスタに適用した例を示し
た図である。
た図である。
【手続補正書】特許協力条約第３４条補正の翻訳文提出書
【提出日】平成１２年３月１７日（２０００．３．１７）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
Claims (1)
- 【特許請求の範囲】 【請求項１】 １つの導電型の半導体（１）を有しており、 該半導体の表面には前記導電型とは逆の別の導電型の半導体領域（２）が埋込
まれており、さらにこの半導体領域（２）とコンタクトしている第１の電極（４
）と前記半導体（１）にコンタクトしている第２の電極（５）を備えた、改善さ
れた動特性を有するパワーダイオード構造体において、 前記半導体（１）内部に、少なくとも１つのフローティング領域（６）が設け
られてることを特徴とする、パワーダイオード構造体。 【請求項２】 前記第１の電極（４）と第２の電極（５）の間の接合方向に
対して横方向ないし縦方向でのドーピングがフローティング領域（６）と該フロ
ーティング領域に接する半導体（１）領域において、これらの材料固有の降伏電
荷（Durchbruchsladung）を越える領域が存在しないように選択されている、請
求項１記載のパワーダイオード構造体。 【請求項３】 シリコンからなる半導体（１）における降伏電荷は、２×１
０１ティング領域（６）内におけるものよりも高濃度にドーピングされている、
請求項１から４いずれか１項記載のパワーダイオード構造体。 【請求項６】 前記フローティング領域（６）外の半導体（１）は、約２５
μｍの層厚さのもとで約８・１０１４cm-３のドーピング濃度を備えている、請
求項５記載のパワーダイオード構造体。 【請求項７】 前記フローティング領域（６）は、作動電圧の８０％の電圧
の印加のもとで空間電荷領域に達する、請求項１から６いずれか１項記載のパワ
ーダイオード構造体。 【請求項８】 前記フローティング領域（６）は、該フローティング領域に
接する半導体（１）領域よりも高濃度にドーピングされている、請求項１から７
いずれか１項記載のパワーダイオード構造体。 【請求項９】 前記フローティング領域（６）は、これが作動電圧の印加の
もとで少なくもと部分的に電荷キャリヤによって空乏化されないように高濃度に
ドーピングされており、それによって第２の電極（５）が第２の導電性タイプの
電荷キャリヤによって透過エミッタとして作用する、請求項８記載のパワーダイ
オード構造体。 【請求項１０】 前記フローティング領域（６）の間の領域における第２の
電極（５）近傍の半導体（１）は、周辺領域のものよりも高濃度にドーピングさ
れている、請求項９記載のパワーダイオード構造体。 【請求項１１】 前記フローティング領域は、柱状、または球状、または楕
円状で４角形ないし６角形の配置構成で存在している、請求項１から１０いずれ
か１項記載のパワーダイオード構造体。 【請求項１２】 前記半導体は、Ｓｉ、またはＳｉＣ、またはＧａＡｓから
なる、請求項１から１１いずれか１項記載のパワーダイオード構造体。 【請求項１３】 前記構造体を、ＭＯＳＦＥＴ、またはＪＦＥＴｓ、または
バイポーラトランジスタ、またはサイリスタに対して用いる、請求項１から１２
いずれか１項記載のパワーダイオード構造体の適用。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19823944A DE19823944A1 (de) | 1998-05-28 | 1998-05-28 | Leistungsdioden-Struktur |
| DE19823944.0 | 1998-05-28 | ||
| PCT/DE1999/001453 WO1999062123A1 (de) | 1998-05-28 | 1999-05-12 | Leistungsdioden-struktur |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002517097A true JP2002517097A (ja) | 2002-06-11 |
Family
ID=7869227
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000551441A Pending JP2002517097A (ja) | 1998-05-28 | 1999-05-12 | パワーダイオード構造体 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6465863B1 (ja) |
| EP (1) | EP1080501A1 (ja) |
| JP (1) | JP2002517097A (ja) |
| DE (1) | DE19823944A1 (ja) |
| WO (1) | WO1999062123A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007324601A (ja) * | 2006-06-02 | 2007-12-13 | Infineon Technologies Ag | ロバスト性が高く、スイッチング損失の少ない、ソフトスイッチング半導体素子 |
| JP2018532248A (ja) * | 2016-08-29 | 2018-11-01 | 洛陽鴻泰半導体有限公司Ｌｕｏｙａｎｇ Ｈｏｎｇｔａｉ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｃｏ．，Ｌｔｄ | 三次元構造を有する半導体ウエハー |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19840032C1 (de) | 1998-09-02 | 1999-11-18 | Siemens Ag | Halbleiterbauelement und Herstellungsverfahren dazu |
| JP4774586B2 (ja) * | 1999-10-21 | 2011-09-14 | 富士電機株式会社 | 半導体素子の製造方法 |
| US6828609B2 (en) | 2001-11-09 | 2004-12-07 | Infineon Technologies Ag | High-voltage semiconductor component |
| US6819089B2 (en) | 2001-11-09 | 2004-11-16 | Infineon Technologies Ag | Power factor correction circuit with high-voltage semiconductor component |
| JP4204895B2 (ja) * | 2003-05-12 | 2009-01-07 | 三菱電機株式会社 | 半導体装置 |
| DE10325721B4 (de) * | 2003-06-06 | 2009-02-05 | Infineon Technologies Ag | Halbleiterbauelement |
| DE10333556B4 (de) * | 2003-07-23 | 2006-07-06 | Infineon Technologies Ag | Halbleiterbauelement mit verbesserter Kommutierung |
| DE10361136B4 (de) | 2003-12-23 | 2005-10-27 | Infineon Technologies Ag | Halbleiterdiode und IGBT |
| US7105875B2 (en) * | 2004-06-03 | 2006-09-12 | Wide Bandgap, Llc | Lateral power diodes |
| US8004049B2 (en) * | 2004-08-31 | 2011-08-23 | Freescale Semiconductor, Inc. | Power semiconductor device |
| US7449762B1 (en) | 2006-04-07 | 2008-11-11 | Wide Bandgap Llc | Lateral epitaxial GaN metal insulator semiconductor field effect transistor |
| US8592903B2 (en) * | 2008-11-26 | 2013-11-26 | Infineon Technologies Austria Ag | Bipolar semiconductor device and manufacturing method |
| JP5321669B2 (ja) * | 2010-11-25 | 2013-10-23 | 株式会社デンソー | 半導体装置 |
| JP2013165197A (ja) * | 2012-02-13 | 2013-08-22 | Sumitomo Electric Ind Ltd | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
| US9219138B2 (en) | 2012-10-05 | 2015-12-22 | Semiconductor Components Industries, Llc | Semiconductor device having localized charge balance structure and method |
| US9287371B2 (en) | 2012-10-05 | 2016-03-15 | Semiconductor Components Industries, Llc | Semiconductor device having localized charge balance structure and method |
| KR101477358B1 (ko) | 2012-12-20 | 2014-12-29 | 삼성전기주식회사 | 반도체 소자 및 그 제조 방법 |
| US9583578B2 (en) * | 2013-01-31 | 2017-02-28 | Infineon Technologies Ag | Semiconductor device including an edge area and method of manufacturing a semiconductor device |
| US9543389B2 (en) * | 2013-12-11 | 2017-01-10 | Infineon Technologies Ag | Semiconductor device with recombination region |
| US9385181B2 (en) | 2014-01-23 | 2016-07-05 | Infineon Technologies Ag | Semiconductor diode and method of manufacturing a semiconductor diode |
| US9768247B1 (en) | 2016-05-06 | 2017-09-19 | Semiconductor Components Industries, Llc | Semiconductor device having improved superjunction trench structure and method of manufacture |
| CN107799588A (zh) * | 2017-10-20 | 2018-03-13 | 电子科技大学 | 一种逆阻型igbt及其制造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03155137A (ja) * | 1989-11-01 | 1991-07-03 | Philips Gloeilampenfab:Nv | 半導体デバイス及びその製造方法 |
| WO1997029518A1 (de) * | 1996-02-05 | 1997-08-14 | Siemens Aktiengesellschaft | Durch feldeffekt steuerbares halbleiterbauelement |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4003072A (en) * | 1972-04-20 | 1977-01-11 | Sony Corporation | Semiconductor device with high voltage breakdown resistance |
| GB1558506A (en) * | 1976-08-09 | 1980-01-03 | Mullard Ltd | Semiconductor devices having a rectifying metalto-semicondductor junction |
| US4158206A (en) | 1977-02-07 | 1979-06-12 | Rca Corporation | Semiconductor device |
| US4654679A (en) * | 1983-10-05 | 1987-03-31 | Toyo Denki Seizo Kabushiki Kaisha | Static induction thyristor with stepped-doping gate region |
| GB2165090A (en) | 1984-09-26 | 1986-04-03 | Philips Electronic Associated | Improving the field distribution in high voltage semiconductor devices |
| JP2632322B2 (ja) * | 1987-10-02 | 1997-07-23 | 財団法人 半導体研究振興会 | 電力用半導体素子 |
| JPH03174775A (ja) * | 1989-04-04 | 1991-07-29 | Fuji Electric Co Ltd | 逆導通形ゲートターンオフサイリスタ |
| EP0527230B1 (en) | 1991-01-30 | 1996-06-05 | Nkk Corporation | Ellipsometer |
| US5352910A (en) * | 1992-04-07 | 1994-10-04 | Tokyo Denki Seizo Kabushiki Kaisha | Semiconductor device with a buffer structure |
| DE4309764C2 (de) * | 1993-03-25 | 1997-01-30 | Siemens Ag | Leistungs-MOSFET |
| JPH09246570A (ja) | 1996-03-13 | 1997-09-19 | Hitachi Ltd | 半導体装置 |
| JPH10117003A (ja) | 1996-10-14 | 1998-05-06 | Hitachi Ltd | 定電圧ダイオード及びその製造方法 |
| JPH10135489A (ja) | 1996-11-01 | 1998-05-22 | Sanken Electric Co Ltd | ダイオード |
| SE9700141D0 (sv) * | 1997-01-20 | 1997-01-20 | Abb Research Ltd | A schottky diode of SiC and a method for production thereof |
| US6081009A (en) * | 1997-11-10 | 2000-06-27 | Intersil Corporation | High voltage mosfet structure |
| SE9704149D0 (sv) * | 1997-11-13 | 1997-11-13 | Abb Research Ltd | A semiconductor device of SiC and a transistor of SiC having an insulated gate |
-
1998
- 1998-05-28 DE DE19823944A patent/DE19823944A1/de not_active Withdrawn
-
1999
- 1999-05-12 JP JP2000551441A patent/JP2002517097A/ja active Pending
- 1999-05-12 WO PCT/DE1999/001453 patent/WO1999062123A1/de active Application Filing
- 1999-05-12 EP EP99934497A patent/EP1080501A1/de not_active Ceased
- 1999-05-12 US US09/701,527 patent/US6465863B1/en not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03155137A (ja) * | 1989-11-01 | 1991-07-03 | Philips Gloeilampenfab:Nv | 半導体デバイス及びその製造方法 |
| WO1997029518A1 (de) * | 1996-02-05 | 1997-08-14 | Siemens Aktiengesellschaft | Durch feldeffekt steuerbares halbleiterbauelement |
| JP2000504879A (ja) * | 1996-02-05 | 2000-04-18 | シーメンス アクチエンゲゼルシヤフト | 電界効果により制御可能の半導体デバイス |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007324601A (ja) * | 2006-06-02 | 2007-12-13 | Infineon Technologies Ag | ロバスト性が高く、スイッチング損失の少ない、ソフトスイッチング半導体素子 |
| JP2018532248A (ja) * | 2016-08-29 | 2018-11-01 | 洛陽鴻泰半導体有限公司Ｌｕｏｙａｎｇ Ｈｏｎｇｔａｉ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｃｏ．，Ｌｔｄ | 三次元構造を有する半導体ウエハー |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1080501A1 (de) | 2001-03-07 |
| WO1999062123A1 (de) | 1999-12-02 |
| US6465863B1 (en) | 2002-10-15 |
| DE19823944A1 (de) | 1999-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002517097A (ja) | パワーダイオード構造体 | |
| US7518197B2 (en) | Power semiconductor device | |
| US9299695B2 (en) | Semiconductor device | |
| US9620631B2 (en) | Power semiconductor device | |
| US4967243A (en) | Power transistor structure with high speed integral antiparallel Schottky diode | |
| JP4895918B2 (ja) | ロバスト性が高く、スイッチング損失の少ない、ソフトスイッチング半導体素子 | |
| US20090283862A1 (en) | Semiconductor device having insulated gate bipolar transistor | |
| US8466491B2 (en) | Semiconductor component with improved softness | |
| US20080157117A1 (en) | Insulated gate bipolar transistor with enhanced conductivity modulation | |
| JP3895402B2 (ja) | 半導体デバイス | |
| US10083956B2 (en) | Semiconductor device | |
| JP2000252456A (ja) | 半導体装置並びにそれを用いた電力変換器 | |
| US6147381A (en) | Field effect-controllable semiconductor component | |
| US20220149196A1 (en) | Gate trench power semiconductor devices having improved deep shield connection patterns | |
| JP2002530869A (ja) | 誘電性または半絶縁性シールド構造体を有する半導体構成素子 | |
| JP2020047683A (ja) | 半導体装置 | |
| CN117393594A (zh) | 一种低导通损耗和低关断损耗的可变电导igbt | |
| CN109686787B (zh) | 一种利用二极管钳位的具有载流子存储层的igbt器件 | |
| US12119395B2 (en) | Insulated gate bipolar transistor | |
| JP2001267589A (ja) | ＳｉＣ半導体素子 | |
| US10707300B2 (en) | Semiconductor device | |
| US20050184317A1 (en) | Semiconductor device | |
| US20150311334A1 (en) | Semiconductor device | |
| JP6002387B2 (ja) | ダイオードおよびそれを用いた電力変換システム | |
| KR20150076768A (ko) | 전력 반도체 소자 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060328 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100310 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100607 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100614 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100712 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100720 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100810 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20101228 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110930 |