JP4204895B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4204895B2 JP4204895B2 JP2003132756A JP2003132756A JP4204895B2 JP 4204895 B2 JP4204895 B2 JP 4204895B2 JP 2003132756 A JP2003132756 A JP 2003132756A JP 2003132756 A JP2003132756 A JP 2003132756A JP 4204895 B2 JP4204895 B2 JP 4204895B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor device
- insulating film
- semiconductor
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 189
- 239000000758 substrate Substances 0.000 claims description 31
- 238000013459 approach Methods 0.000 claims description 8
- 230000007423 decrease Effects 0.000 claims description 6
- 230000015556 catabolic process Effects 0.000 description 40
- 230000005684 electric field Effects 0.000 description 40
- 238000010586 diagram Methods 0.000 description 27
- 238000009826 distribution Methods 0.000 description 17
- 238000000034 method Methods 0.000 description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 15
- 229910052710 silicon Inorganic materials 0.000 description 15
- 239000010703 silicon Substances 0.000 description 15
- 238000002955 isolation Methods 0.000 description 12
- 238000004519 manufacturing process Methods 0.000 description 12
- 230000000694 effects Effects 0.000 description 11
- 229920005591 polysilicon Polymers 0.000 description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 10
- 230000004048 modification Effects 0.000 description 9
- 238000012986 modification Methods 0.000 description 9
- 230000004044 response Effects 0.000 description 7
- 230000001052 transient effect Effects 0.000 description 7
- 230000006866 deterioration Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 230000009931 harmful effect Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/8611—Planar PN junction diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/868—PIN diodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はＳＯＩ（Semiconductor On Insulator）構造を有する半導体装置に関するものでありる。
【０００２】
【従来の技術】
シリコン基板上に設けられたＢＯＸ（Bottom OXide layer）層およびその上の半導体層から成るＳＯＩ構造を有する半導体装置が広く知られている。例えば、ＢＯＸ層上の半導体層に形成されるダイオードの構造としては、アノードであるＰ型領域、カソードであるＮ+型領域、並びに両者の間のＮ-型領域を有するいわゆるＰｉＮダイオード構造が一般に知られている（例えば特許文献１−２）。そのような構造を有するダイオードの高耐圧化を図るためには、Ｎ-型領域が完全に空乏化した状態においても、素子内の電界が最大となる部分でアバランシェ降伏（avalanche breakedown）に至らない事が前提条件となる。
【０００３】
そのようなダイオードにおいて、Ｐ型領域（アノード）及びシリコン基板を０Ｖにし、Ｎ+型領域（カソード）に正の電圧を印加される状態（以下「逆バイアス状態」と称する）になると、Ｐ型領域とＮ-型領域間のｐｎ接合部からＮ-型領域内に空乏層が伸びる。さらに、アノード−カソード間の距離が十分長いと仮定すると、ＢＯＸ層下のシリコン基板はフィールドプレートとして働くので、Ｎ-型領域とＢＯＸ層との境界面からもまたＮ-型領域に空乏層が伸びる。後者の空乏層が伸びることによって、前者の空乏層が伸び易くなり、Ｎ-型領域とＰ型領域との間のｐｎ接合での電界は緩和される。この効果は一般にＲＥＳＵＲＦ（reduced surface field）効果と呼ばれる。またこのようにＮ-型領域とＢＯＸ層との境界面からもＮ-型領域に空乏層が伸びるための条件はＲＥＳＵＲＦ条件と呼ばれる。
【０００４】
ＲＥＳＵＲＦ条件が満たされると、活性層内の電界の局所集中が緩和され、電界は高耐圧に適した分布になる。その場合、ダイオードの耐圧は、Ｎ+型領域の真下領域でのＮ-型領域とＢＯＸ層との界面におけるアバランシェ降伏に依存する。つまり、そのダイオードの耐圧はＮ+型領域真下のＮ-型領域およびＢＯＸ層内の電界による電圧降下の合計によって決定される。そのうちＢＯＸ層内での電圧降下は極めて大きく、その電圧降下がダイオード全体の耐圧に大きく影響している。そこで本発明者は上記特許文献１および２において、半導体装置の高耐圧化を行う方法として、ＢＯＸ膜厚を厚くしたり、ＢＯＸ層内に真空層等の低誘電率領域を設けるなどの対策を提案した。
【０００５】
ＢＯＸ層を厚くする方法は、半導体装置の高耐圧化を図る上で最も現実的な手法であると言えるが、ＢＯＸ層が厚くなるとＲＥＳＵＲＦ効果が得られ難くなるためにＮ-型領域底部のアノード側部分が空乏化し難くなる可能性がある。また、１０００Ｖ以上の高耐圧を得るためには、ＢＯＸ層は６μｍ以上の厚さが必要となる。しかし、製造プロセス的な問題や製造効率の観点から、ＢＯＸ層の厚さは４μｍ程度が限界である。
【０００６】
また、半導体素子の耐圧向上を図る別の方法として、ＢＯＸ層の表面に凹凸を設けたり、ＢＯＸ層内にフローティング電極を設ける技術も提案されている（特許文献３）。
【０００７】
さらに、Ｎ-型領域の底部にＳＩＰＯＳ（Semi Insulated POlySilicon）層を導入する方法もある（非特許文献１）。ＳＩＰＯＳはその内部電荷の移動度を極めて低く抑えた高抵抗層であり、印加電界に応じて帯電し、電界をシールドする作用を有する。ＳＩＰＯＳ層は印加された電界を減少させるような電荷分布をとる。また、電荷の移動度が低いため、ＳＩＰＯＳ層内に誘起した電荷はアバランシェ現象に達するようなエネルギーを得る事は難しい。
【０００８】
ＳＩＰＯＳ層を有するダイオードにおいては、Ｎ-型領域内の電界集中は緩和され最終的にほぼ均一な電界分布となり、一次元ＰｉＮダイオードに近い耐圧が得られる。このときＮ-型領域真下での電界はほぼＢＯＸ層内部のみに分布する。即ち、Ｎ-型領域真下での電圧降下の殆どがＢＯＸ層内で生じる。従って当該ダイオードの耐圧は、理論的にはＢＯＸ層の破壊電圧まで上昇される。
【０００９】
【特許文献１】
特開平６−１８８４３８号公報
【特許文献２】
米国特許第５４８５０３０号明細書
【特許文献３】
特開平８−８８３７７号公報
【非特許文献１】
H. Funaki他「ＳＩＰＯＳシールド層を有するＳＯＩ上に構造化された新たな１２００Ｖ ＭＯＳＦＥＴ（New 1200 V MOSFET structure on SOI with SIPOS shielding layer,）」ＩＳＰＳＤ’９８、ｐ．２５−２８
【００１０】
【発明が解決しようとする課題】
上記のように、ＳＯＩ構造を有する半導体装置の高耐圧化を図る手法としては、ＢＯＸ層を厚くする方法が最も現実的であるが、ＢＯＸ層を厚くすることには製造プロセスおよび製造効率的な制限が伴う。
【００１１】
また、上記特許文献３のようにＢＯＸ層の表面に凹凸を設ける場合、ダイオードが逆バイアス状態になるとＢＯＸ表面の凹部に素子内の電界を低くするための反転層が形成される。その際、ダイオードが形成された半導体層の底面付近に強電界が発生するため、その下のＢＯＸ層との界面で過渡的にアバランシェ現象が生じると考えられる。そのため、このアバランシェ現象に起因する初期リークや耐圧の変動を伴い、動的な電圧保持の用途では使用しにくい。また、ＢＯＸ層内にフローティング電極を設ける場合、当該フローティング電極を帯電させるために、予め素子に高い電圧を印加してアバランシェ現象を発生させる必要がある。
【００１２】
さらに、上述のようにＢＯＸ層上にＳＩＰＯＳ膜を設けることによっても半導体装置の高耐圧を図ることができる。しかし、ＳＩＰＯＳ膜は単結晶とは異なり中間準位が多いため、キャリア励起現象が起こる。このため半導体素子の温度上昇とともに当該ＳＩＰＯＳ膜の抵抗率が低下し、リーク電流による電力ロスが大きくなる。従って、ＳＯＩ構造の大きなメリットの一つである高温耐性に制限が加わってしまう。また、ＳＩＰＯＳ膜内のキャリア移動度が低いため、電圧印可に対して分極速度が追随できないという過渡応答特性の悪さの問題もある。
【００１３】
本発明は以上のような課題を解決するためになされたものであり、ＳＯＩ構造を有する半導体装置において、リーク電流の問題や過渡応答性の劣化の問題を伴うことなく、高耐圧化が可能な半導体素子を提供することを目的とする。
【００１４】
【課題を解決するための手段】
本発明は、半導体基板と、前記半導体基板上に形成された第１絶縁膜と、前記第１絶縁膜上に形成され、第１導電型の第１領域、第２導電型で比較的低抵抗な第２領域、並びに、前記第１領域と前記第２領域との間の第２導電型で比較的高抵抗な第３領域を有する第１半導体層とを備える半導体装置に適用されるものである。
【００１５】
本発明の第一の局面によれば、前記半導体装置は、前記第１半導体層底部に形成された第１導電型の第４領域と、前記第１絶縁膜上に立設され、前記第４領域を複数に分割する第２絶縁膜とを備える。
【００１６】
本発明の第二の局面によれば、前記半導体装置は、前記第１絶縁膜の少なくとも片面側に形成された導電性膜と、前記導電性膜を複数に分割すると共に前記半導体基板および前記第１半導体層から絶縁する第３絶縁膜を備える。
【００１７】
本発明の第三の局面によれば、前記半導体装置は、前記第１絶縁膜内に、互いに絶縁された複数の導電性膜を備え、前記複数の導電性膜のそれぞれに、外部から所定の電位を印加可能である。
【００１８】
本発明の第四の局面によれば、前記半導体装置は、前記第１半導体層側面に形成された第４絶縁膜と、前記第４絶縁膜を介して前記第１半導体層に沿設され、前記第１領域と前記第２領域との間の電圧を段階的に分圧する分圧素子を備える。
【００１９】
本発明の第五の局面によれば、前記半導体装置は、前記第１半導体層内部に所定の間隔をもって形成され、前記第１半導体層底面に達する複数の第１導電型の第５領域と、前記第１絶縁膜上に所定の間隔をもって立設され、前記第５領域各々の少なくとも前記第１領域側に形成された第５絶縁膜とを備える。
【００２０】
本発明の第六の局面によれば、前記半導体装置は、前記第１絶縁膜上に立設され、第１半導体層の底部を複数に分割する第６絶縁膜と、前記第２領域に接続した電極と、前記第１半導体層内に前記電極に接するように形成された第１導電型の第６領域とを備える。
【００２１】
【発明の実施の形態】
以下の実施の形態においては、本発明を適用する半導体素子をＰｉＮダイオードとして説明する。但し、本発明の適用はＰｉＮダイオードに限定されるものではなく、それと等価な構造を含む例えばＭＯＳＦＥＴ、ＩＧＢＴ、バイポーラトランジスタ等にも広く適用可能である。
【００２２】
＜実施の形態１＞
図１および図２は、本発明の実施の形態１に係る半導体装置の構成を示す図であり、それぞれ当該半導体装置の断面図および上面図である。上面図では、説明の簡単のためアノード電極５およびカソード電極６の図示は省略している。これらの図に示すように、半導体装置は、シリコン基板１、第１絶縁膜であるＢＯＸ（Bottom OXide layer）層２、半導体層１０（第１半導体層）から成るＳＯＩ構造を有する。半導体層１０には、Ｐ型（第１導電型）の第１領域である第１のＰ型領域１１、Ｎ型（第２導電型）で比較的低抵抗な第２領域であるＮ+型領域１２、および、Ｐ型領域１１とＮ+型領域１２との間のＮ型で比較的高抵抗な第３領域であるＮ-型領域１３が形成される。即ち、第１のＰ型領域１１をアノード、Ｎ+型領域１２をカソードとするＰｉＮダイオードを構成している。当該ＰｉＮダイオードの周囲には分離酸化膜３が形成され、他の素子と絶縁分離される。また、シリコン基板１の裏面には裏面電極４が、第１のＰ型領域１１上にはアノード電極５、Ｎ+領域にはカソード電極６が、それぞれ形成される。
【００２３】
本実施の形態においては、半導体層１０の底部に、Ｐ型の第４領域である第２のＰ型領域１４が形成される。この第２のＰ型領域１４は、Ｎ+型領域１２の真下を含む領域に形成される。そしてＢＯＸ層２上には、第２のＰ型領域１４を複数に分割するように、第２絶縁膜である絶縁酸化膜２１が立設される。図２の如く、絶縁酸化膜２１は第２のＰ型領域１４を、第１のＰ型領域１１とＮ+型領域１２との間で、複数に区分する。なお、図１および図２においては、第２のＰ型領域１４と絶縁酸化膜２１とから成る部分は、半導体層１０底面の一部にのみ形成されているが、底面全部に形成してもよい。
【００２４】
この構造において第２のＰ型領域１４は、フローティング状態となっている。そのため、０Ｖにされたアノード（第１のＰ型領域１１）およびシリコン基板１に対し、カソード（Ｎ+型領域１２）に正の電圧が加わった状態（逆バイアス状態）では、複数に分割された第２のＰ型領域１４の中でＮ+型領域１２に近いもの程、高い電位になる。即ち、Ｎ+型領域１２真下の第２のＰ型領域１４はほぼ第１のＮ+型領域１２と同一の電圧となる。そして、そこから第１のＰ型領域１１に近付くにつれて第２のＰ型領域１４の電位が低くなる状態が得られる。
【００２５】
このときのＮ+型領域１２の真下方向における電界分布を図３に示す。図３におけるｄ１〜ｄ５は、図１に付してあるものに対応している。この図から分かるように、Ｎ+型領域１２とシリコン基板１との間で、電界の大半はＢＯＸ層２内部に押し込められる。よって、理論的な耐圧限界はおよそＢＯＸ層２の破壊電圧まで上昇させることが可能であり、１０００Ｖ以上の耐圧クラスにまで対応可能なダイオード構造が実現できる。また逆バイアス状態では、第２のＰ型領域１４はプラスチャージされている状態にある。第２のＰ型領域１４の電界方向側（シリコン基板１側、並びに第１のＰ型領域１１側）にはＢＯＸ層２および絶縁酸化膜２１が存在するのでその電荷は移動できず、アバランシェ現象を生じさせない。
【００２６】
ここで、図１の構造で第２のＰ型領域１４が無い場合を考える。その場合も、電界方向側にＢＯＸ層２と絶縁酸化膜２１が存在する、半導体層１０の底面付近に強い電界が発生するため、Ｎ-型領域１３とＢＯＸ層２との界面でアバランシェ現象が起こる。このアバランシェ現象で発生したホール電流がＮ-型領域１３の底面に溜まって、Ｐ型領域１４と同様のＰ型の反転層が形成される。よって、第２のＰ型領域１４が無い場合でも、結果的に高耐圧が得られると考えられるが、アバランシェ現象に起因する初期リークや耐圧変動が生じるため、動的な電圧保持には使用しにくい。それに対し、本実施の形態では予めＮ-型領域１３の底面に第２のＰ型領域１４を形成するのでそのような問題は伴わない。
【００２７】
また本実施の形態において、半導体装置は、従来と同様に全て単結晶シリコンとその酸化膜で構成される。その場合、リーク電流の温度特性や、過渡応答特性等は、従来構造（即ち図１において第２のＰ型領域１４および絶縁酸化膜２１が無い構造）の半導体装置と同等である。つまり、ＢＯＸ層上にＳＩＰＯＳ膜を設けることにより高耐圧を得る場合のような、過渡応答性の劣化の問題を伴わない。
【００２８】
次に、本実施の形態に係る半導体装置の形成方法について説明する。まず、第１の手法としては、半導体層１０の形成を２回に分ける方法がある。即ち、まず図４の如く半導体層１０を厚さｔ１だけ堆積し、トレンチエッチングおよび酸化膜埋め込みにより絶縁酸化膜２１を形成し、イオン注入により第２のＰ型領域１４を形成する。その後図５のように半導体層１０を厚さｔ２にする。そして、図６の如くトレンチエッチングおよび酸化膜埋め込みにより分離酸化膜３を形成し、イオン注入により第１の配線１１、Ｎ+型領域１２、Ｎ-型領域１３のそれぞれを形成する。
【００２９】
また、第２の手法としては、予め第２のＰ型領域１４および絶縁酸化膜２１を形成した半導体層１０を用意し、それを図７の如くＢＯＸ層２上に張り合わせる方法である。張り合わせ後は、上記第１の手法と同様に図６の如く分離酸化膜３、第１の配線１１、Ｎ+型領域１２、Ｎ-型領域１３を形成する。
【００３０】
本実施の形態では、図２のように、複数に分割された第２のＰ型領域１４のそれぞれがストライプ状に並設される構成を示したが、第２のＰ型領域１４の分割パターンはこの形状に限定されるものではない。例えば、図８の如くブロック状の分割パターンにしてもよく、この場合も上記と同様の効果を得ることができる。また、ブロックパターンを半導体層１０底面に均一に配設すれば、上記ストライプパターンの場合と異なり個々のパターンの向きを考慮する必要がなく、第２のＰ型領域１４のパターン設計が容易になる。さらに、ブロックパターンを半導体層１０底部全面に配置するようにすれば、第２のＰ型領域１４形成の際に絶縁酸化膜２１のパターンとのマスク合わせの必要が無くなり、製造プロセスの簡略化を図ることができる。
【００３１】
＜実施の形態２＞
図９は、実施の形態２に係る半導体装置の構成を示す図である。この図において、図１と同様の要素には同一符号を付してあるので、それらの詳細な説明は省略する。同図の如く、本実施の形態に係る半導体装置は、実施の形態１の半導体装置の第２のＰ型領域１４の上に、絶縁酸化膜２２をさらに設けた構成を有している。当該絶縁酸化膜２２は、第２のＰ型領域１４をＰｉＮダイオード（即ち第１の配線１１、Ｎ+型領域１２、Ｎ-型領域１３）から絶縁する。
【００３２】
言い換えれば当該半導体装置は、ＢＯＸ層２の上面側に導電性膜として、第２のＰ型領域１４を有する第２半導体層が形成される。絶縁酸化膜２１は、第２のＰ型領域１４を複数に分割して互いに絶縁する。また絶縁酸化膜２２は、第２のＰ型領域１４を前記第１半導体層から絶縁する。即ち、絶縁酸化膜２１と絶縁酸化膜２２とで第３絶縁膜としての機能している。
【００３３】
また、図示は省略するが、複数の第２のＰ型領域１４のそれぞれには、外部から所定の電圧を印加することが可能である。
【００３４】
第２のＰ型領域１４に外部から電圧を印加して与える場合、逆バイアス状態において、Ｎ+型領域１２真下の第２のＰ型領域１４はほぼ第１のＮ+型領域１２と同一の電位になるように電圧を印加する。さらに、そこから第１のＰ型領域１１に近付くにつれて第２のＰ型領域１４の電位が低くなるように電圧を印加する。つまり、本実施の形態においても、第２のＰ型領域１４のそれぞれが実施の形態１と同様の電圧分布となるようにする。
【００３５】
このときのＮ+型領域１２の真下方向における電界分布を、図１０に示す。実施の形態１と同様、Ｎ+型領域１２とシリコン基板１との間で、電界の大半はＢＯＸ層２内部に押し込められる。それにより半導体装置の高耐圧化が可能になる。また、リーク電流の増加や過渡応答特性の劣化を伴わないことは、実施の形態１で説明したとおりである。
【００３６】
本実施の形態に係る半導体装置の形成方法について説明する。ここでも、半導体層１０の形成を２回に分けて行う第１の手法と、予め第２のＰ型領域１４および絶縁酸化膜２１を形成した半導体層１０を用意しＢＯＸ層２上に張り合わせる第２の手法が考えられる。例えば第２の手法の場合、図１１の如く予め第２のＰ型領域１４、絶縁酸化膜２１，２２を形成した半導体層１０を、ＢＯＸ層２上に張り合わせる。
【００３７】
またその変形例として、図１２のように、半導体層１０側ではなくシリコン基板１の方に、第２のＰ型領域１４、絶縁酸化膜２１，２２を形成して張り合わせてもよい。但しこの場合、Ｎ+型領域１２の真下方向における電界の大半は、第２のＰ型領域１４の下の絶縁酸化膜２２内部に押し込められることとなる。その場合、当該半導体装置の理論的な耐圧限界は絶縁酸化膜２２の破壊電圧となる。そのため、図１１のケースによりも絶縁酸化膜２２を厚く形成することが望ましい。
【００３８】
また本実施の形態では、第２のＰ型領域１４に相当する部分は、導電性を有していれば他のものであってもよい。例えば第２のＰ型領域１４に代えて、Ｎ型領域やポリシリコンを形成してもよい。
【００３９】
導電性膜としてポリシリコンを用いる場合、図１３（ａ）のようにポリシリコン２３をＢＯＸ層２内部に埋め込む構成としてもよい。その場合、例えば次のように形成する。即ち、図１３（ｂ）のように、シリコン基板１側と半導体層１０側の両方にＢＯＸ層２を形成し、片方（図１３（ｂ）ではシリコン基板１側）のＢＯＸ層２に窪みを形成し、その上にポリシリコンを堆積してエッチバックして当該窪み内にポリシリコン２３を埋め込む。そしてその後、両者を張り合わせる。その結果、図１３（ａ）のように、ＢＯＸ層２の内部に互いに絶縁された複数個のポリシリコン２３が形成されることとなる。
【００４０】
図１３（ａ）の構成によれば、図９の構造よりも、容易な工程で形成可能である。但し、図９のケースではＮ+型領域１２の真下方向における電界は、ＢＯＸ層２全体に押し込められるのに対し、図１３（ａ）のケースでは、ＢＯＸ層２内のポリシリコン２３よりも下の部分に電界が押し込められる。よって、図９の構造の方が効果的に耐圧向上を図ることができると言える。
【００４１】
本実施の形態においても、第２のＰ型領域１４と絶縁酸化膜２１とから成る部分は、底全面部に形成されるものであってもよい。また、複数の第２のＰ型領域１４のそれぞれの電位は、外部から印加されるものではなく、第２のＰ型領域１４間相互の容量結合で決まるようにしてもよい。
【００４２】
＜実施の形態３＞
図１４は、実施の形態３に係る半導体装置の構成を示す上面図である。同図において、図１と同様の要素には同一符号を付してある。本実施の形態においては、第１の配線１１、Ｎ+型領域１２、Ｎ-型領域１３から成るＰｉＮダイオードを、図１４の如く細長く形成する。なお、図１４では説明の簡単のため、アノード電極５およびカソード電極６の図示は省略している。当該ＰｉＮダイオードが形成された半導体層１０の周囲、即ち側面には第４絶縁膜としての分離酸化膜３が形成される。分離酸化膜３内には、Ｐ型層３１および複数のダイオード３２が形成される。Ｐ型層３１並びに複数のダイオード３２は、第１のＰ型領域１１とＮ+型領域１２との間に配線３３を介して直列に接続されることで、第１のＰ型領域１１とＮ+型領域１２との間の電圧を多段階的に分圧する分圧素子を構成している。以下、説明の便宜上、分圧素子を構成するダイオード３２を「分圧用ダイオード３２」と称する。
【００４３】
図１４の如く、分圧用ダイオード３２は、Ｎ型領域とそれを囲むＰ型領域とによって形成しており、両者間のｐｎ接合を分離酸化膜３から離している。それにより分圧用ダイオード３２が保持する電圧は分離酸化膜３の電位に影響されない。このため、複数の分圧用ダイオード３２を接続した分圧素子は、第１のＰ型領域１１とＮ+型領域１２との間の電圧を多段階的に分圧することができる。
【００４４】
Ｐ型層３１および分圧用ダイオード３２から成る分圧素子は、半導体層１０に形成されるＰｉＮダイオードの両側に沿設される。このときＮ+型領域１２の両側にはＮ+型領域１２に直接接続されたＰ型層３１が設けられる。従って、逆バイアス状態では、Ｎ+型領域１２の両側のＰ型層３１はほぼ第１のＮ+型領域１２と同一の電圧となる。そして、そこから第１のＰ型領域１１に近付くにつれて、分圧用ダイオード３２のＰ型領域の電位が低くなる状態が得られる。その結果、図１４に点線で示すような等電位線の分布が得られる。
【００４５】
逆バイアス状態で、Ｎ+型領域１２とシリコン基板１との間で最も電界強度が大きくなるは、Ｎ+型領域１２真下のＮ-型領域１３とカソード電極６との界面である。図１５は、図１４に示した半導体装置におけるＡ１−Ａ２線に沿った断面図である。本実施の形態では、Ｎ+型領域１２の両側のＰ型層３１はほぼ第１のＮ+型領域１２と同一の電圧となるので、逆バイアス状態での等電位線は、同図点線に示すような分布となる。最も電界強度が大きくなるＮ-型領域１３とカソード電極６との界面では、電気力線（等電位線に垂直な線）が両側のＰ型層３１の方向に向って曲がることが分かる。その結果、当該界面における電界の集中は緩和されるので、実施の形態１と同様に、半導体層１０に形成されるＰｉＮダイオードは高耐圧化される。
【００４６】
さらにこの構造では、ＰｉＮダイオードを複数個並列接続して大電流化を図る場合には、ＰｉＮダイオードと分圧素子とを交互に並べ、それらを互いに並列接続すればよい。そうすれば、１つの分圧素子を２つのＰｉＮダイオードの高耐圧化に利用できるため、回路面積の増大は抑制される。
【００４７】
また、分圧素子は第１のＰ型領域１１とＮ+型領域１２との間の電圧を順次多段階的に分圧することができるものであればよく、図１４に示した構造に限定されるものではない。図１４の例では、分圧用ダイオード３２内のｐｎ接合を分離酸化膜３から離した構造としていたが、それに代えて図１６に示す分圧用ダイオード３２ａのような構造であってもよい。即ち、分圧用ダイオード３２ａ内のｐｎ接合は、分圧用ダイオード３２ａの半導体層１０に対する面以外の部分で分離酸化膜３に接している。この構造でも、分圧用ダイオード３２ａが保持する電圧は分離酸化膜３の電位に影響されないので、上記と同様にＰｉＮダイオードの高耐圧化の効果を得ることができる。
【００４８】
さらに、図１７の如く、分圧素子をＰｉＮダイオードに並設させた複数個のＰ型層３１と、半導体層１０から離れた位置に形成した複数個の分圧用ダイオード３２ｂによって構成してもよい。それぞれの分圧用ダイオード３２ｂのＰ型領域の電位が、それぞれのＰ型層３１に配線３４を介して印加される。よって、逆バイアス状態において、Ｎ+型領域１２の両側のＰ型層３１はほぼ第１のＮ+型領域１２と同一の電圧となり、そこから第１のＰ型領域１１に近付くにつれて、Ｐ型層３１の電位が低くなる状態が得られる。即ち、図１４および図１５と同様の電圧分布が得られ、それらと同様にＰｉＮダイオードの高耐圧化の効果が得られる。
【００４９】
また図１７のように、分圧用ダイオード３２ｂはＰｉＮダイオードから離れた位置に形成することで、それぞれの分圧用ダイオード３２ｂが保持する電圧はＰｉＮダイオード内の電位に影響されない。ＰｉＮダイオードからの影響を考慮する必要が無いため、分圧用ダイオード３２ｂの構成は任意であってもよい。例えば、ポリシリコン層にＰ型領域とＮ型領域を交互に作り込むことにより、直列に接続された分圧用ダイオード３２ｂが形成すると、ダイオード３２ｂは小型化され、素子形成面積の増加を抑制することができる。なお、Ｐ型層３１は導電性を有するものであればよく、例えばＮ型層やポリシリコン等であってもよい。
【００５０】
また、ＲＥＳＵＲＦ効果を利用したダイオードにおいては、アノード端部（第１のＰ型領域１１とＮ-型領域１３間のｐｎ接合部）と、カソード端部（Ｎ+型領域１２とＮ-型領域１３との境界部）に電界集中が発生する傾向がある。そこで、図１８の如く、第１のＰ型領域１１と同電位になるＰ型層３１およびＮ+型領域１２と同電位になるＰ型層３１を、ＰｉＮダイオードの長さ方向に長く沿設させてもよい。このとき、第１のＰ型領域１１と同電位になるＰ型層３１は少なくともアノード端部に沿設され、Ｎ+型領域１２と同電位になるＰ型層３１は少なくともカソード端部に沿設されるようにする。それにより、等電位線は同図に示すように曲がるためアノード端部およびカソード端部における電界集中は緩和され、ＰｉＮダイオードのさらなる高耐圧化が可能となる。
【００５１】
＜実施の形態４＞
実施の形態１においては、比較的複雑な製造工程を伴う。例えば、図４〜図６に示したように、半導体層の堆積工程、酸化膜の埋め込み工程、イオン注入工程を２回の工程に分ける必要があった。それらをそれぞれ１回の工程で行おうとすると、図１において分離酸化膜３と絶縁酸化膜２１とは同じ高さになり、半導体層１０と第２のＰ型領域１４とは同じ深さに形成される。つまり、第２のＰ型領域１４並びに絶縁酸化膜２１が、半導体層１０上面に到達した構造となる。従って、第２のＰ型領域１４および絶縁酸化膜２１が図２あるいは図８のようなパターンである場合、第１のＰ型領域１１とＮ+型領域１２との間は完全に絶縁分離されてしまい、ダイオードとして機能しなくなる。
【００５２】
本実施の形態においては、この問題を回避するための半導体装置構造を提案する。図１９は、実施の形態４に係る半導体装置の構成を示す上面図である。この図において、図１と同様の要素には同一符号を付してある。また、アノード電極５およびカソード電極６の図示は省略している。ＢＯＸ層２上に立設される第５絶縁膜としての絶縁酸化膜２１は、半導体層１０の上面にまで達しており、当該半導体層１０内のＮ-型領域１３でＮ+型領域１２側に凹み部４０を有している。そして絶縁酸化膜２１の凹み部４０内に第５領域としての第２のＰ型領域１４が形成される。言い換えれば、絶縁酸化膜２１は、第２のＰ型領域１４のアノード（第１のＰ型領域１１）側に形成されている。図示は省略するが、凹み部４０および第２のＰ型領域１４はＢＯＸ層２にまで達している。絶縁酸化膜２１および第２のＰ型領域１４は、第１のＰ型領域１１とＮ+型領域１２との間を完全に絶縁分離しないように互いに所定の間隔をもって配置される。従って、半導体層１０のダイオードとしての機能は保持される。
【００５３】
つまり、図１９の例では、半導体層１０の中央部にＰｉＮダイオードが形成される。そして、中央のダイオードの両サイドに、フローティング状態の第２のＰ型領域１４が形成され、それぞれの第２のＰ型領域１４のアノード（第１のＰ型領域１１）側に、絶縁酸化膜２１が形成された構成となっている。
【００５４】
第２のＰ型領域１４は、カソード側の面ではＮ-型領域３と接している。よって、逆バイアス状態では、Ｎ-型領域１３に近い第２のＰ型領域１４の電位はカソード電位とほぼ同等になる。そして、そこから第１のＰ型領域１１に近付くにつれて第２のＰ型領域１４の電位が低くなる状態が得られる。従って、当該半導体装置内に上記実施の形態３に類似した電圧分布を得ることができる。その結果、実施の形態３と同様の原理で半導体装置の高耐圧化を図ることができる。
【００５５】
なお、逆バイアス状態では、第２のＰ型領域１４はプラスチャージされている状態にあるが、電界方向に対してはＢＯＸ層２と絶縁酸化膜２１が存在する。よって、その電荷は移動出来ないのでアバランシェ現象を生じさせない。また、第２のＰ型領域１４および絶縁酸化膜２１は、半導体層１０の上面に達しているので、それぞれ第１のＰ型領域１１および分離酸化膜３と同一の工程で、同時に形成可能である。従って、当該半導体装置の製造工程の簡略化に寄与できる。
【００５６】
図１９では、第２のＰ型領域１４は、凹み部４０内に形成される構成を示したが、例えば図２０のように第２のＰ型領域１４を絶縁酸化膜２１が完全に囲むように形成してもよい。但し、その場合は実施の形態２と同様に、外部から所定の電圧を与える、あるいは、第２のＰ型領域１４間相互の容量結合を利用してそれぞれの電位を決定する必要がある。
【００５７】
また、図１９および図２０では、半導体層１０の中央部にＰｉＮダイオードが形成されるように、その両サイドに第２のＰ型領域１４および絶縁酸化膜２１を直線的に配置した。しかし例えば図２１の如く、第２のＰ型領域１４および絶縁酸化膜２１を、第１のＰ型領域１１とＮ+型領域１２との間で非直線状に配設してもよい。即ち、ＰｉＮダイオードの長さ方向に対して第２のＰ型領域１４および絶縁酸化膜２１をずらしながら互い違いに配設し、第１のＰ型領域１１とＮ+型領域１２との間が、Ｎ-型領域１３を通して直線で結ばれないようにする。それにより、キャリアの直線的な走行距離が短く制限される。アバランシェ現象は電子とホールによる正帰還による現象であるため、キャリアの直線的な走行距離が短くなると（１μｍ以下）アバランシェ現象が起こりにくくなる。この効果により、より高耐圧化が可能となる。
【００５８】
＜実施の形態５＞
図２２は、実施の形態５に係る半導体装置の構成を示す断面図である。同図において、図１と同様の要素には同一符号を付してある。実施の形態１とは、Ｎ+型領域１２が半導体層１０の底面にまで達している、即ち、ＢＯＸ層２にまで達している点で異なる。
【００５９】
本実施の形態における、逆バイアス状態でのＮ+型領域１２の真下方向における電界分布を、図２３に示す。図２３におけるｄ１〜ｄ３は、図２２に付しているものに対応している。この図から分かるように、Ｎ+型領域１２下方向の電界をＢＯＸ層２にほぼ完全に押し込めることができる。また、第２のＰ型領域１４は実施の形態１と同様に機能し、ＢＯＸ層２と半導体層１０との界面における電界集中が抑制される。結果として、アノード−カソード間で１次元ダイオード構造に近い電界分布を得ることができる。実施の形態１ではＮ+型領域１２の底部のコーナー部分（図１ではＮ+型領域１２の左下部）で電界集中が発生する可能性があり、それが耐圧向上の弊害となるケースも考えられる。しかし、本実施の形態ではそのような電界集中は発生しないため、実施の形態１よりも更に耐圧向上を図ることができる。
【００６０】
なお、ここでは実施の形態１の構成に対して、Ｎ+型領域１２が半導体層１０の底面に達する構造を説明したが、本実施の形態の適用はそれに限定されるものではない。例えば、上記実施の形態２〜４の構成に対しても、Ｎ+型領域１２が半導体層１０の底面に達するように形成することにより耐圧向上の効果を得ることができる。
【００６１】
＜実施の形態６＞
図２４は、実施の形態６に係る半導体装置の構成を示す断面図である。同図において、図１と同様の要素には同一符号を付してある。本実施の形態では、実施の形態１とは異なり絶縁酸化膜２１の間に第２のＰ型領域１４を予め形成しない。即ち、絶縁酸化膜２１は、半導体層１０の底面を分割するようにＢＯＸ層２上に立設された第６絶縁膜である。また、半導体層１０内には、カソード電極６に接する第６領域である第３のＰ型領域４１が形成される。
【００６２】
この構造を有するダイオードが逆バイアス状態になり、半導体層１０内に生じる空乏層がＰ型領域１４に達すると、ホールが第２のＰ型領域１４から半導体層１０底面に供給されＰ型反転層４２が迅速に形成される。またＰ型反転層４２が形成されると、Ｐ型領域１４に達した空乏層が再び縮み、ホール電流は止まる。
【００６３】
このときのＮ+型領域１２の真下方向における電界分布を、図２５に示す。図２５におけるｄ１〜ｄ４は、図２４に付しているものに対応している。この図から分かるように、Ｎ+型領域１２とシリコン基板１との間で、電界の大半はＢＯＸ層２内部に押し込められる。つまりＰ型反転層４２は、実施の形態１における第２のＰ型領域１４と同様の機能を果たす。従って、半導体装置の高耐圧化の効果を得ることができる。
【００６４】
このようにＰ型反転層４２が形成される機構がアバランシェ現象に依存しないため、Ｐ型反転層４２形成の際の初期リークは抑制されている。さらに、比較的低電圧でＰ型反転層４２が形成されるため、電圧印可に対する過渡応答特性は改善される。
【００６５】
【発明の効果】
以上説明したように、本発明に係る半導体装置によれば、第１半導体層と第１絶縁膜との境界部分、特に第２領域の下方向における当該境界部分における電界集中を緩和することができる。それにより、当該半導体装置は高耐圧化される。また、高耐圧を得るための機構にアバランシェ現象を伴わないため、電圧印加に伴う初期リークや耐圧変動は生じないので、動的な電圧保持の用途にも適している。さらに、電圧印可に対する過渡応答特性の劣化は伴わない。
【図面の簡単な説明】
【図１】 実施の形態１に係る半導体装置の構成を示す図である。
【図２】 実施の形態１に係る半導体装置の構成を示す図である。
【図３】 実施の形態１に係る半導体装置のカソードの真下方向における電界分布図である。
【図４】 実施の形態１に係る半導体装置の製造工程を説明するための図である。
【図５】 実施の形態１に係る半導体装置の製造工程を説明するための図である。
【図６】 実施の形態１に係る半導体装置の製造工程を説明するための図である。
【図７】 実施の形態１に係る半導体装置の製造工程を説明するための図である。
【図８】 実施の形態１の変形例を説明するための図である。
【図９】 実施の形態２に係る半導体装置の構成を示す図である。
【図１０】 実施の形態２に係る半導体装置のカソードの真下方向における電界分布図である。
【図１１】 実施の形態２に係る半導体装置の製造工程を説明するための図である。
【図１２】 実施の形態２の変形例を説明するための図である。
【図１３】 実施の形態２の変形例を説明するための図である。
【図１４】 実施の形態３に係る半導体装置の構成を示す図である。
【図１５】 実施の形態３に係る半導体装置の構成を示す図である。
【図１６】 実施の形態３の変形例を説明するための図である。
【図１７】 実施の形態３の変形例を説明するための図である。
【図１８】 実施の形態３の変形例を説明するための図である。
【図１９】 実施の形態４に係る半導体装置の構成を示す図である。
【図２０】 実施の形態４の変形例を説明するための図である。
【図２１】 実施の形態４の変形例を説明するための図である。
【図２２】 実施の形態５に係る半導体装置の構成を示す図である。
【図２３】 実施の形態５に係る半導体装置のカソードの真下方向における電界分布図である。
【図２４】 実施の形態６に係る半導体装置の構成を示す図である。
【図２５】 実施の形態６に係る半導体装置のカソードの真下方向における電界分布図である。
【符号の説明】
１ シリコン基板、２ ＢＯＸ層、３ 分離酸化膜、４ 裏面電極、５ アノード電極、６ カソード電極、１０ 半導体層、１１ 第１のＰ型領域、１２ Ｎ+型領域、１３ Ｎ-型領域、１４ 第２のＰ型領域、２１ 絶縁酸化膜、２２絶縁酸化膜、２３ ポリシリコン、３１ Ｐ型層、３２ 分圧用ダイオード、３３，３４ 配線、４０ 凹み部、４１ 第３のＰ型領域、４２ 反転層。
【発明の属する技術分野】
本発明はＳＯＩ（Semiconductor On Insulator）構造を有する半導体装置に関するものでありる。
【０００２】
【従来の技術】
シリコン基板上に設けられたＢＯＸ（Bottom OXide layer）層およびその上の半導体層から成るＳＯＩ構造を有する半導体装置が広く知られている。例えば、ＢＯＸ層上の半導体層に形成されるダイオードの構造としては、アノードであるＰ型領域、カソードであるＮ+型領域、並びに両者の間のＮ-型領域を有するいわゆるＰｉＮダイオード構造が一般に知られている（例えば特許文献１−２）。そのような構造を有するダイオードの高耐圧化を図るためには、Ｎ-型領域が完全に空乏化した状態においても、素子内の電界が最大となる部分でアバランシェ降伏（avalanche breakedown）に至らない事が前提条件となる。
【０００３】
そのようなダイオードにおいて、Ｐ型領域（アノード）及びシリコン基板を０Ｖにし、Ｎ+型領域（カソード）に正の電圧を印加される状態（以下「逆バイアス状態」と称する）になると、Ｐ型領域とＮ-型領域間のｐｎ接合部からＮ-型領域内に空乏層が伸びる。さらに、アノード−カソード間の距離が十分長いと仮定すると、ＢＯＸ層下のシリコン基板はフィールドプレートとして働くので、Ｎ-型領域とＢＯＸ層との境界面からもまたＮ-型領域に空乏層が伸びる。後者の空乏層が伸びることによって、前者の空乏層が伸び易くなり、Ｎ-型領域とＰ型領域との間のｐｎ接合での電界は緩和される。この効果は一般にＲＥＳＵＲＦ（reduced surface field）効果と呼ばれる。またこのようにＮ-型領域とＢＯＸ層との境界面からもＮ-型領域に空乏層が伸びるための条件はＲＥＳＵＲＦ条件と呼ばれる。
【０００４】
ＲＥＳＵＲＦ条件が満たされると、活性層内の電界の局所集中が緩和され、電界は高耐圧に適した分布になる。その場合、ダイオードの耐圧は、Ｎ+型領域の真下領域でのＮ-型領域とＢＯＸ層との界面におけるアバランシェ降伏に依存する。つまり、そのダイオードの耐圧はＮ+型領域真下のＮ-型領域およびＢＯＸ層内の電界による電圧降下の合計によって決定される。そのうちＢＯＸ層内での電圧降下は極めて大きく、その電圧降下がダイオード全体の耐圧に大きく影響している。そこで本発明者は上記特許文献１および２において、半導体装置の高耐圧化を行う方法として、ＢＯＸ膜厚を厚くしたり、ＢＯＸ層内に真空層等の低誘電率領域を設けるなどの対策を提案した。
【０００５】
ＢＯＸ層を厚くする方法は、半導体装置の高耐圧化を図る上で最も現実的な手法であると言えるが、ＢＯＸ層が厚くなるとＲＥＳＵＲＦ効果が得られ難くなるためにＮ-型領域底部のアノード側部分が空乏化し難くなる可能性がある。また、１０００Ｖ以上の高耐圧を得るためには、ＢＯＸ層は６μｍ以上の厚さが必要となる。しかし、製造プロセス的な問題や製造効率の観点から、ＢＯＸ層の厚さは４μｍ程度が限界である。
【０００６】
また、半導体素子の耐圧向上を図る別の方法として、ＢＯＸ層の表面に凹凸を設けたり、ＢＯＸ層内にフローティング電極を設ける技術も提案されている（特許文献３）。
【０００７】
さらに、Ｎ-型領域の底部にＳＩＰＯＳ（Semi Insulated POlySilicon）層を導入する方法もある（非特許文献１）。ＳＩＰＯＳはその内部電荷の移動度を極めて低く抑えた高抵抗層であり、印加電界に応じて帯電し、電界をシールドする作用を有する。ＳＩＰＯＳ層は印加された電界を減少させるような電荷分布をとる。また、電荷の移動度が低いため、ＳＩＰＯＳ層内に誘起した電荷はアバランシェ現象に達するようなエネルギーを得る事は難しい。
【０００８】
ＳＩＰＯＳ層を有するダイオードにおいては、Ｎ-型領域内の電界集中は緩和され最終的にほぼ均一な電界分布となり、一次元ＰｉＮダイオードに近い耐圧が得られる。このときＮ-型領域真下での電界はほぼＢＯＸ層内部のみに分布する。即ち、Ｎ-型領域真下での電圧降下の殆どがＢＯＸ層内で生じる。従って当該ダイオードの耐圧は、理論的にはＢＯＸ層の破壊電圧まで上昇される。
【０００９】
【特許文献１】
特開平６−１８８４３８号公報
【特許文献２】
米国特許第５４８５０３０号明細書
【特許文献３】
特開平８−８８３７７号公報
【非特許文献１】
H. Funaki他「ＳＩＰＯＳシールド層を有するＳＯＩ上に構造化された新たな１２００Ｖ ＭＯＳＦＥＴ（New 1200 V MOSFET structure on SOI with SIPOS shielding layer,）」ＩＳＰＳＤ’９８、ｐ．２５−２８
【００１０】
【発明が解決しようとする課題】
上記のように、ＳＯＩ構造を有する半導体装置の高耐圧化を図る手法としては、ＢＯＸ層を厚くする方法が最も現実的であるが、ＢＯＸ層を厚くすることには製造プロセスおよび製造効率的な制限が伴う。
【００１１】
また、上記特許文献３のようにＢＯＸ層の表面に凹凸を設ける場合、ダイオードが逆バイアス状態になるとＢＯＸ表面の凹部に素子内の電界を低くするための反転層が形成される。その際、ダイオードが形成された半導体層の底面付近に強電界が発生するため、その下のＢＯＸ層との界面で過渡的にアバランシェ現象が生じると考えられる。そのため、このアバランシェ現象に起因する初期リークや耐圧の変動を伴い、動的な電圧保持の用途では使用しにくい。また、ＢＯＸ層内にフローティング電極を設ける場合、当該フローティング電極を帯電させるために、予め素子に高い電圧を印加してアバランシェ現象を発生させる必要がある。
【００１２】
さらに、上述のようにＢＯＸ層上にＳＩＰＯＳ膜を設けることによっても半導体装置の高耐圧を図ることができる。しかし、ＳＩＰＯＳ膜は単結晶とは異なり中間準位が多いため、キャリア励起現象が起こる。このため半導体素子の温度上昇とともに当該ＳＩＰＯＳ膜の抵抗率が低下し、リーク電流による電力ロスが大きくなる。従って、ＳＯＩ構造の大きなメリットの一つである高温耐性に制限が加わってしまう。また、ＳＩＰＯＳ膜内のキャリア移動度が低いため、電圧印可に対して分極速度が追随できないという過渡応答特性の悪さの問題もある。
【００１３】
本発明は以上のような課題を解決するためになされたものであり、ＳＯＩ構造を有する半導体装置において、リーク電流の問題や過渡応答性の劣化の問題を伴うことなく、高耐圧化が可能な半導体素子を提供することを目的とする。
【００１４】
【課題を解決するための手段】
本発明は、半導体基板と、前記半導体基板上に形成された第１絶縁膜と、前記第１絶縁膜上に形成され、第１導電型の第１領域、第２導電型で比較的低抵抗な第２領域、並びに、前記第１領域と前記第２領域との間の第２導電型で比較的高抵抗な第３領域を有する第１半導体層とを備える半導体装置に適用されるものである。
【００１５】
本発明の第一の局面によれば、前記半導体装置は、前記第１半導体層底部に形成された第１導電型の第４領域と、前記第１絶縁膜上に立設され、前記第４領域を複数に分割する第２絶縁膜とを備える。
【００１６】
本発明の第二の局面によれば、前記半導体装置は、前記第１絶縁膜の少なくとも片面側に形成された導電性膜と、前記導電性膜を複数に分割すると共に前記半導体基板および前記第１半導体層から絶縁する第３絶縁膜を備える。
【００１７】
本発明の第三の局面によれば、前記半導体装置は、前記第１絶縁膜内に、互いに絶縁された複数の導電性膜を備え、前記複数の導電性膜のそれぞれに、外部から所定の電位を印加可能である。
【００１８】
本発明の第四の局面によれば、前記半導体装置は、前記第１半導体層側面に形成された第４絶縁膜と、前記第４絶縁膜を介して前記第１半導体層に沿設され、前記第１領域と前記第２領域との間の電圧を段階的に分圧する分圧素子を備える。
【００１９】
本発明の第五の局面によれば、前記半導体装置は、前記第１半導体層内部に所定の間隔をもって形成され、前記第１半導体層底面に達する複数の第１導電型の第５領域と、前記第１絶縁膜上に所定の間隔をもって立設され、前記第５領域各々の少なくとも前記第１領域側に形成された第５絶縁膜とを備える。
【００２０】
本発明の第六の局面によれば、前記半導体装置は、前記第１絶縁膜上に立設され、第１半導体層の底部を複数に分割する第６絶縁膜と、前記第２領域に接続した電極と、前記第１半導体層内に前記電極に接するように形成された第１導電型の第６領域とを備える。
【００２１】
【発明の実施の形態】
以下の実施の形態においては、本発明を適用する半導体素子をＰｉＮダイオードとして説明する。但し、本発明の適用はＰｉＮダイオードに限定されるものではなく、それと等価な構造を含む例えばＭＯＳＦＥＴ、ＩＧＢＴ、バイポーラトランジスタ等にも広く適用可能である。
【００２２】
＜実施の形態１＞
図１および図２は、本発明の実施の形態１に係る半導体装置の構成を示す図であり、それぞれ当該半導体装置の断面図および上面図である。上面図では、説明の簡単のためアノード電極５およびカソード電極６の図示は省略している。これらの図に示すように、半導体装置は、シリコン基板１、第１絶縁膜であるＢＯＸ（Bottom OXide layer）層２、半導体層１０（第１半導体層）から成るＳＯＩ構造を有する。半導体層１０には、Ｐ型（第１導電型）の第１領域である第１のＰ型領域１１、Ｎ型（第２導電型）で比較的低抵抗な第２領域であるＮ+型領域１２、および、Ｐ型領域１１とＮ+型領域１２との間のＮ型で比較的高抵抗な第３領域であるＮ-型領域１３が形成される。即ち、第１のＰ型領域１１をアノード、Ｎ+型領域１２をカソードとするＰｉＮダイオードを構成している。当該ＰｉＮダイオードの周囲には分離酸化膜３が形成され、他の素子と絶縁分離される。また、シリコン基板１の裏面には裏面電極４が、第１のＰ型領域１１上にはアノード電極５、Ｎ+領域にはカソード電極６が、それぞれ形成される。
【００２３】
本実施の形態においては、半導体層１０の底部に、Ｐ型の第４領域である第２のＰ型領域１４が形成される。この第２のＰ型領域１４は、Ｎ+型領域１２の真下を含む領域に形成される。そしてＢＯＸ層２上には、第２のＰ型領域１４を複数に分割するように、第２絶縁膜である絶縁酸化膜２１が立設される。図２の如く、絶縁酸化膜２１は第２のＰ型領域１４を、第１のＰ型領域１１とＮ+型領域１２との間で、複数に区分する。なお、図１および図２においては、第２のＰ型領域１４と絶縁酸化膜２１とから成る部分は、半導体層１０底面の一部にのみ形成されているが、底面全部に形成してもよい。
【００２４】
この構造において第２のＰ型領域１４は、フローティング状態となっている。そのため、０Ｖにされたアノード（第１のＰ型領域１１）およびシリコン基板１に対し、カソード（Ｎ+型領域１２）に正の電圧が加わった状態（逆バイアス状態）では、複数に分割された第２のＰ型領域１４の中でＮ+型領域１２に近いもの程、高い電位になる。即ち、Ｎ+型領域１２真下の第２のＰ型領域１４はほぼ第１のＮ+型領域１２と同一の電圧となる。そして、そこから第１のＰ型領域１１に近付くにつれて第２のＰ型領域１４の電位が低くなる状態が得られる。
【００２５】
このときのＮ+型領域１２の真下方向における電界分布を図３に示す。図３におけるｄ１〜ｄ５は、図１に付してあるものに対応している。この図から分かるように、Ｎ+型領域１２とシリコン基板１との間で、電界の大半はＢＯＸ層２内部に押し込められる。よって、理論的な耐圧限界はおよそＢＯＸ層２の破壊電圧まで上昇させることが可能であり、１０００Ｖ以上の耐圧クラスにまで対応可能なダイオード構造が実現できる。また逆バイアス状態では、第２のＰ型領域１４はプラスチャージされている状態にある。第２のＰ型領域１４の電界方向側（シリコン基板１側、並びに第１のＰ型領域１１側）にはＢＯＸ層２および絶縁酸化膜２１が存在するのでその電荷は移動できず、アバランシェ現象を生じさせない。
【００２６】
ここで、図１の構造で第２のＰ型領域１４が無い場合を考える。その場合も、電界方向側にＢＯＸ層２と絶縁酸化膜２１が存在する、半導体層１０の底面付近に強い電界が発生するため、Ｎ-型領域１３とＢＯＸ層２との界面でアバランシェ現象が起こる。このアバランシェ現象で発生したホール電流がＮ-型領域１３の底面に溜まって、Ｐ型領域１４と同様のＰ型の反転層が形成される。よって、第２のＰ型領域１４が無い場合でも、結果的に高耐圧が得られると考えられるが、アバランシェ現象に起因する初期リークや耐圧変動が生じるため、動的な電圧保持には使用しにくい。それに対し、本実施の形態では予めＮ-型領域１３の底面に第２のＰ型領域１４を形成するのでそのような問題は伴わない。
【００２７】
また本実施の形態において、半導体装置は、従来と同様に全て単結晶シリコンとその酸化膜で構成される。その場合、リーク電流の温度特性や、過渡応答特性等は、従来構造（即ち図１において第２のＰ型領域１４および絶縁酸化膜２１が無い構造）の半導体装置と同等である。つまり、ＢＯＸ層上にＳＩＰＯＳ膜を設けることにより高耐圧を得る場合のような、過渡応答性の劣化の問題を伴わない。
【００２８】
次に、本実施の形態に係る半導体装置の形成方法について説明する。まず、第１の手法としては、半導体層１０の形成を２回に分ける方法がある。即ち、まず図４の如く半導体層１０を厚さｔ１だけ堆積し、トレンチエッチングおよび酸化膜埋め込みにより絶縁酸化膜２１を形成し、イオン注入により第２のＰ型領域１４を形成する。その後図５のように半導体層１０を厚さｔ２にする。そして、図６の如くトレンチエッチングおよび酸化膜埋め込みにより分離酸化膜３を形成し、イオン注入により第１の配線１１、Ｎ+型領域１２、Ｎ-型領域１３のそれぞれを形成する。
【００２９】
また、第２の手法としては、予め第２のＰ型領域１４および絶縁酸化膜２１を形成した半導体層１０を用意し、それを図７の如くＢＯＸ層２上に張り合わせる方法である。張り合わせ後は、上記第１の手法と同様に図６の如く分離酸化膜３、第１の配線１１、Ｎ+型領域１２、Ｎ-型領域１３を形成する。
【００３０】
本実施の形態では、図２のように、複数に分割された第２のＰ型領域１４のそれぞれがストライプ状に並設される構成を示したが、第２のＰ型領域１４の分割パターンはこの形状に限定されるものではない。例えば、図８の如くブロック状の分割パターンにしてもよく、この場合も上記と同様の効果を得ることができる。また、ブロックパターンを半導体層１０底面に均一に配設すれば、上記ストライプパターンの場合と異なり個々のパターンの向きを考慮する必要がなく、第２のＰ型領域１４のパターン設計が容易になる。さらに、ブロックパターンを半導体層１０底部全面に配置するようにすれば、第２のＰ型領域１４形成の際に絶縁酸化膜２１のパターンとのマスク合わせの必要が無くなり、製造プロセスの簡略化を図ることができる。
【００３１】
＜実施の形態２＞
図９は、実施の形態２に係る半導体装置の構成を示す図である。この図において、図１と同様の要素には同一符号を付してあるので、それらの詳細な説明は省略する。同図の如く、本実施の形態に係る半導体装置は、実施の形態１の半導体装置の第２のＰ型領域１４の上に、絶縁酸化膜２２をさらに設けた構成を有している。当該絶縁酸化膜２２は、第２のＰ型領域１４をＰｉＮダイオード（即ち第１の配線１１、Ｎ+型領域１２、Ｎ-型領域１３）から絶縁する。
【００３２】
言い換えれば当該半導体装置は、ＢＯＸ層２の上面側に導電性膜として、第２のＰ型領域１４を有する第２半導体層が形成される。絶縁酸化膜２１は、第２のＰ型領域１４を複数に分割して互いに絶縁する。また絶縁酸化膜２２は、第２のＰ型領域１４を前記第１半導体層から絶縁する。即ち、絶縁酸化膜２１と絶縁酸化膜２２とで第３絶縁膜としての機能している。
【００３３】
また、図示は省略するが、複数の第２のＰ型領域１４のそれぞれには、外部から所定の電圧を印加することが可能である。
【００３４】
第２のＰ型領域１４に外部から電圧を印加して与える場合、逆バイアス状態において、Ｎ+型領域１２真下の第２のＰ型領域１４はほぼ第１のＮ+型領域１２と同一の電位になるように電圧を印加する。さらに、そこから第１のＰ型領域１１に近付くにつれて第２のＰ型領域１４の電位が低くなるように電圧を印加する。つまり、本実施の形態においても、第２のＰ型領域１４のそれぞれが実施の形態１と同様の電圧分布となるようにする。
【００３５】
このときのＮ+型領域１２の真下方向における電界分布を、図１０に示す。実施の形態１と同様、Ｎ+型領域１２とシリコン基板１との間で、電界の大半はＢＯＸ層２内部に押し込められる。それにより半導体装置の高耐圧化が可能になる。また、リーク電流の増加や過渡応答特性の劣化を伴わないことは、実施の形態１で説明したとおりである。
【００３６】
本実施の形態に係る半導体装置の形成方法について説明する。ここでも、半導体層１０の形成を２回に分けて行う第１の手法と、予め第２のＰ型領域１４および絶縁酸化膜２１を形成した半導体層１０を用意しＢＯＸ層２上に張り合わせる第２の手法が考えられる。例えば第２の手法の場合、図１１の如く予め第２のＰ型領域１４、絶縁酸化膜２１，２２を形成した半導体層１０を、ＢＯＸ層２上に張り合わせる。
【００３７】
またその変形例として、図１２のように、半導体層１０側ではなくシリコン基板１の方に、第２のＰ型領域１４、絶縁酸化膜２１，２２を形成して張り合わせてもよい。但しこの場合、Ｎ+型領域１２の真下方向における電界の大半は、第２のＰ型領域１４の下の絶縁酸化膜２２内部に押し込められることとなる。その場合、当該半導体装置の理論的な耐圧限界は絶縁酸化膜２２の破壊電圧となる。そのため、図１１のケースによりも絶縁酸化膜２２を厚く形成することが望ましい。
【００３８】
また本実施の形態では、第２のＰ型領域１４に相当する部分は、導電性を有していれば他のものであってもよい。例えば第２のＰ型領域１４に代えて、Ｎ型領域やポリシリコンを形成してもよい。
【００３９】
導電性膜としてポリシリコンを用いる場合、図１３（ａ）のようにポリシリコン２３をＢＯＸ層２内部に埋め込む構成としてもよい。その場合、例えば次のように形成する。即ち、図１３（ｂ）のように、シリコン基板１側と半導体層１０側の両方にＢＯＸ層２を形成し、片方（図１３（ｂ）ではシリコン基板１側）のＢＯＸ層２に窪みを形成し、その上にポリシリコンを堆積してエッチバックして当該窪み内にポリシリコン２３を埋め込む。そしてその後、両者を張り合わせる。その結果、図１３（ａ）のように、ＢＯＸ層２の内部に互いに絶縁された複数個のポリシリコン２３が形成されることとなる。
【００４０】
図１３（ａ）の構成によれば、図９の構造よりも、容易な工程で形成可能である。但し、図９のケースではＮ+型領域１２の真下方向における電界は、ＢＯＸ層２全体に押し込められるのに対し、図１３（ａ）のケースでは、ＢＯＸ層２内のポリシリコン２３よりも下の部分に電界が押し込められる。よって、図９の構造の方が効果的に耐圧向上を図ることができると言える。
【００４１】
本実施の形態においても、第２のＰ型領域１４と絶縁酸化膜２１とから成る部分は、底全面部に形成されるものであってもよい。また、複数の第２のＰ型領域１４のそれぞれの電位は、外部から印加されるものではなく、第２のＰ型領域１４間相互の容量結合で決まるようにしてもよい。
【００４２】
＜実施の形態３＞
図１４は、実施の形態３に係る半導体装置の構成を示す上面図である。同図において、図１と同様の要素には同一符号を付してある。本実施の形態においては、第１の配線１１、Ｎ+型領域１２、Ｎ-型領域１３から成るＰｉＮダイオードを、図１４の如く細長く形成する。なお、図１４では説明の簡単のため、アノード電極５およびカソード電極６の図示は省略している。当該ＰｉＮダイオードが形成された半導体層１０の周囲、即ち側面には第４絶縁膜としての分離酸化膜３が形成される。分離酸化膜３内には、Ｐ型層３１および複数のダイオード３２が形成される。Ｐ型層３１並びに複数のダイオード３２は、第１のＰ型領域１１とＮ+型領域１２との間に配線３３を介して直列に接続されることで、第１のＰ型領域１１とＮ+型領域１２との間の電圧を多段階的に分圧する分圧素子を構成している。以下、説明の便宜上、分圧素子を構成するダイオード３２を「分圧用ダイオード３２」と称する。
【００４３】
図１４の如く、分圧用ダイオード３２は、Ｎ型領域とそれを囲むＰ型領域とによって形成しており、両者間のｐｎ接合を分離酸化膜３から離している。それにより分圧用ダイオード３２が保持する電圧は分離酸化膜３の電位に影響されない。このため、複数の分圧用ダイオード３２を接続した分圧素子は、第１のＰ型領域１１とＮ+型領域１２との間の電圧を多段階的に分圧することができる。
【００４４】
Ｐ型層３１および分圧用ダイオード３２から成る分圧素子は、半導体層１０に形成されるＰｉＮダイオードの両側に沿設される。このときＮ+型領域１２の両側にはＮ+型領域１２に直接接続されたＰ型層３１が設けられる。従って、逆バイアス状態では、Ｎ+型領域１２の両側のＰ型層３１はほぼ第１のＮ+型領域１２と同一の電圧となる。そして、そこから第１のＰ型領域１１に近付くにつれて、分圧用ダイオード３２のＰ型領域の電位が低くなる状態が得られる。その結果、図１４に点線で示すような等電位線の分布が得られる。
【００４５】
逆バイアス状態で、Ｎ+型領域１２とシリコン基板１との間で最も電界強度が大きくなるは、Ｎ+型領域１２真下のＮ-型領域１３とカソード電極６との界面である。図１５は、図１４に示した半導体装置におけるＡ１−Ａ２線に沿った断面図である。本実施の形態では、Ｎ+型領域１２の両側のＰ型層３１はほぼ第１のＮ+型領域１２と同一の電圧となるので、逆バイアス状態での等電位線は、同図点線に示すような分布となる。最も電界強度が大きくなるＮ-型領域１３とカソード電極６との界面では、電気力線（等電位線に垂直な線）が両側のＰ型層３１の方向に向って曲がることが分かる。その結果、当該界面における電界の集中は緩和されるので、実施の形態１と同様に、半導体層１０に形成されるＰｉＮダイオードは高耐圧化される。
【００４６】
さらにこの構造では、ＰｉＮダイオードを複数個並列接続して大電流化を図る場合には、ＰｉＮダイオードと分圧素子とを交互に並べ、それらを互いに並列接続すればよい。そうすれば、１つの分圧素子を２つのＰｉＮダイオードの高耐圧化に利用できるため、回路面積の増大は抑制される。
【００４７】
また、分圧素子は第１のＰ型領域１１とＮ+型領域１２との間の電圧を順次多段階的に分圧することができるものであればよく、図１４に示した構造に限定されるものではない。図１４の例では、分圧用ダイオード３２内のｐｎ接合を分離酸化膜３から離した構造としていたが、それに代えて図１６に示す分圧用ダイオード３２ａのような構造であってもよい。即ち、分圧用ダイオード３２ａ内のｐｎ接合は、分圧用ダイオード３２ａの半導体層１０に対する面以外の部分で分離酸化膜３に接している。この構造でも、分圧用ダイオード３２ａが保持する電圧は分離酸化膜３の電位に影響されないので、上記と同様にＰｉＮダイオードの高耐圧化の効果を得ることができる。
【００４８】
さらに、図１７の如く、分圧素子をＰｉＮダイオードに並設させた複数個のＰ型層３１と、半導体層１０から離れた位置に形成した複数個の分圧用ダイオード３２ｂによって構成してもよい。それぞれの分圧用ダイオード３２ｂのＰ型領域の電位が、それぞれのＰ型層３１に配線３４を介して印加される。よって、逆バイアス状態において、Ｎ+型領域１２の両側のＰ型層３１はほぼ第１のＮ+型領域１２と同一の電圧となり、そこから第１のＰ型領域１１に近付くにつれて、Ｐ型層３１の電位が低くなる状態が得られる。即ち、図１４および図１５と同様の電圧分布が得られ、それらと同様にＰｉＮダイオードの高耐圧化の効果が得られる。
【００４９】
また図１７のように、分圧用ダイオード３２ｂはＰｉＮダイオードから離れた位置に形成することで、それぞれの分圧用ダイオード３２ｂが保持する電圧はＰｉＮダイオード内の電位に影響されない。ＰｉＮダイオードからの影響を考慮する必要が無いため、分圧用ダイオード３２ｂの構成は任意であってもよい。例えば、ポリシリコン層にＰ型領域とＮ型領域を交互に作り込むことにより、直列に接続された分圧用ダイオード３２ｂが形成すると、ダイオード３２ｂは小型化され、素子形成面積の増加を抑制することができる。なお、Ｐ型層３１は導電性を有するものであればよく、例えばＮ型層やポリシリコン等であってもよい。
【００５０】
また、ＲＥＳＵＲＦ効果を利用したダイオードにおいては、アノード端部（第１のＰ型領域１１とＮ-型領域１３間のｐｎ接合部）と、カソード端部（Ｎ+型領域１２とＮ-型領域１３との境界部）に電界集中が発生する傾向がある。そこで、図１８の如く、第１のＰ型領域１１と同電位になるＰ型層３１およびＮ+型領域１２と同電位になるＰ型層３１を、ＰｉＮダイオードの長さ方向に長く沿設させてもよい。このとき、第１のＰ型領域１１と同電位になるＰ型層３１は少なくともアノード端部に沿設され、Ｎ+型領域１２と同電位になるＰ型層３１は少なくともカソード端部に沿設されるようにする。それにより、等電位線は同図に示すように曲がるためアノード端部およびカソード端部における電界集中は緩和され、ＰｉＮダイオードのさらなる高耐圧化が可能となる。
【００５１】
＜実施の形態４＞
実施の形態１においては、比較的複雑な製造工程を伴う。例えば、図４〜図６に示したように、半導体層の堆積工程、酸化膜の埋め込み工程、イオン注入工程を２回の工程に分ける必要があった。それらをそれぞれ１回の工程で行おうとすると、図１において分離酸化膜３と絶縁酸化膜２１とは同じ高さになり、半導体層１０と第２のＰ型領域１４とは同じ深さに形成される。つまり、第２のＰ型領域１４並びに絶縁酸化膜２１が、半導体層１０上面に到達した構造となる。従って、第２のＰ型領域１４および絶縁酸化膜２１が図２あるいは図８のようなパターンである場合、第１のＰ型領域１１とＮ+型領域１２との間は完全に絶縁分離されてしまい、ダイオードとして機能しなくなる。
【００５２】
本実施の形態においては、この問題を回避するための半導体装置構造を提案する。図１９は、実施の形態４に係る半導体装置の構成を示す上面図である。この図において、図１と同様の要素には同一符号を付してある。また、アノード電極５およびカソード電極６の図示は省略している。ＢＯＸ層２上に立設される第５絶縁膜としての絶縁酸化膜２１は、半導体層１０の上面にまで達しており、当該半導体層１０内のＮ-型領域１３でＮ+型領域１２側に凹み部４０を有している。そして絶縁酸化膜２１の凹み部４０内に第５領域としての第２のＰ型領域１４が形成される。言い換えれば、絶縁酸化膜２１は、第２のＰ型領域１４のアノード（第１のＰ型領域１１）側に形成されている。図示は省略するが、凹み部４０および第２のＰ型領域１４はＢＯＸ層２にまで達している。絶縁酸化膜２１および第２のＰ型領域１４は、第１のＰ型領域１１とＮ+型領域１２との間を完全に絶縁分離しないように互いに所定の間隔をもって配置される。従って、半導体層１０のダイオードとしての機能は保持される。
【００５３】
つまり、図１９の例では、半導体層１０の中央部にＰｉＮダイオードが形成される。そして、中央のダイオードの両サイドに、フローティング状態の第２のＰ型領域１４が形成され、それぞれの第２のＰ型領域１４のアノード（第１のＰ型領域１１）側に、絶縁酸化膜２１が形成された構成となっている。
【００５４】
第２のＰ型領域１４は、カソード側の面ではＮ-型領域３と接している。よって、逆バイアス状態では、Ｎ-型領域１３に近い第２のＰ型領域１４の電位はカソード電位とほぼ同等になる。そして、そこから第１のＰ型領域１１に近付くにつれて第２のＰ型領域１４の電位が低くなる状態が得られる。従って、当該半導体装置内に上記実施の形態３に類似した電圧分布を得ることができる。その結果、実施の形態３と同様の原理で半導体装置の高耐圧化を図ることができる。
【００５５】
なお、逆バイアス状態では、第２のＰ型領域１４はプラスチャージされている状態にあるが、電界方向に対してはＢＯＸ層２と絶縁酸化膜２１が存在する。よって、その電荷は移動出来ないのでアバランシェ現象を生じさせない。また、第２のＰ型領域１４および絶縁酸化膜２１は、半導体層１０の上面に達しているので、それぞれ第１のＰ型領域１１および分離酸化膜３と同一の工程で、同時に形成可能である。従って、当該半導体装置の製造工程の簡略化に寄与できる。
【００５６】
図１９では、第２のＰ型領域１４は、凹み部４０内に形成される構成を示したが、例えば図２０のように第２のＰ型領域１４を絶縁酸化膜２１が完全に囲むように形成してもよい。但し、その場合は実施の形態２と同様に、外部から所定の電圧を与える、あるいは、第２のＰ型領域１４間相互の容量結合を利用してそれぞれの電位を決定する必要がある。
【００５７】
また、図１９および図２０では、半導体層１０の中央部にＰｉＮダイオードが形成されるように、その両サイドに第２のＰ型領域１４および絶縁酸化膜２１を直線的に配置した。しかし例えば図２１の如く、第２のＰ型領域１４および絶縁酸化膜２１を、第１のＰ型領域１１とＮ+型領域１２との間で非直線状に配設してもよい。即ち、ＰｉＮダイオードの長さ方向に対して第２のＰ型領域１４および絶縁酸化膜２１をずらしながら互い違いに配設し、第１のＰ型領域１１とＮ+型領域１２との間が、Ｎ-型領域１３を通して直線で結ばれないようにする。それにより、キャリアの直線的な走行距離が短く制限される。アバランシェ現象は電子とホールによる正帰還による現象であるため、キャリアの直線的な走行距離が短くなると（１μｍ以下）アバランシェ現象が起こりにくくなる。この効果により、より高耐圧化が可能となる。
【００５８】
＜実施の形態５＞
図２２は、実施の形態５に係る半導体装置の構成を示す断面図である。同図において、図１と同様の要素には同一符号を付してある。実施の形態１とは、Ｎ+型領域１２が半導体層１０の底面にまで達している、即ち、ＢＯＸ層２にまで達している点で異なる。
【００５９】
本実施の形態における、逆バイアス状態でのＮ+型領域１２の真下方向における電界分布を、図２３に示す。図２３におけるｄ１〜ｄ３は、図２２に付しているものに対応している。この図から分かるように、Ｎ+型領域１２下方向の電界をＢＯＸ層２にほぼ完全に押し込めることができる。また、第２のＰ型領域１４は実施の形態１と同様に機能し、ＢＯＸ層２と半導体層１０との界面における電界集中が抑制される。結果として、アノード−カソード間で１次元ダイオード構造に近い電界分布を得ることができる。実施の形態１ではＮ+型領域１２の底部のコーナー部分（図１ではＮ+型領域１２の左下部）で電界集中が発生する可能性があり、それが耐圧向上の弊害となるケースも考えられる。しかし、本実施の形態ではそのような電界集中は発生しないため、実施の形態１よりも更に耐圧向上を図ることができる。
【００６０】
なお、ここでは実施の形態１の構成に対して、Ｎ+型領域１２が半導体層１０の底面に達する構造を説明したが、本実施の形態の適用はそれに限定されるものではない。例えば、上記実施の形態２〜４の構成に対しても、Ｎ+型領域１２が半導体層１０の底面に達するように形成することにより耐圧向上の効果を得ることができる。
【００６１】
＜実施の形態６＞
図２４は、実施の形態６に係る半導体装置の構成を示す断面図である。同図において、図１と同様の要素には同一符号を付してある。本実施の形態では、実施の形態１とは異なり絶縁酸化膜２１の間に第２のＰ型領域１４を予め形成しない。即ち、絶縁酸化膜２１は、半導体層１０の底面を分割するようにＢＯＸ層２上に立設された第６絶縁膜である。また、半導体層１０内には、カソード電極６に接する第６領域である第３のＰ型領域４１が形成される。
【００６２】
この構造を有するダイオードが逆バイアス状態になり、半導体層１０内に生じる空乏層がＰ型領域１４に達すると、ホールが第２のＰ型領域１４から半導体層１０底面に供給されＰ型反転層４２が迅速に形成される。またＰ型反転層４２が形成されると、Ｐ型領域１４に達した空乏層が再び縮み、ホール電流は止まる。
【００６３】
このときのＮ+型領域１２の真下方向における電界分布を、図２５に示す。図２５におけるｄ１〜ｄ４は、図２４に付しているものに対応している。この図から分かるように、Ｎ+型領域１２とシリコン基板１との間で、電界の大半はＢＯＸ層２内部に押し込められる。つまりＰ型反転層４２は、実施の形態１における第２のＰ型領域１４と同様の機能を果たす。従って、半導体装置の高耐圧化の効果を得ることができる。
【００６４】
このようにＰ型反転層４２が形成される機構がアバランシェ現象に依存しないため、Ｐ型反転層４２形成の際の初期リークは抑制されている。さらに、比較的低電圧でＰ型反転層４２が形成されるため、電圧印可に対する過渡応答特性は改善される。
【００６５】
【発明の効果】
以上説明したように、本発明に係る半導体装置によれば、第１半導体層と第１絶縁膜との境界部分、特に第２領域の下方向における当該境界部分における電界集中を緩和することができる。それにより、当該半導体装置は高耐圧化される。また、高耐圧を得るための機構にアバランシェ現象を伴わないため、電圧印加に伴う初期リークや耐圧変動は生じないので、動的な電圧保持の用途にも適している。さらに、電圧印可に対する過渡応答特性の劣化は伴わない。
【図面の簡単な説明】
【図１】 実施の形態１に係る半導体装置の構成を示す図である。
【図２】 実施の形態１に係る半導体装置の構成を示す図である。
【図３】 実施の形態１に係る半導体装置のカソードの真下方向における電界分布図である。
【図４】 実施の形態１に係る半導体装置の製造工程を説明するための図である。
【図５】 実施の形態１に係る半導体装置の製造工程を説明するための図である。
【図６】 実施の形態１に係る半導体装置の製造工程を説明するための図である。
【図７】 実施の形態１に係る半導体装置の製造工程を説明するための図である。
【図８】 実施の形態１の変形例を説明するための図である。
【図９】 実施の形態２に係る半導体装置の構成を示す図である。
【図１０】 実施の形態２に係る半導体装置のカソードの真下方向における電界分布図である。
【図１１】 実施の形態２に係る半導体装置の製造工程を説明するための図である。
【図１２】 実施の形態２の変形例を説明するための図である。
【図１３】 実施の形態２の変形例を説明するための図である。
【図１４】 実施の形態３に係る半導体装置の構成を示す図である。
【図１５】 実施の形態３に係る半導体装置の構成を示す図である。
【図１６】 実施の形態３の変形例を説明するための図である。
【図１７】 実施の形態３の変形例を説明するための図である。
【図１８】 実施の形態３の変形例を説明するための図である。
【図１９】 実施の形態４に係る半導体装置の構成を示す図である。
【図２０】 実施の形態４の変形例を説明するための図である。
【図２１】 実施の形態４の変形例を説明するための図である。
【図２２】 実施の形態５に係る半導体装置の構成を示す図である。
【図２３】 実施の形態５に係る半導体装置のカソードの真下方向における電界分布図である。
【図２４】 実施の形態６に係る半導体装置の構成を示す図である。
【図２５】 実施の形態６に係る半導体装置のカソードの真下方向における電界分布図である。
【符号の説明】
１ シリコン基板、２ ＢＯＸ層、３ 分離酸化膜、４ 裏面電極、５ アノード電極、６ カソード電極、１０ 半導体層、１１ 第１のＰ型領域、１２ Ｎ+型領域、１３ Ｎ-型領域、１４ 第２のＰ型領域、２１ 絶縁酸化膜、２２絶縁酸化膜、２３ ポリシリコン、３１ Ｐ型層、３２ 分圧用ダイオード、３３，３４ 配線、４０ 凹み部、４１ 第３のＰ型領域、４２ 反転層。
Claims (18)
- 半導体基板と、
前記半導体基板上に形成された第１絶縁膜と、
前記第１絶縁膜上に形成され、第１導電型の第１領域、第２導電型で比較的低抵抗な第２領域、並びに、前記第１領域と前記第２領域との間の第２導電型で比較的高抵抗な第３領域を有する第１半導体層とを備える半導体装置であって、
前記第１半導体層底部に形成された第１導電型の第４領域と、
前記第１絶縁膜上に立設され、前記第４領域を複数に分割する第２絶縁膜とを備える
ことを特徴とする半導体装置。 - 請求項１に記載の半導体装置であって、
前記第４領域は、少なくとも前記第２領域の真下の領域に形成される
ことを特徴とする半導体装置。 - 請求項１に記載の半導体装置であって、
前記第２領域は、前記第１半導体層上面から底面にまで達している
ことを特徴とする半導体装置。 - 半導体基板と、
前記半導体基板上に形成された第１絶縁膜と、
前記第１絶縁膜上に形成され、第１導電型の第１領域、第２導電型で比較的低抵抗な第２領域、並びに、前記第１領域と前記第２領域との間の第２導電型で比較的高抵抗な第３領域を有する第１半導体層とを備える半導体装置であって、
前記第１絶縁膜の少なくとも片面側に形成された導電性膜と、
前記導電性膜を、複数に分割すると共に前記半導体基板および前記第１半導体層から絶縁する第３絶縁膜を備え、
前記複数に分割された導電性膜のうち前記第２領域に近いものが前記第２領域とほぼ同一の電位になり、さらにそこから前記第１領域に近付くにつれて前記複数に分割された前記導電性膜の電位が低くなるように、前記複数に分割された導電性膜のそれぞれに外部から電圧を印加可能である
ことを特徴とする半導体装置。 - 請求項４に記載の半導体装置であって、
前記導電性膜は、所定の導電型の第２半導体層である
ことを特徴とする半導体装置。 - 半導体基板と、
前記半導体基板上に形成された第１絶縁膜と、
前記第１絶縁膜上に形成され、第１導電型の第１領域、第２導電型で比較的低抵抗な第２領域、並びに、前記第１領域と前記第２領域との間の第２導電型で比較的高抵抗な第３領域を有する第１半導体層とを備える半導体装置であって、
前記第１絶縁膜内に、互いに絶縁された複数の導電性膜を備え、
前記複数に分割された導電性膜のうち前記第２領域に近いものが前記第２領域とほぼ同一の電位になり、さらにそこから前記第１領域に近付くにつれて前記複数に分割された前記導電性膜の電位が低くなるように、前記複数に分割された導電性膜のそれぞれに外部から電圧を印加可能である
ことを特徴とする半導体装置。 - 請求項４から請求項６のいずれかに記載の半導体装置であって、
前記導電性膜は、少なくとも前記第２領域の真下の領域に形成される
ことを特徴とする半導体装置。 - 請求項４から請求項７のいずれかに記載の半導体装置であって、
前記第２領域は、前記第１半導体層上面から底面にまで達している
ことを特徴とする半導体装置。 - 半導体基板と、
前記半導体基板上に形成された第１絶縁膜と、
前記第１絶縁膜上に形成され、第１導電型の第１領域、第２導電型で比較的低抵抗な第２領域、並びに、前記第１領域と前記第２領域との間の第２導電型で比較的高抵抗な第３領域を有する第１半導体層とを備える半導体装置であって、
前記第１半導体層側面に形成された第４絶縁膜と、
前記第４絶縁膜を介して前記第１半導体層に沿設され、前記第１領域と前記第２領域との間の電圧を段階的に分圧する分圧素子を備える
ことを特徴とする半導体装置。 - 請求項９に記載の半導体装置であって、
前記分圧素子は、直列に接続された複数個のダイオードを備える
ことを特徴とする半導体装置。 - 半導体基板と、
前記半導体基板上に形成された第１絶縁膜と、
前記第１絶縁膜上に形成され、第１導電型の第１領域、第２導電型で比較的低抵抗な第２領域、並びに、前記第１領域と前記第２領域との間の第２導電型で比較的高抵抗な第３領域を有する第１半導体層とを備える半導体装置であって、
前記第１半導体層内部に、前記第１領域と前記第２領域との間を完全に絶縁分離しないように互いに所定の間隔をもって形成され、前記第１半導体層底面に達する複数の第１導電型の第５領域と、
前記第１絶縁膜上に、前記第１領域と前記第２領域との間を完全に絶縁分離しないように互いに所定の間隔をもって立設され、前記第５領域各々の少なくとも前記第１領域側に形成された第５絶縁膜とを備える
ことを特徴とする半導体装置。 - 請求項１１に記載の半導体装置であって、
前記第５絶縁膜は、前記第１半導体層の上面に達している
ことを特徴とする半導体装置。 - 請求項１１に記載の半導体装置であって、
前記第５絶縁膜は、前記第５領域の各々を囲む
ことを特徴とする半導体装置。 - 請求項１２に記載の半導体装置であって、
前記第５絶縁膜は、前記第５領域の各々を囲み、
前記複数の前記第５領域のうち前記第２領域に近いものが前記第２領域とほぼ同一の電位になり、そこから前記第１領域に近付くにつれて前記複数の第５領域の電位が低くなるように、前記複数の第５領域のそれぞれに外部から電圧を印加可能である
ことを特徴とする半導体装置。 - 請求項１２から請求項１４のいずれかに記載の半導体装置であって、
前記複数個の第５絶縁膜は、前記第１領域と前記第２領域との間に、非直線的に配設されている
ことを特徴とする半導体装置。 - 請求項１１に記載の半導体装置であって、
前記第５領域は、少なくとも前記第２領域の真下の領域に形成される
ことを特徴とする半導体装置。 - 請求項１１に記載の半導体装置であって、
前記第２領域は、前記第１半導体層上面から底面にまで達している
ことを特徴とする半導体装置。 - 半導体基板と、
前記半導体基板上に形成された第１絶縁膜と、
前記第１絶縁膜上に形成され、第１導電型の第１領域、第２導電型で比較的低抵抗な第２領域、並びに、前記第１領域と前記第２領域との間の第２導電型で比較的高抵抗な第３領域を有する第１半導体層とを備える半導体装置であって、
前記第１絶縁膜上に立設され、第１半導体層の底部を複数に分割する第６絶縁膜と、
前記第２領域に接続した電極と、
前記第１半導体層内に前記電極に接するように形成された第１導電型の第６領域とを備える
ことを特徴とする半導体装置。
Priority Applications (9)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003132756A JP4204895B2 (ja) | 2003-05-12 | 2003-05-12 | 半導体装置 |
| US10/655,037 US6921945B2 (en) | 2003-05-12 | 2003-09-05 | Semiconductor device with structure for improving breakdown voltage |
| KR10-2003-0064381A KR100537701B1 (ko) | 2003-05-12 | 2003-09-17 | 반도체 장치 |
| TW092126066A TWI224871B (en) | 2003-05-12 | 2003-09-22 | Semiconductor device |
| DE102004002723A DE102004002723B4 (de) | 2003-05-12 | 2004-01-19 | Halbleiterbauelement mit einem SOI-Aufbau |
| CNB200410003343XA CN100431171C (zh) | 2003-05-12 | 2004-01-19 | 半导体装置 |
| US11/134,352 US20050212042A1 (en) | 2003-05-12 | 2005-05-23 | Semiconductor device with structure for improving breakdown voltage |
| KR1020050056799A KR100567295B1 (ko) | 2003-05-12 | 2005-06-29 | 반도체 장치 |
| US12/177,707 US7855427B2 (en) | 2003-05-12 | 2008-07-22 | Semiconductor device with a plurality of isolated conductive films |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003132756A JP4204895B2 (ja) | 2003-05-12 | 2003-05-12 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004335922A JP2004335922A (ja) | 2004-11-25 |
| JP4204895B2 true JP4204895B2 (ja) | 2009-01-07 |
Family
ID=33410631
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003132756A Expired - Lifetime JP4204895B2 (ja) | 2003-05-12 | 2003-05-12 | 半導体装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (3) | US6921945B2 (ja) |
| JP (1) | JP4204895B2 (ja) |
| KR (2) | KR100537701B1 (ja) |
| CN (1) | CN100431171C (ja) |
| DE (1) | DE102004002723B4 (ja) |
| TW (1) | TWI224871B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102010041547A1 (de) | 2009-09-30 | 2011-04-07 | Denso Corporation, Kariya-City | Halbleitervorrichtung mit einem SOI-Substrat und Verfahren zur Herstellung derselben |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW584953B (en) * | 2003-04-25 | 2004-04-21 | Toppoly Optoelectronics Corp | ESD protection device with thick poly film, electronic device and method for forming the same |
| JP5017926B2 (ja) * | 2005-09-28 | 2012-09-05 | 株式会社デンソー | 半導体装置およびその製造方法 |
| DE102006022587B3 (de) * | 2006-05-15 | 2007-11-22 | Infineon Technologies Austria Ag | Lateraler SOI-Transistor |
| JP5194273B2 (ja) * | 2007-09-20 | 2013-05-08 | 三菱電機株式会社 | 半導体装置 |
| JP2010098189A (ja) * | 2008-10-17 | 2010-04-30 | Toshiba Corp | 半導体装置 |
| US8759942B2 (en) | 2009-05-22 | 2014-06-24 | X-Fab Semiconductor Foundries Ag | Semiconductor device comprising an isolation trench including semiconductor islands |
| JP5012978B2 (ja) * | 2009-09-30 | 2012-08-29 | 株式会社デンソー | 半導体装置およびその製造方法 |
| US8154078B2 (en) * | 2010-02-17 | 2012-04-10 | Vanguard International Semiconductor Corporation | Semiconductor structure and fabrication method thereof |
| JP5565309B2 (ja) * | 2010-12-29 | 2014-08-06 | 三菱電機株式会社 | 半導体装置 |
| JP5739767B2 (ja) * | 2011-08-23 | 2015-06-24 | 株式会社東芝 | 誘電体分離基板および半導体装置 |
| JP6479533B2 (ja) * | 2015-03-31 | 2019-03-06 | ラピスセミコンダクタ株式会社 | 半導体装置および半導体装置の製造方法 |
| JP7404600B2 (ja) | 2019-11-01 | 2023-12-26 | 株式会社東海理化電機製作所 | 半導体集積回路 |
| CN117438459A (zh) * | 2022-07-12 | 2024-01-23 | 无锡华润上华科技有限公司 | 半导体器件及其制备方法 |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2700096A (en) * | 1952-11-17 | 1955-01-18 | James D Clements | Electrically heated windshield scraper |
| US3898429A (en) * | 1974-01-14 | 1975-08-05 | John Chodak | Portable electric water heating device for melting snow |
| GB1558506A (en) * | 1976-08-09 | 1980-01-03 | Mullard Ltd | Semiconductor devices having a rectifying metalto-semicondductor junction |
| US4275476A (en) * | 1979-09-19 | 1981-06-30 | Hopkins Manufacturing Corporation | Ice scraper |
| US5343067A (en) * | 1987-02-26 | 1994-08-30 | Kabushiki Kaisha Toshiba | High breakdown voltage semiconductor device |
| US5189756A (en) * | 1990-12-17 | 1993-03-02 | Tamae Sprunger | Snow and ice remover |
| JP2739018B2 (ja) * | 1992-10-21 | 1998-04-08 | 三菱電機株式会社 | 誘電体分離半導体装置及びその製造方法 |
| US5333342A (en) * | 1993-01-15 | 1994-08-02 | Huang Tien Tsai | Multi-purpose snow scrapper |
| US5357646A (en) * | 1993-06-07 | 1994-10-25 | Kim David H J | Heated ice scraper |
| JP3959125B2 (ja) | 1994-09-14 | 2007-08-15 | 株式会社東芝 | 半導体装置 |
| AU5025296A (en) * | 1995-07-07 | 1997-02-10 | Marvin Fabrikant | Heater for a liquid or gel container |
| JP3476978B2 (ja) | 1995-10-02 | 2003-12-10 | 三菱電機株式会社 | 絶縁体分離半導体装置およびその製造方法 |
| US5908255A (en) * | 1996-09-12 | 1999-06-01 | Branch; Derico S. | Deicing and snow broom device |
| DE19713980C2 (de) * | 1997-04-04 | 1999-03-18 | Siemens Ag | Leistungsdiode, Herstellungsverfahren für diese und Verwendung derselben (FCI-Diode) |
| SE9704149D0 (sv) * | 1997-11-13 | 1997-11-13 | Abb Research Ltd | A semiconductor device of SiC and a transistor of SiC having an insulated gate |
| DE19823944A1 (de) * | 1998-05-28 | 1999-12-02 | Siemens Ag | Leistungsdioden-Struktur |
| JP2000022140A (ja) | 1998-06-26 | 2000-01-21 | Nissan Motor Co Ltd | 半導体装置及びその製造方法 |
| US5973294A (en) * | 1998-08-17 | 1999-10-26 | Schatt; Michael | Heated windshield scraper device |
| US6465860B2 (en) * | 1998-09-01 | 2002-10-15 | Kabushiki Kaisha Toshiba | Multi-wavelength semiconductor image sensor and method of manufacturing the same |
| US6283656B1 (en) * | 1998-11-19 | 2001-09-04 | Yuan Qing Jiang | Handheld windshield de-icer |
| US6044563A (en) * | 1999-03-05 | 2000-04-04 | Stallman; Tammy A. | Ice scraper with retractable cord |
| GB0003186D0 (en) * | 2000-02-12 | 2000-04-05 | Koninkl Philips Electronics Nv | A semiconductor device |
| SE0004377D0 (sv) * | 2000-11-29 | 2000-11-29 | Abb Research Ltd | A semiconductor device and a method for production thereof |
| US6909149B2 (en) * | 2003-04-16 | 2005-06-21 | Sarnoff Corporation | Low voltage silicon controlled rectifier (SCR) for electrostatic discharge (ESD) protection of silicon-on-insulator technologies |
-
2003
- 2003-05-12 JP JP2003132756A patent/JP4204895B2/ja not_active Expired - Lifetime
- 2003-09-05 US US10/655,037 patent/US6921945B2/en not_active Expired - Lifetime
- 2003-09-17 KR KR10-2003-0064381A patent/KR100537701B1/ko active IP Right Grant
- 2003-09-22 TW TW092126066A patent/TWI224871B/zh not_active IP Right Cessation
-
2004
- 2004-01-19 CN CNB200410003343XA patent/CN100431171C/zh not_active Expired - Lifetime
- 2004-01-19 DE DE102004002723A patent/DE102004002723B4/de not_active Expired - Lifetime
-
2005
- 2005-05-23 US US11/134,352 patent/US20050212042A1/en not_active Abandoned
- 2005-06-29 KR KR1020050056799A patent/KR100567295B1/ko active IP Right Grant
-
2008
- 2008-07-22 US US12/177,707 patent/US7855427B2/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102010041547A1 (de) | 2009-09-30 | 2011-04-07 | Denso Corporation, Kariya-City | Halbleitervorrichtung mit einem SOI-Substrat und Verfahren zur Herstellung derselben |
Also Published As
| Publication number | Publication date |
|---|---|
| DE102004002723B4 (de) | 2009-12-17 |
| KR20040098491A (ko) | 2004-11-20 |
| CN1551374A (zh) | 2004-12-01 |
| US7855427B2 (en) | 2010-12-21 |
| TW200425528A (en) | 2004-11-16 |
| US20050212042A1 (en) | 2005-09-29 |
| US20040227188A1 (en) | 2004-11-18 |
| DE102004002723A1 (de) | 2004-12-09 |
| JP2004335922A (ja) | 2004-11-25 |
| US6921945B2 (en) | 2005-07-26 |
| TWI224871B (en) | 2004-12-01 |
| KR100537701B1 (ko) | 2005-12-20 |
| US20080290443A1 (en) | 2008-11-27 |
| CN100431171C (zh) | 2008-11-05 |
| KR100567295B1 (ko) | 2006-04-04 |
| KR20050074423A (ko) | 2005-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100567295B1 (ko) | 반도체 장치 | |
| JP5458809B2 (ja) | 半導体装置 | |
| TWI407548B (zh) | 積體有感應電晶體的分立功率金屬氧化物半導體場效應電晶體 | |
| KR101404906B1 (ko) | 자기-바이어스 전극을 포함하는 수평형 전력 디바이스 | |
| JP6021908B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| CN102792448B (zh) | 半导体器件 | |
| US9653598B2 (en) | Transistor component | |
| US8742534B2 (en) | Semiconductor device having lateral diode | |
| KR101966148B1 (ko) | 개선된 종단 구조를 구비한 고전압 트렌치 dmos 소자 | |
| JP5891023B2 (ja) | 半導体装置及びそれを用いた電力変換装置 | |
| JP4185507B2 (ja) | ディープ・トレンチ・スーパースイッチング装置 | |
| JP5637188B2 (ja) | 横型素子を有する半導体装置 | |
| KR102066310B1 (ko) | 전력용 반도체 소자 | |
| WO2007024467A2 (en) | Semiconductor devices employing poly-filled trenches | |
| KR20060045747A (ko) | 유전체 분리형 반도체 장치 | |
| JP6576926B2 (ja) | 半導体装置のエッジ終端および対応する製造方法 | |
| KR20060040592A (ko) | 에지 종단 구조체를 갖는 반도체 장치 및 그 형성 방법 | |
| CN109962111A (zh) | 半导体器件及其制造方法 | |
| KR20190106781A (ko) | 반도체 장치 | |
| US20090184373A1 (en) | Semiconductor device and method for manufacturing a semiconductor device | |
| JP3354127B2 (ja) | 高電圧素子及びその製造方法 | |
| CN108470772B (zh) | 一种soi半导体器件及其形成方法 | |
| CN113314599B (zh) | 复合终端结构及其制备方法 | |
| KR20040111710A (ko) | 트렌치-게이트 반도체 디바이스와 그 제조 방법 및트렌치-게이트 반도체 디바이스를 포함하는 모듈 | |
| CN215183974U (zh) | 复合终端结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050620 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071009 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080610 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080722 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080722 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081014 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081015 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111024 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4204895 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121024 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131024 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |