JP5676017B2 - オン抵抗が低減された半導体装置 - Google Patents

オン抵抗が低減された半導体装置 Download PDF

Info

Publication number
JP5676017B2
JP5676017B2 JP2013552119A JP2013552119A JP5676017B2 JP 5676017 B2 JP5676017 B2 JP 5676017B2 JP 2013552119 A JP2013552119 A JP 2013552119A JP 2013552119 A JP2013552119 A JP 2013552119A JP 5676017 B2 JP5676017 B2 JP 5676017B2
Authority
JP
Japan
Prior art keywords
layer
conductivity type
doped
high concentration
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013552119A
Other languages
English (en)
Other versions
JP2014508406A (ja
Inventor
クゥ ニン
クゥ ニン
ゲアラッハ アルフレート
ゲアラッハ アルフレート
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of JP2014508406A publication Critical patent/JP2014508406A/ja
Application granted granted Critical
Publication of JP5676017B2 publication Critical patent/JP5676017B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Description

本発明は、オン抵抗が低減された半導体装置に関する。
背景技術
電力用ＭＯＳ電界効果トランジスタはかなり以前から、電力用エレクトロニクスにおける用途のための高速スイッチとして用いられている。プレーナ型の二重拡散構造（ＤＭＯＳ）のほかに、トレンチ構造を備えた電力用ＭＯＳＦＥＴ（トレンチＭＯＳ）が使用されることも多くなってきている。
図１には、トレンチＭＯＳの配置について簡略化した断面図が描かれている。高濃度でｎ+ドーピングされたシリコン基板１の上に、ｎドーピングされたシリコン層２（エピ層）が設けられており、この層には多数のトレンチ３が形成されている。ただし図１には例示のため、１つのトレンチだけしか描かれていない。トレンチの側壁と底部にはそれぞれ、主として二酸化シリコンから成る薄い誘電層４が設けられている。トレンチ内部には導電性材料５が充填されており、例えばドーピングされたポリシリコンが充填されている。各トレンチの間にはｐドーピングされた層（ｐウェル）６が設けられている。ｐドーピングされたこの層の表面には、高濃度でｎ+ドーピングされた領域８（ソース）と高濃度でｐ+ドーピングされた領域７（ｐウェルとの接続用）が形成されている。構造全体の表面は導電層９例えばアルミニウムによって覆われており、これはｐ+ドーピングされた層７及びｎ+ドーピングされた層８とオーミックコンタクトを形成している。厚い誘電層１０例えばＣＶＤ酸化物層によって、導電性のポリシリコン層５が金属化層９から絶縁されている。厚い誘電層１０例えばＣＶＤ酸化物層によって、導電性のポリシリコン層５が金属化層９から絶縁されている。ポリシリコン層５は互いに、および図示されていない金属製のゲートコンタクトと、ガルバニックに接続されている。この目的でチップ表面の所定の個所において、誘電層１０と金属層９が開放されている。ポリシリコン層５の上でこの金属開口部に、さらに別の図示されていない金属層が取り付けられており、この金属層は、金属化層９とは電気的に絶縁されておりアイランド状に形成されている。この金属層はポリシリコン層５と接触しており、ゲート端子として用いられる。
チップ裏面にも金属化層１１が設けられている。金属化層１１は、高濃度でｎ+ドーピングされたシリコン基板１に対する電気的な接点を成している。金属化層９はソースコンタクトＳを成し、金属化層１１はドレインコンタクトＤを成し、図示されていないアイランド状の金属層はゲートコンタクトＧを成している。金属化層９もしくはアイランド状の金属層を、シリコン技術において一般的である銅成分及び／又はシリコン成分または他の金属系とのアルミニウム合金とすることができる。裏面には、はんだ付け可能な金属系１１例えばＴｉ，ＮｉＶ及びＡｇの積層体から成る金属系が取り付けられている。
通常、ドレインコンタクト１１は正の電位におかれている一方、ソース端子はアース電位におかれている。ソースコンタクトに対し十分に高い正のゲート電圧ＶＧがゲート端子に加えられると、ゲート酸化物４との界面においてボディ領域６に、薄い電子反転チャネルが形成される。この場合、ゲート電圧ＶＧは、トランジスタの閾値電圧ＶＴＨよりも高くなくてはならない。その際、反転チャネルは、ｎ+ドーピングされたソース領域８からｎドーピングされた領域２まで延在している。このようにして、ソースコンタクトからドレインコンタクトまで途切れずに続く電子の経路が形成されている。トランジスタは導通する。
ここでは電子である多数キャリアによってしか電流は流れることはないので、電流の流れを迅速に遮断することができる。この素子は、慣用のバイポーラ素子に比べて著しく高速にスイッチングする。
ｎドーピングされた領域（エピ層）２のドーピング濃度と厚さは、トランジスタの阻止電圧によって定められる。ＭＯＳＦＥＴの阻止電圧を高く選定すればするほど、ドーピング濃度は低くなり、領域２をいっそう厚くする必要がある。この場合、エピ領域にオーミック電圧降下が生じるので、それによってオン抵抗Ｒdson全体が高くなる。阻止電圧が高ければ、その割合が優勢となる。したがってＭＯＳＦＥＴは一般的に、２００Ｖを超える阻止電圧のためには適していない。
US 6,621,121 B2から、オン抵抗の低減された縦型ＭＯＳＦＥＴがすでに知られている。この公知のＭＯＳＦＥＴには、多数の半導体メサを備えた半導体基板が含まれており、それらの半導体メサは多数のストライプ状のトレンチによって互いに分離されている。これらのトレンチは互いに平行に延在しており、基板を横切る第１の方向で延びている。さらにこの公知のＭＯＳＦＥＴは、多数のストライプ状のトレンチ内部に配置されて隠され絶縁された多数のソース電極を有している。さらにこの公知のＭＯＳＦＥＴは、絶縁された多数のゲート電極を有しており、これらのゲート電極は、多数の半導体メサを介して平坦なトレンチ内まで互いに平行に延在している。これらの平坦なトレンチは、上述の多数の隠され絶縁されたソース電極内に設けられている。しかも公知のＭＯＳＦＥＴは、上述の半導体基板の上に表面ソース電極も有しており、それらは隠され絶縁された多数のソース電極と電気的に接触しており、さらに多数の半導体メサ各々の少なくともベース領域とオーミックコンタクトを有している。
発明の概要
これに対し請求項１記載の特徴を備えた半導体装置の有する利点とは、簡単に実現可能であり、オン抵抗の低減とともに電圧範囲の拡張も可能となり、特別な手法で多数キャリア素子にも適することである。本発明による半導体装置は複数のフローティングショットキーコンタクトを有しており、これは半導体装置のエピ領域のところに設けられている。ここでフローティングショットキーコンタクトとは、ショットキー金属が他のコンタクトと直流電気的な接続を有していないショットキーコンタクトのことである。
複数のこのようなショットキーコンタクトによって、それぞれ１つの周期的に均一な電界分布と、ほぼ線形の電圧分布がエピ層に形成される。予め設定された降伏電圧のためのエピ層のドーピング濃度を、公知のＭＯＳＦＥＴよりも高く選定することができる。このようにしてオン抵抗が低減される。
次に、図２〜図８を参照しながら本発明による半導体装置の実施例について詳しく説明する。
トレンチＭＯＳの配置について示す概略断面図 本発明の第１の実施例によるＭＯＳＦＥＴのセルを示す断面図 第１の実施例によるＭＯＳＦＥＴを示す断面図であり、３つのＭＯＳＦＥＴセルを示す図 第１の実施例によるＭＯＳＦＥＴが降伏したときのメサストライプ領域における電界分布を示す図 第１の実施例によるＭＯＳＦＥＴが降伏したときのメサストライプ領域における電圧分布を示す図 本発明の第２の実施例によるＭＯＳＦＥＴを示す断面図 本発明の第３の実施例としてｐｎダイオードのセルを示す断面図 本発明の第４の実施例としてｐｎダイオードのセルを示す断面図
図２には、本発明の第１の実施例によるＭＯＳＦＥＴのセルの断面図が示されている。このＭＯＳＦＥＴは、互いに平行に配置された多数のセルを有しており、これらのセル各々は図平面に対し垂直に延在している。
図示されているＭＯＳＦＥＴには高濃度にｎ+ドーピングされたシリコン基板１と、その上に設けられｎドーピングされたシリコン層２（エピ層）が含まれており、これらのエピ層２に多数のトレンチ３が設けられている。これらのトレンチ３は、有利には矩形またはＵ字型あるいはそれと類似の形状を有している。トレンチ３をストライプ状またはアイランド状に配置しておくことができ、その際、アイランドは例えば円形または六角形で形成されている。
トレンチ３は、有利にはエピ層２へのエッチングにより形成される。トレンチ側壁において上部に、主として二酸化シリコンから成る薄い誘電層４が設けられている。トレンチ内部で側壁に隣接して、例えばポリシリコンなどの導電材料５から成る領域が設けられている。酸化層４は領域５の下方まで延在しているが、下方ではいくらか厚く形成されている（領域４ａ）。トレンチとトレンチの間には、ｐドーピング層（ｐウェル）６が設けられている。このｐドーピング層の表面には、高濃度でｎ+ドーピングされた領域８（ソース）と、高濃度でｐ+ドーピングされた領域７（ｐウェルの電気的接続のための領域）が形成される。構造全体の表面は導電層９例えばアルミニウムにより覆われており、この層はｐ+ドーピング層もしくはｎ+ドーピング層７及び８とオーミックコンタクトを形成している。厚い誘電層１０例えばＣＶＤ酸化層によって、導電性のポリシリコン層５が金属化層９から絶縁されている。ポリシリコン層５はそれぞれ互いに接続されているとともに、図示されていない金属製のゲートコンタクトと直流的に接続されている。チップ背面にも金属化層１１が設けられており、これは高濃度でｎ+ドーピングされたシリコン基板１に対する電気的な接点を成している。金属層９はＭＯＳＦＥＴのソースコンタクトＳを成しており、金属層１１はドレインコンタクトＤを、図示されていないアイランド状の金属層はゲートコンタクトＧを成している。
図１による配置とは異なり、トレンチ領域３は酸化層４もしくは４ａのところで終わっているのではなく、４ａの下方にはさらに複数の層が交互に配置されており、そこではショットキーメタル層１２と別の酸化層１４が交互に続いている。この場合、ショットキーメタルとはすべての金属及びすべてのシリサイドのことであり、それらは隣接するｎドーピングされた領域２と両側で（オーミックではなく、非オーミックで）ショットキーコンタクト７０を形成する。例えばショットキーメタル層１２の材料をニッケルまたはＮｉＳｉとすることができる。図示の実施例では、５つのフローティングショットキーメタル層１２が酸化層４ａの領域の下方に設けられており、それらは誘電層１４によってそれぞれ互いに絶縁されている。最後のフローティングショットキーコンタクトによって、トレンチ底部が覆われている。当然ながら、これよりも多くのフローティングショットキーメタル層１２を設けてもよいし、少なくしてもよい。
図３には、第１の実施例によるＭＯＳＦＥＴの断面図が示されており、この図には隣り合う３つのＭＯＳＦＥＴセルが描かれている。図３からわかるように、ｎエピ層２にエッチングされたトレンチ３は、幅Ｗｔとｎ+基板１までの間隔Ｄ_epiを有している。隣り合うトレンチ３間のメサ領域の間隔はＷｍである。ショットキーコンタクト１２はそれぞれ厚さＤ_skを有しており、互いに間隔Ｄ_gapを隔てて配置されている。Ｄ_gapは酸化層１４の厚さに対応する（図２参照）。ゲート酸化物４の厚さはｔ_oxであり、厚みのある下方の酸化物の厚さはｔ_oxaである。フローティングショットキーコンタクト１２の領域の個数はＺである。図示の実施例の場合、Ｚ＝５とされている。
十分に高い正のゲート電圧ＶＧが加わると（この電圧は閾値電圧ＶＴＨよりも高い）、ＭＯＳＦＥＴがオン状態になる。その際、ソース領域８からｐ領域の反転チャネルを介して、エピ領域２もしくは基板領域１に向かって電子が流れる。
阻止方向の場合、ボディ領域６の下方に存在するｎエピ層２において、空間電荷領域が形成される。空間電荷領域は、電圧が高まると基板１の方向へ広がる。電圧Ｖ１のときに空間電荷領域が第１のフローティングショットキーコンタクトに達するならば、第１のフローティングショットキーコンタクトがこの電圧Ｖ１を受け入れる。電圧がさらに高まると、空間電荷領域はトレンチ底部もしくは基板に向かってさらに広がる。第１のフローティングショットキーコンタクトにおける電圧は変わらずに保持される。
同様に、さらに高い電圧Ｖｎが加わると、空間電荷領域はｎ番目のフローティングショットキーコンタクトに達する。この場合、ｎ番目のフローティングショットキーコンタクトが電圧Ｖｎを受け入れる。さらに電圧が高まっても、ｎ番目のフローティングショットキーコンタクトにおける電圧は変わらずに保持される。
ＭＯＳＦＥＴの構造において幅Ｄ_skと間隔Ｄ_gapがすべてのショットキーコンタクト１２に関して等しく選定されているならば、領域２のメサ領域（間隔Ｗｍ）において周期的に均一な電界分布が生じる。図４にはこの電界分布が描かれている。この図では、トレンチに沿って基板１へ向かうメサ領域における経路ｘが横軸に示されており、縦軸には電界強度Ｅが示されている。横軸Ｘの下に描かれた矩形は、フローティングショットキーコンタクトの位置をシンボリックに表している。この図から分かるように電界分布はメサ領域において、トレンチ底部に達するまで所定の間隔（Ｄ_sk＋Ｄ_gap）で繰り返している。
図５には、メサ領域における電圧分布が描かれており、図５の場合にも横軸Ｘの下方の矩形は、フローティングショットキーコンタクトの位置をシンボリックに表している。この図からわかるように、メサ領域における電圧分はそれぞれ直線的である。ただし、ショットキーコンタクトの領域には、電圧が一定の短い領域が存在している。
慣用の配置とは異なり、フローティングショットキーコンタクト１２の個数Ｚが増えるにつれて、阻止方向電圧が上昇する。これによりいっそう高い阻止方向電圧が達成され、もしくは同等の阻止方向電圧においていっそう濃度の高いエピ領域２のドーピングを選択することができる。このようにして、半導体装置がスイッチオン状態にあるときのオーミックな電圧降下が低減される。この場合、スイッチオン抵抗Ｒdsonが小さくなる。このようにして、阻止電圧がいっそう高いトレンチＭＯＳＦＥＴを低いスイッチオン抵抗で設計できるようになる。
図６には、本発明の第２の実施例によるＭＯＳＦＥＴのセルの断面図が示されている。このＭＯＳＦＥＴの構造は、図２を参照しながら説明したＭＯＳＦＥＴの構造と一致している。図６に示したＭＯＳＦＥＴが図２に示したＭＯＳＦＥＴと異なる点は、図２のＭＯＳＦＥＴにおいて設けられていた酸化層１４がｎドーピングされたポリシリコン層またはシリコン層１３によって置き換えられていることだけである。有利であるのは、層１３のドーピングをｎエピ層２のドーピングと同様に行うことである。酸化層１４の代わりに、例えばＳｉ3Ｎ4、ＳＯＮまたはＨfＯ2のような他の誘電材料を用いることもできる。
それぞれトレンチの設けられたＭＯＳＦＥＴに係る既述の実施例の代案として、積層型フローティングショットキーコンタクトを利用する本発明の原理を、例えばＤＭＯＳトランジスタやＩＧＢＴなど他の半導体装置にも適用することができる。以下では、阻止能力の高いｐｎダイオードを例に挙げて本発明の原理を説明する。
図７には、本発明の第３の実施例としてｐｎダイオードのセルの断面図が示されている。このＭＯＳＦＥＴには高濃度にｎ+ドーピングされたシリコン基板１と、その上に設けられたｎドーピングされたシリコン層２（エピ層）が含まれており、これらのエピ層に多数のトレンチ３が設けられている。トレンチとトレンチの間にはｐドーピングされた層（ｐウェル）６が設けられている。ｐドーピングされた層６の表面には、ｐドーピングされた層６の電気的な接続のため、高濃度でｐ+ドーピングされた領域７が設けられている。構造全体の表面は、導電層９例えばアルミニウムで覆われている。この導電層９は、高濃度でｐ+ドーピングされた領域７とオーミックコンタクトを形成している。チップ背面にも同様に金属化層１１が設けられており、この層はｎ+ドーピングされたシリコン基板１に対する電気的な接点を成している。
この実施例の場合にもトレンチ３は、一連の誘電層１４ａもしくは１４とフローティングショットキーコンタクト１２もしくは７０によって充填されている。ｐドーピングされた層６と低濃度でｎ−ドーピングされた領域２によって、ダイオードのｐｎ接合部が形成されている。ｐドーピングされた領域６の表面には、高濃度でｐ+ドーピングされた層７が設けられている。上述の作用と同様にこのような構造によって、この構造をもたない通常のｐｎダイオードの場合よりも阻止電圧を高く選定することができる。これに対する代案として、ｎ−ドーピングされた領域２のドーピングを高めて導体抵抗を低減することができる。
図６の実施例と同様に、誘電層１４をｎドーピングされた適切なポリシリコン層またはシリコン層１３と置き換えることができる。
図８には、本発明の第４の実施例としてｐｎダイオードのセルの断面図が示されている。
このｐｎダイオードにも、高濃度でｎ+ドーピングされたシリコン基板１と、その上に設けられたｎドーピングシリコン層２（エピ層）が含まれている。ｎドーピングシリコン層２の上部にｐドーピング層６が設けられている。ｐドーピングされた層６の表面には、ｐドーピングされた層の電気的な接続のため、高濃度でｐ+ドーピングされた領域７が設けられている。構造全体の表面は、導電層９例えばアルミニウムで覆われている。この導電層９は、高濃度でｐ+ドーピングされた層７とオーミックコンタクトを形成している。チップ背面にも同様に金属化層１１が設けられており、この層はｎ+ドーピングされたシリコン基板に対する電気的な接点を成している。
図７の実施例とは異なり、図８に示されている構成にはトレンチは含まれていない。フローティングショットキーコンタクト７０，１２は、ｎドーピング領域２の内部に設けられており、したがって隣り合う２つのショットキーコンタクトの間に、ｎドーピング領域２の部分がそれぞれ存在している。平面的に形成されたｐドーピング層６と低濃度でｎ−ドーピングされた領域２によって、ダイオードのｐｎ接合部が形成されている。平面的に形成されたｐドーピング層６の表面には、同様に平面的に形成された高濃度のｐ+ドーピング層７が設けられている。上述の作用と同様にこのような構造によって、この構造をもたない通常のｐｎダイオードの場合よりも阻止電圧を高く選定することができる。これに対する代案として、ｎ−ドーピング領域２のドーピングを高めて導体抵抗を低減することができる。
これまで述べてきたすべての実施例において、半導体装置がはんだ付け可能な前面金属化部及び背面金属化部を有することができ、そのようにすることで適切な回路環境においてそれらの半導体装置を簡単にはんだ付けすることができ、ないしはコンタクティングすることができる。有利には、図７及び図８に示した既述の半導体装置（ダイオード）は、プレスインダイオードケーシングないしは圧入ダイオードケーシングに取り付けられる。本発明による半導体装置の有利な適用事例は、自動車のジェネレータの整流器における用途である。
上述の実施例に対する代案として、すべての半導体層を逆の導電形をもつ半導体層に置き換えて、ソース端子とドレイン端子の名称ないしはアノード端子とカソード端子の名称を逆にすることができる。

Claims (10)

  1. 高濃度でドーピングされた第１の導電型（ｎ+）の基板（１）上に設けられた第１の導電型（ｎ）のエピ層（２）と、該エピ層（２）中に設けられた第２の導電型（ｐ）の第１の層（６）と、該第２の導電型（ｐ）の前記第１の層（６）の表面に設けられ高濃度でドーピングされた第２の導電型（ｐ+）の第２の層（７）とを有する、
    半導体装置において、
    前記第２の導電型（ｐ）の前記第１の層（６）と、前記高濃度でドーピングされた第１の導電型（ｎ+）の基板（１）との間に、トレンチ（３）内に形成され前記高濃度でドーピングされた基板（１）の方向で互いに平行に配置されたフローティング状態の複数のショットキーメタル層（１２）が設けられており、該ショットキーメタル層（１２）はそれぞれ両側で、前記第１の導電型（ｎ）のエピ層（２）とショットキーコンタクト（７０）を形成していることを特徴とする、
    半導体装置。
  2. 前記第２の導電型（ｐ）の前記第１の層（６）の表面に、高濃度でドーピングされた第１の導電型（ｎ+）の第３の層（８）と、高濃度でドーピングされた第２の導電型（ｐ+）の前記第２の層（７）とがさらに設けられており、
    前記エピ層（２）中に、少なくとも２つの前記トレンチ（３）が設けられており、該トレンチ（３）内にそれぞれ、誘電層（４，４ａ）により覆われ、ドーピングされたポリシリコン（５）により充填された領域が設けられており、該領域は、一番上の前記ショットキーメタル層（１２）上面から前記第１の層（６）表面まで延在しており、
    該領域底部における前記誘電層（４ａ）は、該領域側壁における誘電層（４）よりも厚く形成されており、
    前記第２の導電型（ｐ）の前記第１の層（６）と、高濃度でドーピングされた前記第１の導電型（ｎ+）の基板（１）との間に、金属層もしくはシリサイド層（１２）と別の誘電層（１４）とが交互に続く積層体がそれぞれ設けられており、
    前記金属層もしくはシリサイド層（１２）は前記第１の導電型（ｎ）の前記エピ層（２）と、それぞれ非オーミックなショットキーコンタクトを形成している（図２）、
    請求項１記載の半導体装置。
  3. 前記高濃度でドーピングされた第１の導電型（ｎ + ）の基板（１）の最も近くの側に位置するショットキーメタル層（１２）は、トレンチ底部をそれぞれ覆っており、該高濃度でドーピングされた第１の導電型（ｎ+）の基板（１）に対し間隔Ｄ_epiを有している、請求項２記載の半導体装置。
  4. フローティング状態にある前記ショットキーメタル層（１２）はそれぞれ幅Ｄ_skを有しており、該ショットキーメタル層（１２）の間に設けられている前記誘電層（１４）はそれぞれ幅Ｄ_gapを有している、請求項２または３記載の半導体装置。
  5. 半導体装置において隣り合うトレンチ（３）の間にそれぞれメサ領域が設けられており、該メサ領域において電界分布が間隔Ｄで周期的に繰り返され、ここで式
    Ｄ＝Ｄ_sk＋Ｄ_gap
    が成り立ち、
    ただし、Ｄ_skはフローティング状態にあるショットキーメタル層（１２）の幅であり、Ｄ_gapは別の誘電層（１４）の幅である、
    請求項２から４のいずれか１項に記載の半導体装置。
  6. メサ領域の電圧分布はそれぞれ線形である、請求項５記載の半導体装置。
  7. 前記エピ層（２）に、誘電層（１４ａ）により充填された少なくとも２つのトレンチ（３）が設けられており、
    該誘電層（１４ａ）と前記高濃度でドーピングされた第１の導電型（ｎ+）の基板（１）との間隔は、前記第２の導電型（ｐ）の前記第１の層（６）と前記高濃度でドーピングされた第１の導電型（ｎ+）の基板（１）との間隔よりも小さく、
    前記高濃度でドーピングされた第１の導電型（ｎ+）の基板（１）の側に位置する、前記誘電層（１４ａ）の端部と、前記高濃度でドーピングされた第１の導電型（ｎ+）の基板（１）との間に、金属層もしくはシリサイド層（１２）と別の誘電層（１４）とが交互に続く積層体がそれぞれ設けられており、
    該金属層もしくはシリサイド層（１２）は前記第１の導電型（ｎ）のエピ層と、それぞれ非オーミックなショットキーコンタクトを形成している（図７）、
    請求項１記載の半導体装置。
  8. 前記互いに平行に配置されたショットキーメタル層（１２）は、ＤＭＯＳトランジスタのボディダイオードの下方またはＩＧＢＴのボディダイオードの下方に設けられている、請求項１から７のいずれか１項に記載の半導体装置。
  9. はんだ付け可能な前面金属化部（９）とはんだ付け可能な背面金属化部（１１）が設けられている、請求項１から８のいずれか１項に記載の半導体装置。
  10. 自動車ジェネレータの整流器に備えられた、請求項１から９のいずれか１項に記載の半導体装置。
JP2013552119A 2011-02-01 2011-12-02 オン抵抗が低減された半導体装置 Active JP5676017B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102011003456A DE102011003456A1 (de) 2011-02-01 2011-02-01 Halbleiteranordnung mit reduziertem Einschaltwiderstand
DE102011003456.0 2011-02-01
PCT/EP2011/071590 WO2012103968A1 (de) 2011-02-01 2011-12-02 Halbleiteranordnung mit reduziertem einschaltwiderstand

Publications (2)

Publication Number Publication Date
JP2014508406A JP2014508406A (ja) 2014-04-03
JP5676017B2 true JP5676017B2 (ja) 2015-02-25

Family

ID=45445989

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013552119A Active JP5676017B2 (ja) 2011-02-01 2011-12-02 オン抵抗が低減された半導体装置

Country Status (6)

Country Link
US (1) US9306044B2 (ja)
EP (1) EP2671253B1 (ja)
JP (1) JP5676017B2 (ja)
CN (1) CN103339730B (ja)
DE (1) DE102011003456A1 (ja)
WO (1) WO2012103968A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7059555B2 (ja) * 2017-10-05 2022-04-26 富士電機株式会社 半導体装置
EP3881360B1 (en) * 2019-11-08 2022-05-04 Hitachi Energy Switzerland AG Insulated gate bipolar transistor

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9021A (en) * 1852-06-15 Preparing cotton yarn for the manufacture of duck and other coarse
US5016A (en) * 1847-03-13 Improvement in clevises for plows
NL191683C (nl) * 1977-02-21 1996-02-05 Zaidan Hojin Handotai Kenkyu Halfgeleidergeheugenschakeling.
JP3392665B2 (ja) * 1995-11-06 2003-03-31 株式会社東芝 半導体装置
US6037632A (en) 1995-11-06 2000-03-14 Kabushiki Kaisha Toshiba Semiconductor device
US6621121B2 (en) 1998-10-26 2003-09-16 Silicon Semiconductor Corporation Vertical MOSFETs having trench-based gate electrodes within deeper trench-based source electrodes
DE19958694A1 (de) * 1999-12-06 2001-06-13 Infineon Technologies Ag Steuerbares Halbleiterschaltelement
JP2002100772A (ja) * 2000-07-17 2002-04-05 Toshiba Corp 電力用半導体装置及びその製造方法
US7126169B2 (en) * 2000-10-23 2006-10-24 Matsushita Electric Industrial Co., Ltd. Semiconductor element
US7345342B2 (en) * 2001-01-30 2008-03-18 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US6998678B2 (en) * 2001-05-17 2006-02-14 Infineon Technologies Ag Semiconductor arrangement with a MOS-transistor and a parallel Schottky-diode
JP4865166B2 (ja) * 2001-08-30 2012-02-01 新電元工業株式会社 トランジスタの製造方法、ダイオードの製造方法
US7638841B2 (en) * 2003-05-20 2009-12-29 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
JP4903055B2 (ja) * 2003-12-30 2012-03-21 フェアチャイルド・セミコンダクター・コーポレーション パワー半導体デバイスおよびその製造方法
US7714365B2 (en) * 2008-02-21 2010-05-11 Infineon Technologies Austria Ag Semiconductor component with Schottky zones in a drift zone

Also Published As

Publication number Publication date
EP2671253B1 (de) 2020-02-19
WO2012103968A1 (de) 2012-08-09
EP2671253A1 (de) 2013-12-11
JP2014508406A (ja) 2014-04-03
CN103339730A (zh) 2013-10-02
US20140021509A1 (en) 2014-01-23
DE102011003456A1 (de) 2012-08-02
US9306044B2 (en) 2016-04-05
CN103339730B (zh) 2016-06-15

Similar Documents

Publication Publication Date Title
US10546950B2 (en) Semiconductor device
US8723253B2 (en) Semiconductor device and method for manufacturing same
US20190363158A1 (en) Method of forming a semiconductor device termination and structure therefor
US9059284B2 (en) Semiconductor device
US8704292B2 (en) Vertical capacitive depletion field effect transistor
WO2017099096A1 (ja) 半導体装置
US20140167145A1 (en) Semiconductor device
US9147763B2 (en) Charge-compensation semiconductor device
JP2014038988A (ja) 半導体装置
US10083957B2 (en) Semiconductor device
US20160218101A1 (en) Semiconductor device
US9502511B2 (en) Trench insulated gate bipolar transistor and edge terminal structure including an L-shaped electric plate capable of raising a breakdown voltage
EP3255676A1 (en) Vertical power semiconductor device and method for operating such a device
CN112201690A (zh) Mosfet晶体管
JP2013069783A (ja) 電力用半導体装置
US9905689B2 (en) Semiconductor device
US10297685B2 (en) Semiconductor device
JP2023162328A (ja) 縦型電界効果トランジスタおよびその形成のための方法
JP5676017B2 (ja) オン抵抗が低減された半導体装置
US9525058B2 (en) Integrated circuit and method of manufacturing an integrated circuit
CN111668212B (zh) 半导体装置
US8716825B2 (en) Semiconductor structure and manufacturing method for the same
US20230215920A1 (en) Super barrier rectifier with shielded gate electrode and multiple stepped epitaxial structure
JP2012182199A (ja) 半導体装置
CN112889158A (zh) 半导体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140724

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140804

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141015

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141125

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141224

R150 Certificate of patent or registration of utility model

Ref document number: 5676017

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250