CN111668212B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN111668212B
CN111668212B CN202010135495.4A CN202010135495A CN111668212B CN 111668212 B CN111668212 B CN 111668212B CN 202010135495 A CN202010135495 A CN 202010135495A CN 111668212 B CN111668212 B CN 111668212B
Authority
CN
China
Prior art keywords
region
layer
igbt
mosfet
drift
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010135495.4A
Other languages
English (en)
Other versions
CN111668212A (zh
Inventor
上马场龙
高桥彻雄
曾根田真也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN111668212A publication Critical patent/CN111668212A/zh
Application granted granted Critical
Publication of CN111668212B publication Critical patent/CN111668212B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0711—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors
    • H01L27/0716—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors in combination with vertical bipolar transistors and diodes, or capacitors, or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H01L29/7805—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode in antiparallel, e.g. freewheel diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

得到具有良好的电气特性，并且抑制了制造成本的半导体装置。半导体装置(10)具有半导体衬底(40)，半导体衬底(40)被分类为IGBT区域(11)、二极管区域(12)、及MOSFET区域(13)。在半导体衬底(40)设置n‑型漂移层(50)。漂移层(50)在IGBT区域(11)、二极管区域(12)及MOSFET区域(13)之间共用。就半导体衬底(40)而言，通过在IGBT区域(11)和MOSFET区域(13)之间必然配置二极管区域(12)，从而使IGBT区域(11)与MOSFET区域(13)彼此分离而不相邻。

Description

半导体装置
技术领域
本发明涉及包含IGBT区域、二极管区域、及MOSFET区域而构成的半导体装置。
背景技术
在家电产品、电动汽车或铁路等广泛领域中使用的逆变器装置多数是对感应电动机等感性负载进行驱动。逆变器装置例如是使用IGBT(Insulated Gate BipolarTransistor)或MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)等开关元件、及续流二极管(下面，有时简称为“二极管”)等多种半导体器件而构成的。由于要求逆变器装置高效且节电，因此从市场方面要求半导体装置的高性能化和低成本化。
为了电力用半导体装置的高性能化和低成本化，正在开发沟槽MOS栅极构造、半导体衬底的薄化、及反向导通型IGBT(RC-IGBT:
Reverse Conducting IGBT)等。RC-IGBT是能够双向通电的半导体装置，该RC-IGBT例如是将IGBT和二极管内置于相同半导体衬底而一体化后的器件。
在专利文献1中公开了如下半导体装置，该半导体装置具有：半导体衬底；SJ-MOSFET部，其包含在上述半导体衬底设置的大于或等于2个超结型晶体管区域；以及大于或等于1个IGBT区域，它们在通过与上述半导体衬底垂直的面截断的剖面中设置于由大于或等于2个上述超结型晶体管区域夹着的区域，具有上述IGBT区域的IGBT部与包含上述超结型晶体管区域的SJ-MOSFET部的边界部具有续流二极管部。
专利文献1：日本特开2016-225583号公报
如专利文献1中公开的现有的半导体装置那样，包含SJ-MOSFET的RC-IGBT采用在SJ-MOSFET部交替地配置p型柱和n型柱的构造。
在采用了上述构造的情况下，在施加了反向电压时，在IGBT和SJ-MOSFET之间的pn边界部引起高电场集中。因此，现有的半导体装置当在续流二极管部处进行二极管动作的反向导通时，会从MOSFET区域的p型柱向二极管区域流入空穴载流子。
因此，就现有的半导体装置而言，由于恢复电流与上述空穴载流子的流入相应地变大，因此存在电气特性不良这样的问题。
并且，由于需要通过外延生长来制造p型柱和n型柱，因此还存在制造成本变高这样的问题。
发明内容
本发明就是为了解决上问题而提出的，其目的在于得到具有良好电气特性且抑制了制造成本的半导体装置。
本发明涉及的技术方案1记载的半导体装置构成为包含：IGBT区域，其在内部具有IGBT；二极管区域，其在内部具有二极管；以及MOSFET区域，其在内部具有MOSFET，该半导体装置的特征在于，具有：半导体衬底，其具有第1及第2主面；第1导电型的漂移层，其设置于所述半导体衬底；第2导电型的基极层，其设置于所述半导体衬底，该基极层是相对于所述漂移层在所述第1主面侧与所述漂移层相邻而选择性地配置的；以及第2导电型的阳极层，其设置于所述半导体衬底，该阳极层是相对于所述漂移层在所述第1主面侧与所述漂移层相邻而选择性地配置的，在所述IGBT区域、所述二极管区域及所述MOSFET区域之间共用所述漂移层，在所述IGBT区域及所述MOSFET区域之间共用所述基极层，在所述二极管区域利用所述阳极层，所述IGBT区域及所述MOSFET区域各自包含在从所述第1主面侧贯穿所述基极层而到达所述漂移层的一部分的区域隔着绝缘膜埋入的埋入导电层，所述IGBT区域及所述MOSFET区域各自具有将所述埋入导电层作为栅极电极，将所述绝缘膜作为栅极绝缘膜，将所述基极层作为沟道区域的MOS栅极构造，通过在所述IGBT区域和所述MOSFET区域之间配置所述二极管区域，从而使所述IGBT区域与所述MOSFET区域分离而不相邻。
发明的效果
由于技术方案1记载的本发明即半导体装置除了具有IGBT的IGBT区域之外还具有MOSFET区域，该MOSFET区域具有MOSFET，因此能够从小电流区域直至大电流区域地实现接通电压的降低。
技术方案1记载的本发明即半导体装置使IGBT区域和MOSFET区域彼此分离而不相邻，因此由IGBT构造实现的IGBT动作和由MOSFET实现的MOSFET动作彼此不会干涉。
其结果，技术方案1记载的本发明能够同时高精度地执行IGBT动作及MOSFET动作，因此取得具有良好的电气特性的效果。
并且，在IGBT区域、二极管区域及MOSFET区域之间共用漂移层，与此相应地制造工序变得容易，因此技术方案1记载的本发明能够对制造成本进行抑制。
附图说明
图1是表示实施方式1的半导体装置的构造的剖视图。
图2是从表面侧观察实施方式1的半导体装置的平面图。
图3是从背面观察实施方式1的半导体装置的平面图。
图4是表示用于与实施方式1的半导体装置比较的比较用半导体装置的构造的剖视图。
图5是表示实施方式2的半导体装置的构造的剖视图。
图6是表示实施方式3的半导体装置的构造的剖视图。
图7是表示实施方式4的半导体装置的构造的剖视图。
图8是表示实施方式5的半导体装置的构造的剖视图。
标号的说明
10、10B～10E半导体装置，11IGBT区域，12二极管区域，13MOSFET区域，14基极层，15扩散层，16发射极层，17实际沟槽，18、18A、31绝缘膜，19栅极电极，19A上层电极，19B下层电极，20发射极电极，21层间绝缘膜，22接触孔，23阻挡金属膜，24缓冲层，25集电极层，26集电极(collector)电极(electrode)，27哑栅极电极，28哑沟槽，29阳极层，30阴极层，39载流子存储层，40半导体衬底，50漂移层，51高浓度漂移层，53高浓度基极层。
具体实施方式
<首先>
以下，一边参照附图一边对实施方式1～实施方式5进行说明。由于附图是示意性地示出的，因此尺寸及位置的相互关系可以变更。在以下的说明中，对相同或对应的结构要素标注相同标号，有时省略重复的说明。在以下的说明中，有时使用“上”、“下”、“侧”、“底”、“表(正)”或“背”等表示特定的位置及方向的术语，但这些术语是为了使实施方式的内容易于理解，出于方便而使用的，不是对实际实施时的方向进行限定。关于半导体的导电型，将第1导电型设为n型，将第2导电型设为p型而进行说明。但是，也可以将它们反转，将第1导电型设为p型，将第2导电型设为n型。n+型的含义是与n型相比施主杂质的浓度高，n-型的含义是与n型相比施主杂质的浓度低。同样地，p+型的含义是与p型相比受主杂质的浓度高，p-的含义是与p型相比受主杂质的浓度低。
“MOS”这一术语以前用于金属/氧化物/半导体的层叠构造，采用了Metal-Oxide-Semiconductor的首字母。但是，特别地，针对具有MOS构造的场效应晶体管(下面，简称为“MOSFET”)，从近年来的集成化、制造工艺的改善等观点出发而改善栅极绝缘膜、栅极电极的材料。
例如，对于MOSFET，主要从自对准地形成源极、漏极的观点出发，作为栅极电极的材料能够替代金属而采用多晶硅。另外，从改善电气特性的观点出发，作为栅极绝缘膜的材料而采用高介电常数的材料，但该材料并非必须限于氧化物。
因此，“MOS”这一术语并非必须仅限于在金属/氧化物/半导体的层叠构造中使用，在本说明书中也不以这样的限定为前提。即，鉴于技术常识，这里，“MOS”不仅作为源自其词源的缩写，而是具有还广义地包含导体/绝缘体/半导体的层叠构造的意义。
<实施方式1>
图1是表示实施方式1涉及的半导体装置10的构造的剖视图。实施方式1的半导体装置10为RC-IGBT。在图1中记载有XYZ正交坐标系。在之后所示的图2～图8中也记载有XYZ正交坐标系。
半导体装置10具有半导体衬底40。半导体衬底40具有+Z方向侧的第1主面即表面40A、与第1主面相对的-Z方向侧的第2主面即背面40B。并且，半导体衬底40被分类为IGBT区域11、二极管区域12、及MOSFET区域13。
在半导体衬底40设置第1导电型即n-型漂移层50、第2导电型即p型基极层14、p型阳极层29。
基极层14在IGBT区域11及MOSFET区域13内形成于漂移层50的上表面之上。即，基极层14在半导体衬底40的表面40A侧与漂移层50相邻，基极层14选择性地配置于IGBT区域11及MOSFET区域13内。
阳极层29在二极管区域12内形成于漂移层50的上表面之上。即，阳极层29在半导体衬底40的表面40A侧与漂移层50相邻，阳极层29选择性地配置于二极管区域12内。基极层14及阳极层29的+Z方向侧的上表面成为半导体衬底40的表面40A。因此，基极层14和阳极层29在半导体衬底40处设置于相同形成层。
IGBT区域11从半导体衬底40的表面40A到达背面40B。二极管区域12也从半导体衬底40的表面40A到达背面40B。IGBT区域11和二极管区域12彼此相邻地配置。
MOSFET区域13从半导体衬底40的表面40A到达背面40B。IGBT区域11与MOSFET区域13不相邻，二极管区域12与MOSFET区域13彼此相邻地配置。
即，就实施方式1的半导体衬底40而言，通过在IGBT区域11和MOSFET区域13之间必然配置二极管区域12，从而使IGBT区域11与MOSFET区域13彼此分离而不相邻。
图2是表示从表面40A侧观察半导体装置10的扩散层及沟槽图案的平面图。在IGBT区域11及MOSFET区域13存在n+型发射极层16、p+型扩散层15及栅极电极19。
如图1所示，在IGBT区域11处，实际沟槽17设置于从半导体衬底40的表面40A侧贯穿基极层14而到达漂移层50的一部分的区域。在该实际沟槽17内隔着绝缘膜18埋入的埋入导电层成为栅极电极19。
如图2所示，发射极层16和扩散层15以岛状设置有多个。在俯视观察时多根栅极电极19设置为直线状。
如图2所示，在二极管区域12设置有p型阳极层29和哑栅极电极27。如图1所示，在二极管区域12处，哑沟槽28与实际沟槽17同样地设置于从半导体衬底40的表面40A侧贯穿阳极层29而到达漂移层50的一部分的区域。在该哑沟槽28内隔着绝缘膜31埋入的哑埋入导电层成为哑栅极电极27。
如图2所示，多根哑栅极电极27在俯视观察时设置为直线状。从图2的A1朝向A2的方向上的剖面构造为图1。此外，为了方便说明，在图1中，为了明确地示出扩散层15及发射极层16的边界部，图示出扩散层15及发射极层16这两者。
另外，MOSFET区域13的从表面40A观察的构造与IGBT区域11相同。
图3是表示从半导体衬底40的背面40B侧观察半导体装置10的平面构造的平面图。从图3的A3朝向A4的方向上的剖面构造为图1。在IGBT区域11及二极管区域12的一部分设置p型集电极层25，在二极管区域12及MOSFET区域13设置n+型阴极层30。集电极层25及阴极层30的-Z方向侧的下表面成为半导体衬底40的背面40B。集电极层25和阴极层30在半导体衬底40设置于相同形成层。
下面，参照图1～图3，对IGBT区域11的构造及IGBT的基本动作进行说明。在IGBT区域11，如图1及图2所示，在基极层14的上层部选择性地设置p+型扩散层15和n+型发射极层16。
并且，如上所述，在IGBT区域11设置n-型漂移层50、p型基极层14、及实际沟槽17。如图1所示，基极层14设置于n-型漂移层50的+Z方向侧的上表面。即，在漂移层50的表面40A侧配置p型基极层14。
如上所述，在基极层14的上层部选择性地形成有p+型扩散层15或n+型发射极层16。如图2所示，n+型发射极层16在俯视观察时形成为夹着p+型扩散层15。
实际沟槽17设置于贯穿基极层14而到达漂移层50的一部分的区域。在实际沟槽17内，如图1所示，隔着绝缘膜18埋入有栅极电极19。
栅极电极19例如能够以多晶硅等作为导电材料。栅极电极19在X方向隔着绝缘膜18与基极层14相对。作为绝缘膜18的材料，例如想到氧化硅即SiO2。
如图2所示，在俯视观察时，在形成有n+型发射极层16的区域，实际沟槽17贯穿发射极层16及基极层14而到达漂移层50。另一方面，在俯视观察时，在形成有p+型扩散层15的区域，实际沟槽17贯穿扩散层15及基极层14而到达漂移层50。
在IGBT区域11，作为在扩散层15、发射极层16及栅极电极19的表面之上形成的表面构造，例如形成有图1所示的发射极电极20、层间绝缘膜21及阻挡金属膜23。
如图1所示，层间绝缘膜21形成为覆盖实际沟槽17的上部，由于该层间绝缘膜21的存在，实现了栅极电极19与发射极电极20的绝缘。在层间绝缘膜21选择性地形成有接触孔22。接触孔22贯穿了层间绝缘膜21。
通过接触孔22，p+型扩散层15和n+型发射极层16的一部分从层间绝缘膜21露出。而且，在包含层间绝缘膜21之上及接触孔22的内部在内的半导体衬底40的表面40A之上的整个面形成有阻挡金属膜23。
阻挡金属膜23在接触孔22处与扩散层15及发射极层16的上表面接触。阻挡金属膜23通过与硅半导体接触而硅化物化，因此降低与发射极层16及扩散层15的接触电阻。
为了实现设计规则的微细化，能够在阻挡金属膜23之上形成图1中未图示的钨插塞。在对接触孔22使用钨插塞的情况下，阻挡金属膜23可以设为过渡金属以得到上述效果。例如，阻挡金属膜23可以设为具有钛或氮化钛的多层构造。
在阻挡金属膜23、或阻挡金属膜23和钨插塞之上形成发射极电极20。在图1中示出在阻挡金属膜23之上形成了发射极电极20的构造。发射极电极20例如能够由铝合金形成。发射极电极20隔着阻挡金属膜23与n+型发射极层16电连接，隔着阻挡金属膜23与p+型扩散层15电连接。
在IGBT区域11，作为在漂移层50的背面之上形成的背面构造，例如，形成有图1所示的n型缓冲层24、p型集电极层25及集电极电极26。
在IGBT区域11，缓冲层24设置于漂移层50的-Z方向侧的下表面，集电极层25设置于缓冲层24的下表面。并且，集电极电极26设置于集电极层25的下表面。集电极层25如图1及图3所示，设置为与发射极层16的端部相比，在X方向即水平方向以伸出距离Wop的量延伸至二极管区域12侧。即，集电极层25以IGBT区域11和二极管区域12的边界为基准，在水平方向以伸出距离Wop的量延伸。
下面，在本说明书中，将从IGBT区域11伸出到二极管区域12的情况下的Wop定义为正方向，将从二极管区域12伸出到IGBT区域11的情况下的Wop定义为负方向。
具有这样的IGBT区域11的RC-IGBT即半导体装置10能够通过具有p型基极层14、p+型扩散层15、绝缘膜18及栅极电极19的沟槽MOS栅极构造而实现高沟道密度。
并且，通过将n-型漂移层50的膜厚减薄，能够实现低损耗化。如果将n-型漂移层50的膜厚减薄，则在IGBT的断开时需要从p型基极层14和n-型漂移层50的pn结延伸的耗尽层的阻挡结构。作为这样的阻挡结构而设置杂质浓度比n-型漂移层50高的n型缓冲层24。此外，缓冲层24的有无根据产品用途而决定，根据产品用途也可以省略。
将上述发射极电极20、扩散层15、发射极层16、基极层14、漂移层50、缓冲层24、集电极层25、集电极电极26、栅极电极19、及绝缘膜18作为主要结构要素的IGBT被设置于IGBT区域11内。
下面，对IGBT接通时的动作进行说明。IGBT是通过电子载流子及空穴载流子进行动作的双极型元件，在IGBT接通时，通过p型基极层14、n+型发射极层16、绝缘膜18及栅极电极19，n沟道MOS栅极构造成为导通状态。
而且，在IGBT区域11内，电流以p型集电极层25、n型缓冲层24、n-型漂移层50、p型基极层14、n+型发射极层16的路径流动。
如上所述，通过p型基极层14、n+型发射极层16、绝缘膜18及栅极电极19形成沟槽状的MOS栅极构造，这样的MOS栅极构造在IGBT区域11内形成有多个。
在这样的结构中，对于IGBT，通过将正电压施加于栅极电极19，在基极层14的一部分形成n型沟道区域，并且将正电压施加于集电极电极26，从而进行动作。
IGBT在动作时使电子载流子及空穴载流子积蓄于漂移层50，通过发生电导率调制而降低接通电阻。为了降低IGBT的接通电压，需要提高载流子的积蓄效果。
图4是表示用于与实施方式1的半导体装置10比较的比较用半导体装置的构造的剖视图。
在设想出伸出距离Wop为“0”或负的情况的图4中，伸出距离Wop从二极管区域12朝向IGBT区域11以负的伸出距离Wop的量伸出。
就图4所示的比较用半导体装置而言，由于从n+型发射极层16流出的电子载流子没有积蓄于n-型漂移层50而是流至n型缓冲层24及二极管区域12的n+型阴极层30，因此IGBT的载流子积蓄效果变低。
因此，通过如图1所示将伸出距离Wop设为正，从而n+型发射极层16与在阴极层30之上设置的n型缓冲层24的沿X方向的水平距离变长，与此相应地漂移层50的电阻成分变大。其结果，电子载流子没有流至n型缓冲层24而是积蓄于漂移层50，IGBT的接通电压降低。
此外，p+型扩散层15具有清除在断开时产生的载流子和降低与发射极电极20的接触电阻的效果。以上是IGBT区域11的结构及IGBT的动作。
接着，参照图1～图3，对MOSFET区域13的构造及MOSFET的基本动作进行说明。MOSFET区域13的表面40A侧的结构与IGBT区域11为相同构造。关于图1所示的发射极电极20、层间绝缘膜21、阻挡金属膜23、实际沟槽17、绝缘膜18、栅极电极19、接触孔22、基极层14、扩散层15及发射极层16，MOSFET区域13与IGBT区域11呈同样的结构。
此外，图1所示的构造为一个例子，有时IGBT区域11与MOSFET区域13的表面侧40A的结构不同。但是，对于图1所示的构造的半导体装置10，通过以相同工艺条件形成IGBT区域11及MOSFET区域13，能够更低成本地制造。
在MOSFET区域13，作为在漂移层50的背面之上形成的背面构造，设置有图1所示的n型缓冲层24、n+型阴极层30及集电极电极26。
在MOSFET区域13，缓冲层24设置于漂移层50的-Z方向侧的下表面，阴极层30设置于缓冲层24的下表面。集电极电极26设置于阴极层30的下表面。
将上述发射极电极20、发射极层16、基极层14、漂移层50、缓冲层24、阴极层30、集电极电极26、栅极电极19、及绝缘膜18作为主要结构要素的MOSFET被设置于MOSFET区域13内。此外，在MOSFET区域13，发射极电极20及集电极电极26中的一者作为漏极电极起作用，另一者作为源极电极起作用。
下面，对MOSFET接通时的动作进行说明。MOSFET具有将p型基极层14、n+型发射极层16、绝缘膜18、栅极电极19及n-型漂移层50作为主要结构要素的n沟道MOS栅极构造。电子载流子从n-型漂移层50经由n型缓冲层24、n+型阴极层30流至集电极电极26。
另外，MOSFET具有内置二极管，在将零或负电压施加于栅极电极19的状态下，如果将正电压施加于发射极电极20，则从p型基极层14向n-型漂移层50注入空穴载流子，从n+型阴极层30向漂移层50注入电子载流子。即，在MOSFET区域13，在不将正电压赋予至栅极电极19的情况下，内置二极管能够进行动作。
而且，如果施加电压大于或等于下降电压，则内置二极管变为接通状态。这里，施加电压是指将发射极侧设为+的情况下的在发射极电极20、集电极电极26之间赋予的电压。
在MOSFET区域13，如果内置二极管变为接通状态，则电流以发射极电极20、p型基极层14、n-型漂移层50、n型缓冲层24、n+型阴极层30、及集电极电极26的路径流动。
接着，参照图1～图3，对二极管区域12的构造及二极管的基本动作进行说明。在二极管区域12，在半导体衬底40设置n-型漂移层50、哑沟槽28及p型阳极层29。
除了二极管区域12之外，在IGBT区域11及MOSFET区域13之间共用漂移层50。在二极管区域12，在漂移层50的+Z方向的上表面之上形成有阳极层29。即，在半导体衬底40的表面40A侧设置p型阳极层29。
在从阳极层29的上表面贯穿阳极层29而到达漂移层50的一部分的区域形成有多个哑沟槽28。在哑沟槽28内，隔着成为哑栅极绝缘膜的绝缘膜31，埋入有与绝缘膜31接触的哑栅极电极27。哑埋入导电层即哑栅极电极27例如能够设为多晶硅等导电材料。这样，在二极管区域12也与IGBT区域11及MOSFET区域13的实际沟槽17同样地，在半导体衬底40的表面40A侧设置有哑沟槽28。
在二极管区域12，作为在阳极层29、哑栅极电极27及扩散层15的表面之上形成的表面构造，形成有图1所示的发射极电极20、层间绝缘膜21及阻挡金属膜23。
阻挡金属膜23形成于包含层间绝缘膜21之上及阳极层29在内的半导体衬底40的表面40A之上的整个面。此外，在哑栅极电极27的表面之上形成有阻挡金属膜23。而且，在阻挡金属膜23的上表面之上形成有发射极电极20。
发射极电极20是由IGBT区域11、二极管区域12和MOSFET区域13共用的电极。发射极电极20的材料例如为铝合金。通过在IGBT区域11、二极管区域12及MOSFET区域13之间共用发射极电极20，从而能够在使用了半导体装置10的装配工艺中将导线键合或焊料浸润性的条件设为在IGBT区域11、二极管区域12及MOSFET区域13相同。
由于将p型阳极层29的p型杂质浓度设定得比较低，因此能够得到良好的二极管特性。但是，如果使p型阳极层29与阻挡金属膜23接触，则成为肖特基结，接触电阻变大。因此，还想到在二极管区域12没有设置阻挡金属膜23的方式。在使阻挡金属膜23与阳极层29接触的情况下，如果增高p型阳极层29的p型杂质浓度，则能够进行欧姆接触。
在二极管区域12，作为在漂移层50的背面之上形成的背面构造，设置有图1所示的n型缓冲层24、n+型阴极层30及集电极电极26。
在二极管区域12，缓冲层24设置于漂移层50的-Z方向侧的下表面，阴极层30设置于缓冲层24的下表面。集电极电极26设置于阴极层30的下表面。
n型缓冲层24和集电极电极26能够在IGBT区域11、二极管区域12及MOSFET区域13之间共用。并且，阴极层30能够在二极管区域12和MOSFET区域13之间共用。
将上述发射极电极20、阳极层29、漂移层50、缓冲层24、阴极层30、及集电极电极26作为主要结构要素的二极管被设置于二极管区域12内。在二极管区域12，发射极电极20作为阳极电极起作用，集电极电极26作为阴极电极起作用。
下面，对二极管接通时的动作进行说明。如果在发射极电极20和集电极电极26之间施加以发射极侧为正的电压，则从p型阳极层29向漂移层50注入空穴载流子，从n+型阴极层30向漂移层50注入电子载流子。而且，如果施加电压变为大于或等于下降电压，则二极管变为接通状态。如果二极管变为接通状态，则电流以发射极电极20、p型阳极层29、n-型漂移层50、n型缓冲层24、n+型阴极层30、及集电极电极26的路径流动。
接着，对二极管断开时的动作进行说明。通常，二极管在从接通切换为断开时进行恢复动作。恢复动作是在电流暂时流至二极管的负电压侧后恢复为断开状态的动作，将该期间称为反向恢复时间。并且，将在反向恢复时间中产生的负电流的峰值称为恢复电流，将产生的损耗称为恢复损耗。
在二极管断开时，如果向在二极管区域12设置于与IGBT区域11或MOSFET区域13的边界处的哑栅极电极27施加正电压，则能够将电子载流子供给至二极管区域12。通过使该电子载流子与成为恢复电流的空穴载流子复合，能够实现良好的导电损耗及良好的恢复损耗。
以上是IGBT区域11、二极管区域12及MOSFET区域13的结构以及IGBT、二极管及MOSFET的基本动作的说明。
由于由MOSFET的接通动作产生的电流相对于集电极电压而线性地增加，因此小电流区域的接通电压能够比IGBT低。另一方面，在大电流区域，通过电导率调制而低接通电阻化后的IGBT的接通电压成为低接通电压。
实施方式1的半导体装置10通过同时设置具有IGBT的IGBT区域11及具有MOSFET的MOSFET区域13，从而从小电流区域至大电流区域为止能够得到良好的电气特性。
另一方面，通过额外地设置MOSFET区域13，半导体装置10的构造变大。另外，在不增大而是维持半导体装置10的整体构造的情况下，需要与设置MOSFET区域13相应地减小IGBT区域11及二极管区域12的形成面积。
但是，由于MOSFET区域13具有内置二极管，因此通过将MOSFET区域13的内置二极管作为接通动作区域而有效地运用，能够不增大半导体装置10的构造且不对作为RC-IGBT的二极管动作产生障碍。
因此，实施方式1的半导体装置10通过设置MOSFET区域13而将装置的大型化抑制为最小限度，成为在正向和逆向上都低损耗且低成本的半导体装置。
接着，对配置进行说明。对于实施方式1的半导体装置10，设为使IGBT区域11和MOSFET区域13不相邻的配置。
在相邻配置了IGBT区域11和MOSFET区域13的情况下，由于MOSFET区域13的背面构造存在n+型阴极层30，因此IGBT区域11的n+型发射极层16和n+型阴极层30的沿X方向的水平距离变短，相应地IGBT区域11的漂移层50的电阻成分变小。
因此，在IGBT的接通动作时，没有积蓄电子载流子，电导率调制受到妨碍。为此，将伸出距离Wop设置于正侧是有效的。
但是，在将IGBT区域11和MOSFET区域13相邻配置的情况下，在MOSFET区域13的背面形成的n+型阴极层30的形成区域以伸出距离Wop的量减少。即，由于在MOSFET区域13作为MOSFET进行动作的区域以伸出距离Wop的量减少，因此实质上不能够将伸出距离Wop设置于正侧。
另一方面，即使将IGBT区域11和二极管区域12相邻配置，将集电极层25的伸出距离Wop设置于正侧，也不会影响MOSFET区域13的MOSFET的动作区域。
因此，就实施方式1的半导体装置10而言，在IGBT区域11和MOSFET区域13之间必然配置二极管区域12，从而使IGBT区域11与MOSFET区域13彼此分离而不相邻配置。
(效果)
实施方式1的半导体装置10由于除了IGBT区域11之外还具有MOSFET区域13，该MOSFET区域13具有MOSFET，因此能够实现从小电流区域直至大电流区域的接通电压的降低。
就半导体装置10而言，由于使IGBT区域11和MOSFET区域13彼此分离而不相邻，因此IGBT的IGBT动作和MOSFET的MOSFET动作彼此不会干涉。
因此，即使将伸出距离Wop设置于正侧而使IGBT区域11的IGBT的电导率调制良好，也不会对MOSFET区域13的MOSFET的动作造成任何不良影响。
其结果，实施方式1的半导体装置10能够使IGBT动作及MOSFET动作均高精度地得到执行，因此取得具有良好的电气特性的效果。
并且，与在IGBT区域11、二极管区域12及MOSFET区域13之间共用漂移层50相应地制造工序变得容易，因此能够对制造成本进行抑制。
此外，如果将基极层14和阳极层29的p型杂质浓度设定为相同的浓度，则作为阳极层29能够使用基极层14。因此，与在IGBT区域11、二极管区域12及MOSFET区域13之间还能够共用基极层14相应地，能够对制造成本进行抑制。
实施方式1的半导体装置10具有哑埋入导电层即哑栅极电极27，因此能够对IGBT区域11和二极管区域12的边界部、及MOSFET区域13和二极管区域12的边界部处的电场集中进行抑制，与此相应地能够实现二极管区域12的耐压提高。
并且，实施方式1的半导体装置10通过在集电极层25设置正的伸出距离Wop，从而在IGBT区域11的漂移层50处，能够延长从IGBT区域11的发射极层16至二极管区域12的集电极层25的水平距离，与此相应地能够增大在IGBT区域11形成的漂移层50即IGBT用漂移层的电阻成分。
其结果，就实施方式1的半导体装置10而言，由于在IGBT区域11流动的电子载流子没有流至二极管区域12的阴极层30而是积蓄于IGBT用漂移层，因此能够实现IGBT动作时的接通电压的降低。
<实施方式2～实施方式5>
此后叙述的实施方式2～实施方式5与实施方式1的半导体装置10的共同点多。因此，通过标注相同标号而适当省略与实施方式1的共同点的说明，以与实施方式1的不同点为中心进行说明。
另外，当对在IGBT区域11、二极管区域12及MOSFET区域13形成的漂移层50等结构要素进行分类时，使用如下名称。
关于漂移层50，有时将在IGBT区域11形成的漂移层50称为IGBT用漂移层，将在二极管区域12形成的漂移层50称为二极管用漂移层，将在MOSFET区域13形成的漂移层50称为MOSFET用漂移层。
关于基极层14，有时将在IGBT区域11形成的基极层14称为IGBT用基极层，将在MOSFET区域13形成的基极层14称为MOSFET用基极层。
关于栅极电极19及哑栅极电极27，有时将在IGBT区域11形成的栅极电极19称为IGBT用埋入导电层，将在二极管区域12形成的哑栅极电极27称为哑埋入导电层，将在MOSFET区域13形成的栅极电极19称为MOSFET用埋入导电层。
关于MOS栅极构造，有时将在IGBT区域11形成的MOS栅极构造称为IGBT用MOS栅极构造，将在MOSFET区域13形成的MOS栅极构造称为MOSFET用MOS栅极构造。
此外，在二极管区域12内，在与IGBT区域11或MOSFET区域13的边界设置的哑埋入导电层分别在IGBT区域11以及MOSFET区域13侧作为MOS栅极构造的栅极起作用。
<实施方式2>
图5是表示实施方式2涉及的半导体装置10B的构造的剖视图。
实施方式2的半导体装置10B的特征在于，为了降低MOSFET区域13的MOSFET动作时的接通电阻，作为在MOSFET区域13形成的漂移层即MOSFET用漂移层而设置了n型高浓度漂移层51。高浓度漂移层51设置于图1所示的实施方式1的半导体装置10的MOSFET区域13的漂移层50整体。
高浓度漂移层51的n型杂质浓度设定得比IGBT区域11的漂移层50即IGBT用漂移层及二极管区域12的漂移层50即二极管用漂移层的n-型杂质浓度高。
通过在MOSFET区域13具有与IGBT用漂移层及二极管用漂移层相比n型杂质浓度高的高浓度漂移层51，由此，MOSFET区域13的高浓度漂移层51的电阻成分降低，MOSFET动作时的接通电阻降低。
高浓度漂移层51能够通过在形成漂移层50后进一步注入n型杂质而形成。通过利用杂质注入形成高浓度漂移层51，能够避免使高浓度漂移层51及漂移层50各自外延生长。
此外，用于形成高浓度漂移层51的杂质可以从半导体衬底40的表面40A注入，也可以从半导体衬底40的背面40B注入。并且，也可以从半导体衬底40的表面40A及背面40B这两者注入杂质。
这样，就实施方式2的半导体装置10B而言，由于MOSFET用漂移层即高浓度漂移层51成为与IGBT用漂移层及二极管用漂移层相比n型杂质浓度高的漂移高浓度区域，因此能够实现MOSFET动作时的接通电阻的降低。
在图1中，在MOSFET用漂移层的整体设置了高浓度漂移层51。但是，即使在MOSFET用漂移层的一部分形成漂移高浓度区域也能够发挥MOSFET区域13的MOSFET动作时的接通电阻的降低的效果。
但是，如实施方式2的半导体装置10B的高浓度漂移层51那样，将漂移高浓度区域设置于MOSFET用漂移层的整体能够最大限度地发挥MOSFET动作时的接通电阻的降低。
(耐压的提高)
由于与作为MOSFET用漂移层而设置高浓度漂移层51相伴，容易在高浓度漂移层51内的MOSFET用埋入导电层的底部附近产生电场集中，因此担心MOSFET区域13的耐压的降低。鉴于该担心，实施方式2的半导体装置10B同时实现了MOSFET区域13处的耐压的提高。
在IGBT区域11，多个IGBT用埋入导电层各自是与相邻的其它IGBT用埋入导电层或相邻的哑埋入导电层之间隔开IGBT用间隔即间距P1地以均等间隔形成的。此外，间距P1与IGBT区域11的实际沟槽17、17之间及实际沟槽17、哑沟槽28之间的间隔相等。
在二极管区域12，多个哑埋入导电层各自是与相邻的哑埋入导电层之间隔开哑间隔即间距P2地以均等间隔形成的。此外，间距P2与二极管区域12的哑沟槽28、28之间的间隔相等。
1个MOSFET用埋入导电层是与相邻的哑埋入导电层之间隔开MOSFET用间隔即间距P3地形成的。此外，间距P3与MOSFET区域13的实际沟槽17、17之间及实际沟槽17、哑沟槽28之间的间隔相等。
实施方式2的半导体装置10B如图5所示，还具有使间距P3比间距P1及间距P2窄的特征。
就实施方式2的半导体装置10B而言，通过使MOSFET区域13的间距P3比IGBT区域11的间距P1及二极管区域12的间距P2窄，从而能够对高浓度漂移层51处的电场集中进行抑制，实现MOSFET区域13处的耐压提高。
因此，实施方式2的半导体装置10B能够在不使静态耐压降低的状态下，使接通电阻降低而降低正向的稳态损耗。
此外，就实施方式2的半导体装置10B而言，存在多个IGBT用埋入导电层，存在1个MOSFET用埋入导电层，但IGBT用埋入导电层及MOSFET用埋入导电层各自至少存在一个即可。
而且，至少一个IGBT用埋入导电层各自是与相邻的其它IGBT用埋入导电层或相邻的哑埋入导电层之间隔开间距P1地以均等间隔形成的，至少一个MOSFET用埋入导电层各自是与相邻的其它MOSFET用埋入导电层或相邻的哑埋入导电层之间隔开间距P3地以均等间隔形成的。
<实施方式3>
图6是表示实施方式3涉及的半导体装置10C的构造的剖视图。
如该图所示，半导体装置10C在IGBT用漂移层即IGBT区域11的漂移层50处，在基极层14的正下方设置有n型载流子存储层39。载流子存储层39的n型杂质浓度设定得比漂移层50的n型杂质浓度高。
即，在IGBT区域11，漂移层50在与基极层14接触的区域具有与漂移层50的其它区域相比第1导电型即n型杂质浓度高的成为载流子存储区域的载流子存储层39。
实施方式3的半导体装置10C通过利用载流子存储层39对从IGBT的集电极电极26供给的载流子进行积蓄，从而能够引起电导率调制而实现IGBT动作时的接通电阻的降低。
此外，如图6所示，就载流子存储层39而言，优选采用遍及IGBT区域11的与基极层14的界面整体地形成的整体形成。这是因为，通过采用整体形成，从而在IGBT导通时能够有效地降低p型基极层14和n-型漂移层50的接通电阻，因此能够进一步降低稳态损耗。
也可以是除了IGBT区域11之外，在二极管区域12及MOSFET区域13各自的漂移层50的上层部也以上述整体形成的方式设置载流子存储层39。通过在IGBT区域11、二极管区域12及MOSFET区域13各自以整体形成的方式设置载流子存储层39，从而在制造载流子存储层39时不需要照相制版处理工艺，与此相应地能够实现制造成本的降低。此时，能够同时发挥出可降低上述稳态损耗的效果。
(变形例)
作为实施方式3的半导体装置10C的变形例，想到如下构造，即，在图6所示的构造的基础上进一步将与图5所示的高浓度漂移层51相当的高浓度漂移区域形成于MOSFET用漂移层。
并且，在实施方式3的变形例中，其特征在于，在载流子存储层39及上述高浓度漂移区域之间将第1导电型即n型杂质浓度设定为相同的浓度，并且将形成深度设定为相同的深度。
就具有上述特征的实施方式3的变形例而言，能够以相同的制造工艺对IGBT区域11的载流子存储区域即载流子存储层39和MOSFET区域13的上述漂移高浓度区域进行制造。
其结果，实施方式3的变形例能够通过比较简单的制造方法，实现MOSFET区域13的MOSFET动作时的接通电阻及IGBT区域11的IGBT动作时的接通电阻各自的降低。
<实施方式4>
图7是表示实施方式4涉及的半导体装置10D的构造的剖视图。
如该图所示，实施方式4的半导体装置10D的特征在于，在IGBT区域11及MOSFET区域13各自的实际沟槽17内设置2个上层电极19A及下层电极19B。
而且，在IGBT区域11及MOSFET区域13的每一者，上层电极19A和下层电极19B通过在上层电极19A及下层电极19B之间设置的绝缘膜18A而绝缘分离。
上层电极19A与实施方式1～实施方式3的栅极电极19同样地用作MOS栅极构造的栅极电极。另一方面，下层电极19B与发射极电极20电连接，或成为浮置状态，进行MOS栅极构造的栅极电极之外的电连接关系的设定。
此外，还能够使上层电极19A及下层电极19B一起作为MOS栅极构造的栅极电极起作用。
这样，就实施方式4的半导体装置10D而言，IGBT用埋入导电层具有上层电极19A及下层电极19B作为彼此电气独立的多个局部IGBT用埋入导电层。
并且，就实施方式4的半导体装置10D而言，MOSFET用埋入导电层具有上层电极19A及下层电极19B作为彼此电气独立的多个局部MOSFET用埋入导电层。
就实施方式4的半导体装置10D而言，在IGBT区域11及MOSFET区域13，能够对上层电极19A及下层电极19B中的作为MOS栅极构造的栅极电极起作用的电极进行选择。
即，能够对多个局部IGBT用埋入导电层中的用作MOS栅极构造的栅极电极的层进行选择，并且对多个局部MOSFET用埋入导电层中的用作MOS栅极构造的栅极电极的层进行选择。
其结果，实施方式4的半导体装置10D能够在IGBT区域11及MOSFET区域13的每一者，对在MOS栅极构造的栅极电极和集电极电极26之间形成的绝缘膜18的电容进行调整，以适应于各种条件的方式对IGBT或MOSFET的通断动作设定良好的特性。
例如，如果在MOS栅极构造的栅极电极和集电极电极26之间形成的绝缘膜18的电容变大，则IGBT或MOSFET动作时的通断损耗具有增加的倾向。因此，为了有效地对通断损耗进行抑制，能够对绝缘膜18的电容进行调整的实施方式4的半导体装置10D是有效的。
特别地，通过至少在IGBT区域11设置上述上层电极19A及下层电极19B，能够以适应于各种条件的方式对IGBT的通断动作设定良好的特性。
此外，就图6所示的半导体装置10D而言，如上层电极19A及下层电极19B那样，设为隔着绝缘膜18A的上下2层电极构造，但并不限于此。例如，除了上下2层电极构造之外，也可以采用以分为左右2列、彼此不干涉的方式将绝缘膜设置于其间的分体构造，或者采用在绝缘膜18处，将与漂移层50相邻的背面40B侧的区域的膜厚形成得比较厚，将与成为沟道区域的基极层14相邻地形成的区域的膜厚形成得比较薄的凸型绝缘膜构造。无论是哪种构造均能够对MOS栅极构造的栅极电极和集电极电极26之间的电容进行调整，取得降低通断损耗的效果。
(变形例)
作为实施方式4的变形例，进一步地想到，作为哑埋入导电层，与IGBT用埋入导电层及MOSFET用埋入导电层同样地，采用与通过绝缘膜18A绝缘分离的上层电极19A及下层电极19B相当的构造。
即，在实施方式4的变形例中，还具有如下特征，即，哑埋入导电层包含彼此电气独立的多个局部哑埋入导电层。
就具有上述特征的实施方式4的变形例而言，将多个局部MOSFET用埋入导电层及多个局部哑埋入导电层的构造及电气规格设定为与多个局部IGBT用埋入导电层相同的条件。
因此，实施方式4的变形例通过利用相同的制造工艺对MOSFET用埋入导电层、哑埋入导电层及IGBT用埋入导电层进行制造，能够实现制造工序的简化。
<实施方式5>
在将正电压施加于实施方式1～实施方式3的半导体装置10、10B及10C的栅极电极19的状态下，如果使MOSFET区域13的内置二极管执行接通动作，则与内置二极管的击穿电压相比沟道电阻小，因此内置二极管不起作用。
因此，实施方式5是使MOSFET区域13的阈值电压比IGBT区域11高。
图8是表示实施方式5涉及的半导体装置10E的构造的剖视图。如该图所示，将MOSFET区域13的MOSFET用基极层即高浓度基极层53的p型杂质浓度设定得比IGBT区域11的基极层14的p型杂质浓度高。
即，就实施方式5的半导体装置10E而言，与IGBT用基极层即基极层14相比，将MOSFET用基极层即高浓度基极层53的第2导电型即p型杂质浓度设定为高浓度。
其结果，MOSFET区域13的MOSFET用MOS栅极构造与IGBT区域11的IGBT用MOS栅极构造相比，能够将阈值电压设定得高。
因此，就实施方式5的半导体装置10E而言，与IGBT用MOS栅极构造相比MOSFET用MOS栅极构造的阈值电压设定得高，与此相应地能够增大高浓度基极层53的沟道区域的沟道电阻，因此即使在将正电压施加于栅极电极19的状态下，在MOSFET区域13内也能够发挥作为内置二极管的功能。
另一方面，如果MOSFET用MOS栅极构造的阈值电压过大，则MOSFET动作变得困难。因此，通过设置MOSFET用MOS栅极构造的阈值电压以大于或等于0.05V且小于0.3V的范围比IGBT用MOS栅极构造的阈值电压大的限制，从而在MOSFET区域13能够正常地使MOSFET动作及内置二极管动作这两者进行动作。
此外，就实施方式5的半导体装置10E而言，通过使MOSFET用基极层的p型杂质浓度比IGBT用基极层高，从而将MOSFET用MOS栅极构造的阈值电压设定得比IGBT用MOS栅极构造高，但也会想到其它方式。
例如，通过使MOSFET用MOS栅极构造的绝缘膜18的厚度比IGBT用MOS栅极构造的绝缘膜18厚，能够将MOSFET用MOS栅极构造的阈值电压设定得比IGBT用MOS栅极构造高。
此外，本发明可以在其发明的范围内将各实施方式自由地组合，对各实施方式适当进行变形、省略。

Claims (11)

1.一种半导体装置，其构成为包含：IGBT区域，其在内部具有IGBT；二极管区域，其在内部具有二极管；以及MOSFET区域，其在内部具有MOSFET，
该半导体装置的特征在于，具有：
半导体衬底，其具有第1及第2主面；
第1导电型的漂移层，其设置于所述半导体衬底；
第2导电型的基极层，其设置于所述半导体衬底，该基极层是相对于所述漂移层在所述第1主面侧与所述漂移层相邻而选择性地配置的；以及
第2导电型的阳极层，其设置于所述半导体衬底，该阳极层是相对于所述漂移层在所述第1主面侧与所述漂移层相邻而选择性地配置的，
在所述IGBT区域、所述二极管区域及所述MOSFET区域之间共用所述漂移层，在所述IGBT区域及所述MOSFET区域之间共用所述基极层，在所述二极管区域利用所述阳极层，
所述IGBT区域及所述MOSFET区域各自包含在从所述第1主面侧贯穿所述基极层而到达所述漂移层的一部分的区域隔着绝缘膜埋入的埋入导电层，
所述IGBT区域及所述MOSFET区域各自具有将所述埋入导电层作为栅极电极，将所述绝缘膜作为栅极绝缘膜，将所述基极层作为沟道区域的MOS栅极构造，
通过在所述IGBT区域和所述MOSFET区域之间配置所述二极管区域，从而使所述IGBT区域与所述MOSFET区域分离而不相邻，
所述二极管区域具有在贯穿所述阳极层而到达所述漂移层的一部分的区域隔着绝缘膜埋入的哑埋入导电层，
所述基极层与所述阳极层被设置为相同形成层。
2.根据权利要求1所述的半导体装置，其中，
所述漂移层包含：
IGBT用漂移层，其形成于所述IGBT区域；以及
MOSFET用漂移层，其形成于所述MOSFET区域，
所述MOSFET用漂移层在至少一部分具有与所述IGBT用漂移层相比，第1导电型的杂质浓度被设定为高浓度的漂移高浓度区域。
3.根据权利要求2所述的半导体装置，其中，
所述漂移高浓度区域设置于所述MOSFET用漂移层整体。
4.根据权利要求2所述的半导体装置，其中，
所述IGBT用漂移层在与所述基极层接触的区域，具有与所述IGBT用漂移层的其它区域相比第1导电型的杂质浓度高的载流子存储区域，
所述载流子存储区域及所述漂移高浓度区域的第1导电型的杂质浓度被设定为相同的浓度，并且形成深度被设定为相同的深度。
5.根据权利要求1所述的半导体装置，其中，
在所述IGBT区域，
所述漂移层在与所述基极层接触的区域，具有与所述漂移层的其它区域相比第1导电型的杂质浓度高的载流子存储区域。
6.根据权利要求1至5中任一项所述的半导体装置，其中，
所述埋入导电层包含：
至少一个IGBT用埋入导电层，其形成于所述IGBT区域；以及
至少一个MOSFET用埋入导电层，其形成于所述MOSFET区域，
所述至少一个IGBT用埋入导电层各自是与相邻的其它IGBT用埋入导电层或相邻的所述哑埋入导电层之间隔开IGBT用间隔地形成的，
所述至少一个MOSFET用埋入导电层各自是与相邻的其它MOSFET用埋入导电层或相邻的所述哑埋入导电层之间隔开MOSFET用间隔地形成的，
所述MOSFET用间隔设定得比所述IGBT用间隔窄。
7.根据权利要求1至5中任一项所述的半导体装置，其中，
所述埋入导电层包含：
IGBT用埋入导电层，其形成于所述IGBT区域，
所述IGBT用埋入导电层包含彼此电气独立的多个局部IGBT用埋入导电层。
8.根据权利要求7所述的半导体装置，其中，
所述埋入导电层还包含：
MOSFET用埋入导电层，其形成于所述MOSFET区域，
所述MOSFET用埋入导电层包含彼此电气独立的多个局部MOSFET用埋入导电层，
所述哑埋入导电层包含彼此电气独立的多个局部哑埋入导电层。
9.根据权利要求1至5中任一项所述的半导体装置，其中，
所述IGBT区域还具有：
第2导电型的集电极层，其相对于所述漂移层位于所述第2主面侧，
所述二极管区域还具有：
第1导电型的阴极层，其相对于所述漂移层位于第2主面侧，与所述集电极层设置于相同形成层，
在彼此相邻的所述二极管区域及所述IGBT区域之间，所述集电极层以所述二极管区域和所述IGBT区域的界面为基准，以伸出距离的量在所述二极管区域内延伸。
10.一种半导体装置，其构成为包含：IGBT区域，其在内部具有IGBT；二极管区域，其在内部具有二极管；以及MOSFET区域，其在内部具有MOSFET，
该半导体装置的特征在于，具有：
半导体衬底，其具有第1及第2主面；
第1导电型的漂移层，其设置于所述半导体衬底；
第2导电型的基极层，其设置于所述半导体衬底，该基极层是相对于所述漂移层在所述第1主面侧与所述漂移层相邻而选择性地配置的；以及
第2导电型的阳极层，其设置于所述半导体衬底，该阳极层是相对于所述漂移层在所述第1主面侧与所述漂移层相邻而选择性地配置的，
在所述IGBT区域、所述二极管区域及所述MOSFET区域之间共用所述漂移层，在所述IGBT区域及所述MOSFET区域之间共用所述基极层，在所述二极管区域利用所述阳极层，
所述IGBT区域及所述MOSFET区域各自包含在从所述第1主面侧贯穿所述基极层而到达所述漂移层的一部分的区域隔着绝缘膜埋入的埋入导电层，
所述IGBT区域及所述MOSFET区域各自具有将所述埋入导电层作为栅极电极，将所述绝缘膜作为栅极绝缘膜，将所述基极层作为沟道区域的MOS栅极构造，
通过在所述IGBT区域和所述MOSFET区域之间配置所述二极管区域，从而使所述IGBT区域与所述MOSFET区域分离而不相邻，
所述MOS栅极构造包含：
IGBT用MOS栅极构造，其形成于所述IGBT区域；以及
MOSFET用MOS栅极构造，其形成于所述MOSFET区域，
所述MOSFET用MOS栅极构造的阈值电压被设定得比所述IGBT用MOS栅极构造高。
11.根据权利要求10所述的半导体装置，其中，
所述基极层包含：
IGBT用基极层，其形成于所述IGBT区域；以及
MOSFET用基极层，其形成于所述MOSFET区域，
所述MOSFET用基极层的第2导电型的杂质浓度被设定为比IGBT用基极层高。
CN202010135495.4A 2019-03-07 2020-03-02 半导体装置 Active CN111668212B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019041642A JP7158317B2 (ja) 2019-03-07 2019-03-07 半導体装置
JP2019-041642 2019-03-07

Publications (2)

Publication Number Publication Date
CN111668212A CN111668212A (zh) 2020-09-15
CN111668212B true CN111668212B (zh) 2023-09-29

Family

ID=72146678

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010135495.4A Active CN111668212B (zh) 2019-03-07 2020-03-02 半导体装置

Country Status (4)

Country Link
US (1) US11094691B2 (zh)
JP (1) JP7158317B2 (zh)
CN (1) CN111668212B (zh)
DE (1) DE102020202635A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020124901A1 (de) * 2020-09-24 2022-03-24 Infineon Technologies Ag RC-IGBT, Verfahren zum Produzieren eines RC-IGBT und Verfahren zum Steuern eines Halbbrückenschaltkreises
JP7447769B2 (ja) * 2020-11-13 2024-03-12 三菱電機株式会社 半導体素子、半導体装置

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001127294A (ja) * 1999-10-28 2001-05-11 Denso Corp パワーｍｏｓトランジスタ
US6551909B1 (en) * 1998-07-24 2003-04-22 Fuji Electric Co. Ltd. Semiconductor device with alternating conductivity type layer and method of manufacturing the same
JP2004319974A (ja) * 2003-04-02 2004-11-11 Yokogawa Electric Corp 半導体装置及び半導体装置の製造方法
JP2005057080A (ja) * 2003-08-05 2005-03-03 Nippon Inter Electronics Corp 半導体装置
CN1591902A (zh) * 2003-08-27 2005-03-09 三菱电机株式会社 绝缘栅型晶体管以及逆变器电路
CN102104039A (zh) * 2009-12-16 2011-06-22 三菱电机株式会社 高耐压半导体装置
JP2012049499A (ja) * 2010-07-27 2012-03-08 Denso Corp 半導体装置およびその制御方法
CN104253154A (zh) * 2013-06-28 2014-12-31 无锡华润上华半导体有限公司 一种具有内置二极管的igbt及其制造方法
JP2015198133A (ja) * 2014-03-31 2015-11-09 株式会社東芝 半導体装置
JP2016225583A (ja) * 2014-10-15 2016-12-28 富士電機株式会社 半導体装置
CN106847891A (zh) * 2017-02-23 2017-06-13 重庆邮电大学 一种通过mosfet控制结终端集成体二极管的rc‑igbt器件
CN108695317A (zh) * 2017-04-06 2018-10-23 三菱电机株式会社 半导体装置、半导体装置的制造方法及电力变换装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4815885B2 (ja) 2005-06-09 2011-11-16 トヨタ自動車株式会社 半導体装置の制御方法
JP4840370B2 (ja) 2008-01-16 2011-12-21 トヨタ自動車株式会社 半導体装置とその半導体装置を備えている給電装置の駆動方法
JP2010232355A (ja) 2009-03-26 2010-10-14 Toshiba Corp 半導体装置
US8299494B2 (en) * 2009-06-12 2012-10-30 Alpha & Omega Semiconductor, Inc. Nanotube semiconductor devices
JP5831598B2 (ja) 2010-12-08 2015-12-09 株式会社デンソー 絶縁ゲート型半導体装置
JP5995435B2 (ja) * 2011-08-02 2016-09-21 ローム株式会社 半導体装置およびその製造方法
CN106796938B (zh) 2014-08-26 2019-11-05 三菱电机株式会社 半导体元件
US9559171B2 (en) * 2014-10-15 2017-01-31 Fuji Electric Co., Ltd. Semiconductor device
JP2016092163A (ja) 2014-11-03 2016-05-23 株式会社デンソー 半導体装置
JP6844147B2 (ja) 2016-02-12 2021-03-17 富士電機株式会社 半導体装置
JP6583119B2 (ja) * 2016-04-19 2019-10-02 株式会社デンソー 電力変換装置

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6551909B1 (en) * 1998-07-24 2003-04-22 Fuji Electric Co. Ltd. Semiconductor device with alternating conductivity type layer and method of manufacturing the same
JP2001127294A (ja) * 1999-10-28 2001-05-11 Denso Corp パワーｍｏｓトランジスタ
JP2004319974A (ja) * 2003-04-02 2004-11-11 Yokogawa Electric Corp 半導体装置及び半導体装置の製造方法
JP2005057080A (ja) * 2003-08-05 2005-03-03 Nippon Inter Electronics Corp 半導体装置
CN1591902A (zh) * 2003-08-27 2005-03-09 三菱电机株式会社 绝缘栅型晶体管以及逆变器电路
JP2005101514A (ja) * 2003-08-27 2005-04-14 Mitsubishi Electric Corp 絶縁ゲート型トランジスタ及びインバータ回路
CN102104039A (zh) * 2009-12-16 2011-06-22 三菱电机株式会社 高耐压半导体装置
JP2012049499A (ja) * 2010-07-27 2012-03-08 Denso Corp 半導体装置およびその制御方法
CN104253154A (zh) * 2013-06-28 2014-12-31 无锡华润上华半导体有限公司 一种具有内置二极管的igbt及其制造方法
JP2015198133A (ja) * 2014-03-31 2015-11-09 株式会社東芝 半導体装置
JP2016225583A (ja) * 2014-10-15 2016-12-28 富士電機株式会社 半導体装置
CN106847891A (zh) * 2017-02-23 2017-06-13 重庆邮电大学 一种通过mosfet控制结终端集成体二极管的rc‑igbt器件
CN108695317A (zh) * 2017-04-06 2018-10-23 三菱电机株式会社 半导体装置、半导体装置的制造方法及电力变换装置

Also Published As

Publication number Publication date
CN111668212A (zh) 2020-09-15
US20200287028A1 (en) 2020-09-10
JP2020145341A (ja) 2020-09-10
JP7158317B2 (ja) 2022-10-21
DE102020202635A1 (de) 2020-09-10
US11094691B2 (en) 2021-08-17

Similar Documents

Publication Publication Date Title
US7863685B2 (en) Trench MOSFET with embedded junction barrier Schottky diode
JP5357370B2 (ja) 半導体デバイス
US10861965B2 (en) Power MOSFET with an integrated pseudo-Schottky diode in source contact trench
CN111081770B (zh) 半导体装置
US11901444B2 (en) Method for manufacturing semiconductor device
US11349020B2 (en) Semiconductor device and semiconductor device manufacturing method
CN114784108B (zh) 一种集成结势垒肖特基二极管的平面栅SiC MOSFET及其制作方法
CN112563321B (zh) 半导体装置及其制造方法
CN111668212B (zh) 半导体装置
US6864535B2 (en) Controllable semiconductor switching element that blocks in both directions
US11749751B2 (en) Lateral DMOS with integrated Schottky diode
JPH04261065A (ja) 半導体装置
US11004839B1 (en) Trench power MOSFET with integrated-schottky in non-active area
CN210984733U (zh) 元胞结构及其应用的半导体组件
KR100266388B1 (ko) 반도체 장치 및 그 제조 방법
CN213459746U (zh) Mosfet晶体管
CN112201690B (zh) Mosfet晶体管
US20220310830A1 (en) Semiconductor device
CN113871452A (zh) 半导体器件
JP2023143682A (ja) 半導体装置
CN112201690A (zh) Mosfet晶体管
CN111180511A (zh) 一种绝缘闸双极晶体管与整流器之整合结构的制造方法
CN115224103A (zh) 半导体器件
CN116525613A (zh) Bcd器件
CN117276312A (zh) 具有双屏蔽结构的碳化硅功率半导体器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant