JP2005057080A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2005057080A JP2005057080A JP2003286855A JP2003286855A JP2005057080A JP 2005057080 A JP2005057080 A JP 2005057080A JP 2003286855 A JP2003286855 A JP 2003286855A JP 2003286855 A JP2003286855 A JP 2003286855A JP 2005057080 A JP2005057080 A JP 2005057080A
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- type active
- active region
- region
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 92
- 239000012535 impurity Substances 0.000 claims abstract description 19
- 229910052751 metal Inorganic materials 0.000 claims description 45
- 239000002184 metal Substances 0.000 claims description 45
- 230000004888 barrier function Effects 0.000 claims description 24
- 239000000463 material Substances 0.000 claims description 13
- 239000002994 raw material Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 27
- 230000002441 reversible effect Effects 0.000 description 20
- 238000011084 recovery Methods 0.000 description 16
- 230000015556 catabolic process Effects 0.000 description 13
- 230000002093 peripheral effect Effects 0.000 description 11
- 238000000034 method Methods 0.000 description 9
- 230000001681 protective effect Effects 0.000 description 9
- 230000005684 electric field Effects 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 7
- 239000000758 substrate Substances 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 230000008859 change Effects 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000010894 electron beam technology Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 230000003252 repetitive effect Effects 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000005484 gravity Effects 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- RMAQACBXLXPBSY-UHFFFAOYSA-N silicic acid Chemical compound O[Si](O)(O)O RMAQACBXLXPBSY-UHFFFAOYSA-N 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 238000009827 uniform distribution Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000002085 persistent effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【解決手段】単一のP型活性領域4が平面視において同心円の内外周により輪状に形成され、P型活性領域4とN-型領域3とがPN接合を形成すると共に、当該輪の内外でN-型領域3とP型活性領域4がショットキー接合を形成する構造とし、P型活性領域4を等間隔に分散配置した。また、P型活性領域4の配置は、正六角形状の配置又は正方形状の配置とした。
【選択図】図1
Description
周知のようにSBDは半導体と金属との接合を利用したユニポーラデバイス(通常はN-型基板を使う)であるから、PN接合ダイオードに比較して、電位障壁が低く順方向電圧降下が少ない。また、順バイアスにおいても少数キャリアの蓄積がほとんどないので逆回復時間は半導体側に空乏層を形成するのに要する時間だけであり、そのためスイッチングが速いなどの特徴がある。
一方、FRDは、PN接合に重金属の添加や放射線の照射などによって少数キャリアの再結合中心(ライフタイムキラー)を導入して少数キャリアのライフタイムの短縮を図ることにより逆回復時間を短縮化したものであり、少数キャリアのライフタイムを短縮することで極めて短い逆回復時間が達成されると言われてきた。
図7に示すように、ある定格電圧以下では、SBDの低VF特性の効果が大きくてSBDの方が低損失であるが、ある定格電圧を越えると、SBDも低VF特性が失われ、また逆方向リーク電流成分がFRDのそれに比べもともと大きいこと、また比較的高耐圧のSBDのスイッチング速度が遅くなる等の効果があいまって、FRDの方が低損失になる。
そして、SBDとFRDとで優勢となるデバイスの交替領域は、定格電圧の値は150〜300V程度に存在することが当業者に知られている。すなわち、150〜300V程度の範囲においてSBD及びFRDのうちいずれか一方の優勢から他方の優勢へと替わることが、当業界でのデバイス開発の過程において経験的に知られてきた。
その理由の一つは、高い耐圧のSBDを得るためには安定で高いバリヤー・ハイト(φB)を示すバリヤー金属が不可欠となるが、200V定格を越えるSBDをSBDが本来持つ優位性を残したまま商業ベース生産することが、現在の技術では先ず不可能である。
したがって、SBDが製造できない、その定格電圧以上の応用(200〜600V、1200V)においては、FRDが多用されるという背景がある。
図8は、順バイアスから逆バイアスにスイッチした際の逆回復の様子を概略示した電流変化波形である。図8において縦軸は電流、横軸は時間であり、波形Aは180V型SBDについてものであり、波形Bは200V型FRDについてのものである。
この程度の定格電圧においては、本来は高速であるSBDの逆回復時間trrが比較的長くなる。しかし、SBDの逆回復波形はかなりソフト性に優れ、低ノイズなデバイスであることが明らかである。
その一方、FRDは逆回復時間trrは短く問題がないかのように思えるが、ライフタイムキラーを相当効かせているために、順方向電圧降下VFが上昇し、しかも回復時の電流のオーバー・シュート現象があって、結果として減衰振動を数回繰り返したのちに落ちつき、OFFが完了する。ある用途(の親機器)においては、この時発生する振動現象がノイズの発生源となり、好ましくない場合がある。
かような市場の要望(ニーズ)に応える為のデバイスの有力候補の一つとしてショットキー接合とPN接合とが並存した構造を有するJBSが考えられることが当業界においては周知である。例えば、JBS構造(呼称方法もまちまちであるが)の文献としては、非特許文献1等が発表されて久しい。
また、その応用は、IGBTと抱き合わせで用いられるFWD(フリー・ホイール・ダイオード)等の応用においても根強い要求があり、これらにも種々の文献発表(例えば、非特許文献2)があるが、IGBTは一般的に数十〜数百A型の大面積(&中高速)素子であること、またそれと対で併用するFRDも従って大面積素子となるが、逆回復時間trrは素子面積の増大とともに増大することを考慮しても、上記文献中に述べられている紹介例は何れもその運転周波数において、せいぜい数十KHZ程度の応用であるため、逆回復時間trrが約一桁上の200〜300nsと長い中高速デバイスである。
上記の150〜300V定格電圧の範囲をカバーする超高速なデバイス、すなわち逆回復時間trrが数十ns以内であって、IGBTよりも高い周波数で運転されるパワーMOSFETと抱き合わせで用いる、より高速な回路の要求に応えることが可能なデバイスであって、上記のVF特性とノイズ特性にも優れ、しかも安価なデバイスは市場に出現しておらず、その開発が大いに待たれるところである。
例えば、特許文献1において開示されるようにJBSのP型活性領域形成パターンに注目すると、特許文献1の図1及び図2に示されるように、半径12μm程度の微細なP型ドッドパターンを15μm程度のピッチで均等に分散配置したものであった。その配置規則は、一のP型活性領域(最外周に配置されるものを除く)に最も近い他のP型活性領域が合計6つであり、当該他のP型活性領域の中心が前記一のP型活性領域の中心を中心とする正六角形の各頂点に一つずつ分配された配置規則となっている。
しかし、繰り返しドットパターンによる均等分散配置おいては、P型領域の面積とN型領域の面積との比で表されるP/N面積比、隣接するP型ドッドパターンの中心間距離で代表されるパターンピッチ、隣接するP型ドッドパターン同士の離間距離で表されるパターン間隔のうちいずれか2つにより残りの一つが決定されるという幾何学的制約がある。
均質で高耐圧なデバイス特性を実現するために、パターンピッチはできるだけ微小な方が良く、時代の微細加工技術により決定されるから、パターンピッチに選択の余地は少ない。
パターン間隔は、一のPN接合に形成される空乏層とこれに隣接するPN接合に形成される空乏層との接触し易さを決定する。ブレークダウン前に隣接する空乏層同士が連結するようにすれば、空乏層の局率緩和による電界の局所集中の緩和、ひいては耐圧の向上が図られるから、パターン間隔を狭くした方が良い。しかし、パターン間隔を狭くすると、狭い間隔部分においてはショットキー接合が狭小になり順方向特性を悪化させる。したがって、パターン間隔は求められるデバイス特性に応じて他の制約を受けずに選択したい変数である。もちろんパターン間隔も時代の微細加工技術の影響を受ける。
しかし、上述したように繰り返しドットパターンにおいてはP/N面積比、パターンピッチ及びパターン間隔の3変数は、このうち2つにより残りの一つが決定されるという制約を有するから、これら3変数を個々独立に決定したいという自由度が得られず、JBS特有のいくつかの利点を有効活用できないといった問題があった。パターンピッチ及びパターン間隔は必ず時代の微細加工技術の影響を受けるが、パターンピッチ及びパターン間隔が制約されることによりP/N面積比の選択の範囲も制約を受けることとなる。
マスクを用いて、第一導電型の半導体素材(2)の表面へ反対導電型である第二導電型の不純物を選択的に導入することにより、第二導電型のガードリング(5)とこのガードリングに囲まれる複数の第二導電型活性領域(4)とが形成され、
前記ガードリングに囲まれた領域内で前記半導体素材の表面に露出する前記第二導電型活性領域及びこれに隣接する第一導電型領域(3)とに被着するバリアメタル(7)が前記半導体素材の表面に敷設され、
前記ガードリングに囲まれた領域上で開口する開口部を有し、前記半導体素材の表面に敷設される絶縁膜(8)と、
前記開口部を介して前記バリアメタルに接続する第一電極(9)と、
前記第一導電型領域側の第二電極(10)とが設けられてなる半導体装置において、
単一の前記第二導電型活性領域が平面視において輪状に形成され、前記第二導電型活性領域と前記第一導電型領域とがPN接合を形成すると共に、当該輪の内外で前記第一導電型領域と前記バリアメタルがショットキー接合を形成してなることを特徴とする半導体装置である。
すなわち請求項1記載の発明によれば、第一導電型の半導体素材の表面へ不純物導入により形成され、PN接合を形成する片方の半導体領域となる複数の第二導電型活性領域が分散配置されたJBSにおいて、P/N面積比、パターンピッチ及びパターン間隔の3変数が個々独立に決定可能になり、JBS構造の利点を有効活用した半導体装置を得ることができる。
請求項2記載の発明によれば、第二導電型活性領域の内外周及び形成幅ともに角等の局所的変化のない均一な形状となり、悪質な電界局所集中を受けにくく、耐圧の向上が図られるという効果がある。
請求項3記載の発明によれば、第二導電型活性領域の偏在が無く均質となり、悪質な電界局所集中を受けにくく、耐圧の向上が図られるという効果がある。
請求項4記載の発明及び請求項5記載の発明のいずれによっても、等間隔の分散配置が実現できる。いずれを選択するかによって、P/N面積比などの大小や、幾何学的性質に基づくデバイス特性の選択をすることができるという効果がある。
〔第1の実施形態〕
まず、本発明第1の実施形態のJBSにつき説明する。図1は本発明の第1の実施形態のJBSを示す断面図(下部)と平面図(上部)である。なお、本実施形態においては、P型活性領域4が前記第二導電型活性領域に対応し、N-型領域3が前記第一導電型領域に対応する。
図1に示すように本JBSは、N+型の半導体基板1と、半導体基板1上にN-型でエピタキシャル成長により形成された半導体層2とを備える。
半導体層2の表層中央部には平面視において同心円の内外周により形成された輪状の多数のP型活性領域4が不純物導入によりに等間隔に形成され、これらを包囲するようにP型のガードリング5が形成される。半導体層2の表層最外周部にはN+型又はP+型のチャネルストップ領域6がガードリング5と間隔を隔てて不純物導入により形成される。半導体層2の残存部がN-型領域3となる。
バリアメタル7は、ガードリング5の内周縁及びガードリング5に囲まれた全領域を覆っている。したがって、ガードリング5に囲まれた領域で半導体層2表面上に露出するP型活性領域4の露出面及びN-型領域3の露出面はバリアメタル7によって覆われている。P型活性領域4とN-型領域3によりPN接合が形成され、N-型領域3とバリアメタル7によってショットキー接合が形成される。ショットキー接合は、P型活性領域4の輪の内外において形成される。
バリアメタル7の第一導電型領域であるN-型領域3に対するショットキー障壁高さ(φBN)は、φBN≧0.68eVが好ましい。このような条件を満たす半導体と金属との組み合せの例を、各組み合せにおけるφBN値を括弧内に示して列挙する。例えば、Si(n型)に対してはAg(φBN=0.78eV), Al(φBN=0.72eV), Au(φBN=0.80eV), Mo(φBN=0.68eV), Pd(φBN=0.81eV), Pt(φBN=0.90eV)である。GaAs(n型)に対してはAg(φBN=0.88eV), Al(φBN=0.80eV), Au(φBN=0.90eV),Cu(φBN=0.82eV), Hf(φBN=0.72eV), Pt(φBN=0.84eV),Ta(φBN=0.85eV), W(φBN=0.80eV)である。GaAs(p型)に対してはHf(φBN=0.68eV)である。
半導体酸化膜8は、ガードリング5の外周縁及びチャネルストップ領域6の内周縁及びガードリング5とチャネルストップ領域6との間で露出するN-型領域3の露出面を覆っている。
PSG保護膜23bは、この半導体酸化膜8上に同一範囲に重ねて敷設されている。
半導体酸化膜8の開口部を介して第一電極メタル9がバリアメタル7に接合する。
N-型領域3側の電極である第二電極メタル10は、半導体基板1の裏面に接合する。
等電位リング電極メタル11は第二電極メタル10と等電位に保持されているものであり、半導体酸化膜8の外周開口部を介してチャネルストップ領域6に接続する。
第一電極メタル9、第二電極メタル10及び等電位リング電極メタル11はアルミニウム等により構成することができる。
最終絶縁保護膜24は素子周辺領域にリング状に敷設されて第一電極メタル9の縁部及び等電位リング電極メタル11を被覆し、電気的・機械的負荷から保護する。最終絶縁保護膜24としては、シリコン窒化物やPSG膜を用いることができる。
次に、図2及び図3を参照して本JBSの主要な製造工程につき説明する。図2及び図3は本発明第1及び第2の実施形態のJBSを製造する主要工程における断面図である。
P型活性領域4及びガードリング5の最終的な幅は、開口幅と横方向の拡散幅との和で決まり、横方向の拡散幅は拡散深さにより異なる。ガードリング5を形成する開口部の幅としては、例えば30μmとする。拡散深さにより異なるが、例えば約32〜40μm幅のガードリング5を形成する。
半導体酸化膜21b及び半導体酸化膜21cの周縁部を周知のフォトリソグラフィ技術を用いてエッチングして開口する。これにより開口した開口部を介してN+型不純物を導入し、N+型のチャネルストップ層6を形成する。それには例えば、リンをイオン注入することにより行う。その深さXjn+は例えば、1.2〜1.3μmとされる。N+型不純物導入後、熱拡散しN+型不純物を活性化させる。
以上の工程を経て残った半導体酸化膜8は、図1に示した半導体酸化膜8に対応する。なお、半導体酸化膜8上にはPSG膜23bが形成される。
一方、ウエファ裏面を研削する。これにより、裏面の半導体酸化膜22は除去される。
さらに、図3(6)に示すように最終絶縁保護膜24を周辺領域に形成する。中央の第一電極メタル9は露出させておく。最終絶縁保護膜24としては、シリコン窒化物やPSG膜を用いることができる。
次に、平面視におけるP型活性領域4の構造及びこの平面的構造が及ぼすデバイス特性への影響につき説明する。図4は、図1においてガードリング5に囲まれる領域内の半導体層2表面の部分拡大図である。
図4(a)に示すように第1の実施形態に適用される配置規則は、一のP型活性領域4a(最外周に配置されるものを除く)に最も近い他のP型活性領域4bが合計6つであり、当該他のP型活性領域4bの中心が前記一のP型活性領域4aの中心を中心とする正六角形の各頂点に一つずつ分配された配置規則である。
そして以下に説明するように、代表3変数を決定することにより、平面的構造が一つに決定される。
例えば図4(a)に示すように、P型活性領域4の外周円の半径をRp、P型活性領域4の外周から内周までの幅Lpとすると、
〈式1〉:Rp=(a−b)/2
〈式2〉:Lp=(a−b−φd)/2 と表現できる。
〈式3〉:S=(√3)a2/4
〈式4〉:Sp=π{(a−b)2−φd 2}/8
〈式5〉:Sn=S−Sp=(√3)a2/4−π{(a−b)2−φd 2}/8
〈式6〉:Sn1=(√3)a2/4−π{(a−b)2}/8
〈式7〉:Sn2=πφd 2/8
〈式8〉:Sp/S=π{(a−b)2−φd 2}/{2(√3)a2}
〈式9〉:Sn/S=〔2(√3)a2−π{(a−b)2−φd 2}〕/{2(√3)a2}
〈式10〉:Sp/Sn=π{(a−b)2−φd 2}/〔2(√3)a2−π{(a−b)2−φd 2}〕
(なお、(P/N面積比)=Sp/Sn)
〈式11〉:Sn1/Sn=〔2(√3)a2−π{(a−b)2}〕/〔2(√3)a2−π{(a−b)2−φd 2}〕
〈式12〉:Sn2/Sn=πφd 2/〔2(√3)a2−π{(a−b)2−φd 2}〕
〈式13〉:Sn1/Sn2=〔2(√3)a2−π{(a−b)2}〕/πφd 2 が成り立つ。
例として、半導体層2の比抵抗ρが6.0Ω・cmであるウエファ(半導体層2の厚さdl=21〜28μm程度)に深さXjp=1μmのP型活性領域4をパターンピッチa=15μmで形成する場合を考える。
P型活性領域4を形成する不純物を導入する際の酸化膜マスクの限界最小開口幅を1μmとすると、不純物はXjp=1μmの80%程度開口端から横方向に進行するため、1+1×0.8×2により2.6μmが幅Lpの限界最小形成値となる。
次に、耐圧及び順方向特性のバランスをとるため、逆電圧VRと空乏層Wdの関係を周知の式により計算してみる。その計算結果を表1に示した。
そこで、bを2μm以上とする。同様の理由により、φdを2μm以上とする。幅Lpの限界最小形成値が2.6μmであることを考慮すると、例えば図5(b)〜(f)に示すような本発明例JBS01〜05を選択できる。Sn/SがJBS01から順に、60.6,52.1,42.9,32.8,35.5(%)となる。このようにパターンピッチa及びパターン間隔bが決定されても、Sn/S(すなわち、P/N面積比)を選択できる。
また、Sn1/SnがJBS01から順に、80.4,77.9,74.3,68.7,68.7(%)となる。このように、Sn1とSn2の比、すなわち、P型活性領域4が形成する輪の内外のショットキー接合の面積比を選択することも可能である。
次に、本発明第2の実施形態のJBSにつき説明する。本実施形態は、適用されるP型活性領域4の配置規則のみが第1の実施形態とは異なる。したがって、本実施形態のJBSは、前記第1の実施形態と同一の基本構成を有し、同一の製造方法が適用できる(P型活性領域4の配置規則に関わる事項がある場合は、それを除く。)。
図6に示すように第2の実施形態に適用される配置規則は、一のP型活性領域4c(最外周に配置されるものを除く)に最も近い他のP型活性領域4dが合計4つであり、当該他のP型活性領域4dの中心が前記一のP型活性領域4cの中心を中心とする正方形の各頂点に一つずつ分配された配置規則である。
そして以下に説明するように、代表3変数を決定することにより、平面的構造が一つに決定される。
例えば図6に示すように、P型活性領域4の外周円の半径をRp、P型活性領域4の外周から内周までの幅Lpとすると、第1の実施形態と同様に、
〈式1〉:Rp=(a−b)/2
〈式2〉:Lp=(a−b−φd)/2 と表現できる。
〈式3β〉:Sβ=a2
〈式4β〉:Spβ=π{(a−b)2−φd 2}/4
〈式5β〉:Snβ=Sβ−Spβ=a2−π{(a−b)2−φd 2}/4
〈式6β〉:Sn1β=a2−π{(a−b)2}/4
〈式7β〉:Sn2β=πφd 2/4
〈式8β〉:Spβ/Sβ=π{(a−b)2−φd 2}/4a2
〈式9β〉:Snβ/Sβ=1−π{(a−b)2−φd 2}/4a2
〈式10β〉:Spβ/Snβ=π{(a−b)2−φd 2}/〔1−π{(a−b)2−φd 2}〕
(なお、(P/N面積比)=Sp2/Sn2)
〈式11β〉:Sn1β/Snβ=〔4a2−π{(a−b)2}〕/〔4a2−π{(a−b)2−φd 2}〕
〈式12β〉:Sn2β/Snβ=πφd 2/〔4a2−π{(a−b)2−φd 2}〕
〈式13β〉:Sn1β/Sn2β=〔4a2−π{(a−b)2}〕/πφd 2 が成り立つ。
このように、同一の〈a、b、φd〉であっても、第1の実施形態の配置規則を採用するか、本実施形態の配置規則を採用するかによって、P/N面積比、すなわち、SBDとFRDの面積占有率が異なり、本実施形態の配置規則を選択することによりSBDの面積占有率を比較的大きくすることができ、第1の実施形態の配置規則を選択することによりFRDの面積占有率を比較的大きくすることができる。
Claims (5)
- マスクを用いて、第一導電型の半導体素材の表面へ反対導電型である第二導電型の不純物を選択的に導入することにより、第二導電型のガードリングとこのガードリングに囲まれる複数の第二導電型活性領域とが形成され、
前記ガードリングに囲まれた領域内で前記半導体素材の表面に露出する前記第二導電型活性領域及びこれに隣接する第一導電型領域とに被着するバリアメタルが前記半導体素材の表面に敷設され、
前記ガードリングに囲まれた領域上で開口する開口部を有し、前記半導体素材の表面に敷設される絶縁膜と、
前記開口部を介して前記バリアメタルに接続する第一電極と、
前記第一導電型領域側の第二電極とが設けられてなる半導体装置において、
単一の前記第二導電型活性領域が平面視において輪状に形成され、前記第二導電型活性領域と前記第一導電型領域とがPN接合を形成すると共に、当該輪の内外で前記第一導電型領域と前記バリアメタルがショットキー接合を形成してなることを特徴とする半導体装置。 - 単一の前記第二導電型活性領域が平面視において同心円の内外周により輪状に形成されてなることを特徴とする請求項1記載の半導体装置。
- 前記複数の第二導電型活性領域が等間隔に分散配置されてなることを特徴とする請求項1又は請求項2記載の半導体装置。
- 一の第二導電型活性領域(最外周に配置されるものを除く)に最も近い他の第二導電型活性領域が合計6つであり、当該他の第二導電型活性領域の中心が前記一の第二導電型活性領域の中心を中心とする正六角形の各頂点に一つずつ分配された配置規則が前記複数の第二導電型活性領域の全部又は一部に適用されてなることを特徴とする請求項1又は請求項2記載の半導体装置。
- 一の第二導電型活性領域(最外周に配置されるものを除く)に最も近い他の第二導電型活性領域が合計4つであり、当該他の第二導電型活性領域の中心が前記一の第二導電型活性領域の中心を中心とする正方形の各頂点に一つずつ分配された配置規則が前記複数の第二導電型活性領域の全部又は一部に適用されてなることを特徴とする請求項1又は請求項2記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003286855A JP2005057080A (ja) | 2003-08-05 | 2003-08-05 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003286855A JP2005057080A (ja) | 2003-08-05 | 2003-08-05 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005057080A true JP2005057080A (ja) | 2005-03-03 |
Family
ID=34366034
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003286855A Pending JP2005057080A (ja) | 2003-08-05 | 2003-08-05 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005057080A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013522876A (ja) * | 2010-03-08 | 2013-06-13 | クリー インコーポレイテッド | ヘテロ接合障壁領域を含む半導体デバイス及びその製造方法 |
CN103633150A (zh) * | 2008-05-21 | 2014-03-12 | 克里公司 | 具有电流浪涌能力的结势垒肖特基二极管 |
JPWO2012157679A1 (ja) * | 2011-05-18 | 2014-07-31 | ローム株式会社 | 半導体装置およびその製造方法 |
JP2014187071A (ja) * | 2013-03-21 | 2014-10-02 | Shindengen Electric Mfg Co Ltd | Igbt及びigbtの製造方法 |
JP2015072988A (ja) * | 2013-10-02 | 2015-04-16 | サンケン電気株式会社 | 半導体装置 |
US9231122B2 (en) | 2011-09-11 | 2016-01-05 | Cree, Inc. | Schottky diode |
CN111668212A (zh) * | 2019-03-07 | 2020-09-15 | 三菱电机株式会社 | 半导体装置 |
-
2003
- 2003-08-05 JP JP2003286855A patent/JP2005057080A/ja active Pending
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103633150A (zh) * | 2008-05-21 | 2014-03-12 | 克里公司 | 具有电流浪涌能力的结势垒肖特基二极管 |
JP2013522876A (ja) * | 2010-03-08 | 2013-06-13 | クリー インコーポレイテッド | ヘテロ接合障壁領域を含む半導体デバイス及びその製造方法 |
US9117739B2 (en) | 2010-03-08 | 2015-08-25 | Cree, Inc. | Semiconductor devices with heterojunction barrier regions and methods of fabricating same |
US9595618B2 (en) | 2010-03-08 | 2017-03-14 | Cree, Inc. | Semiconductor devices with heterojunction barrier regions and methods of fabricating same |
JPWO2012157679A1 (ja) * | 2011-05-18 | 2014-07-31 | ローム株式会社 | 半導体装置およびその製造方法 |
US9548353B2 (en) | 2011-05-18 | 2017-01-17 | Rohm Co., Ltd. | Wide band-gap semiconductor device including schotky electrode and method for producing same |
US9231122B2 (en) | 2011-09-11 | 2016-01-05 | Cree, Inc. | Schottky diode |
US9865750B2 (en) | 2011-09-11 | 2018-01-09 | Cree, Inc. | Schottky diode |
JP2014187071A (ja) * | 2013-03-21 | 2014-10-02 | Shindengen Electric Mfg Co Ltd | Igbt及びigbtの製造方法 |
JP2015072988A (ja) * | 2013-10-02 | 2015-04-16 | サンケン電気株式会社 | 半導体装置 |
CN111668212A (zh) * | 2019-03-07 | 2020-09-15 | 三菱电机株式会社 | 半导体装置 |
CN111668212B (zh) * | 2019-03-07 | 2023-09-29 | 三菱电机株式会社 | 半导体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5439763B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US8841683B2 (en) | Semiconductor rectifier device | |
JP6728953B2 (ja) | 半導体装置及びその製造方法 | |
US20130140584A1 (en) | Semiconductor device | |
US20220037462A1 (en) | Semiconductor device | |
JP2008016461A (ja) | 半導体装置 | |
US8124981B2 (en) | Rugged semiconductor device architecture | |
JP2008270412A (ja) | 炭化珪素半導体装置 | |
JP2006303469A (ja) | SiC半導体装置 | |
JP7233256B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2005057080A (ja) | 半導体装置 | |
JP2013168549A (ja) | 半導体装置およびその製造方法 | |
JP4764003B2 (ja) | 半導体装置 | |
JP4319810B2 (ja) | 半導体装置及びその製造方法 | |
US6707131B2 (en) | Semiconductor device and manufacturing method for the same | |
JP5872327B2 (ja) | 半導体整流素子 | |
CN115132824A (zh) | 一种使用SiC二极管的IGBT功率模块及其制备方法 | |
JP4000927B2 (ja) | 半導体装置およびその製造方法 | |
KR101811922B1 (ko) | 고주파수 전력 다이오드 및 그 제조 방법 | |
JP4100071B2 (ja) | 半導体装置 | |
JP4647202B2 (ja) | ダイオード | |
JP6178181B2 (ja) | 半導体装置及びその製造方法 | |
CN112310226B (zh) | 快恢复二极管及其制备方法 | |
JP7528963B2 (ja) | 半導体装置 | |
US11929400B2 (en) | Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20060622 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Effective date: 20080121 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080129 |
|
A521 | Written amendment |
Effective date: 20080319 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080415 |