JP4100071B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4100071B2 JP4100071B2 JP2002198186A JP2002198186A JP4100071B2 JP 4100071 B2 JP4100071 B2 JP 4100071B2 JP 2002198186 A JP2002198186 A JP 2002198186A JP 2002198186 A JP2002198186 A JP 2002198186A JP 4100071 B2 JP4100071 B2 JP 4100071B2
- Authority
- JP
- Japan
- Prior art keywords
- trench
- semiconductor substrate
- semiconductor device
- trench groove
- anode electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 102
- 239000010410 layer Substances 0.000 claims description 88
- 239000000758 substrate Substances 0.000 claims description 46
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 26
- 229920005591 polysilicon Polymers 0.000 claims description 26
- 239000002344 surface layer Substances 0.000 claims description 17
- 239000004020 conductor Substances 0.000 claims description 6
- 238000009792 diffusion process Methods 0.000 claims description 6
- 230000015556 catabolic process Effects 0.000 description 25
- 230000005684 electric field Effects 0.000 description 23
- 238000010586 diagram Methods 0.000 description 18
- 238000005530 etching Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 5
- 230000007423 decrease Effects 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 4
- 238000011084 recovery Methods 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical compound [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical group [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000010606 normalization Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical group [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、電力用半導体整流素子（電力用ダイオード）などの半導体装置に関する。
【０００２】
【従来の技術】
電力用ダイオードは、様々な用途に利用されているが、近年、数ｋＨｚから数十ｋＨｚの比較的高周波で動作するインバータ回路などに使われるようになってきた。このような高周波動作に使用される電力用ダイオードには、スイッチング速度を速くすることが強く求められている。従来の電力用ダイオードとしては、主にｐｎダイオードが用いられているが、このダイオードはｐｎ接合で耐圧を確保するために、ショットキー接合で耐圧を確保するショットキーダイオードに比べて、漏れ電流が小さい。しかしながらｐｎダイオードは、オン動作時に、ｎベース層に少数キャリアが過度に蓄積されるので、蓄積されたキャリアを逆回復動作時に掃き出す必要があり、このキャリアの掃き出しに時間が掛かるために、スイッチング速度が遅くなる。このスイッチング速度を早めるために、金原子や白金原子などの重金属拡散や電子線照射などでライフタイムキラーをｎベース層に導入して、素子の高速化を図っている。
【０００３】
【発明が解決しようとする課題】
近年、ｐｎダイオードとショトキーダイオードを１チップ内に並列に配置させたＭＰＳ（Ｍｅｒｇｅｄ ｐｉｎ／Ｓｃｈｏｔｔｋｙ Ｄｉｏｄｅ）構造の電力用の半導体整流素子（電力用ダイオード）が発表されている。このＭＰＳ構造において、特開昭６０−３１２７１号公報に開示されているプレーナ型では、ショットキー接合部での電界強度を十分低く抑えられないために、漏れ電流が増大する。それを解決するために、トレンチ溝を形成し、このトレンチ溝の底部と場合によっては側面にｐｎ接合を形成し、トレンチ溝に挟まれた箇所の表面にショットキー接合を形成した構造が特開平５−６３１８４号公報、特開平５−１１００６２号公報、特開平５−２２６６３８号公報に開示されている。このトレンチ溝の平面形状は、通常ドット（図１７（ａ））であるが、ストライプ（図１７（ｂ））のものもある。
【０００４】
ストライプでは、曲率部分がないので、ｐｎ接合に対するショットキー比率が低い場合は、活性部でのトレンチ底部ｐ層における電界強度をドットに比べて低くできる。一方、ショットキー比率を高くすれば、トレンチ溝間の空乏層ピンチオフ効果が小さくなるので、ｐ層およびショットキー接触部の電界強度が高くなり、耐圧低下や漏れ電流増加につながる。
【０００５】
ドットはストライプに比べて、同じショットキー比率にした場合、セルピッチ（間隔）を狭くできるので、ストライプと比べて漏れ電流を低く抑えることはできる。しかし、セルピッチを狭くして微細化すると、ドットの直径が小さくなる。ドットの直径が小さくなると、トレンチ溝の底部に形成されるｐ層の曲率が大きくなり、耐圧を高く維持することは難しい。
【０００６】
また、ドットのトレンチ溝の開口部を小さくすると、トレンチ溝内にポリシリコンを埋め込むときに簾（空洞）が出来易い。そのため、ドットのトレンチ溝では、漏れ電流を小さく抑制しながら（耐圧を高く維持しながら）ショットキー比率を高く（９０％以上）することは困難である。
この発明の目的は、前記の課題を解決して、ｐｎ接合に対するショットキー比率を高め、耐圧低下を起こさずに、高速、且つ、ソフトリカバリーな半導体装置を提供することにある。
【０００７】
【課題を解決するための手段】
前記の目的を達成するために、第１導電型の半導体基板の第１主面上に形成されるアノード電極と、該アノード電極と前記半導体基板とが選択的にショットキー接触して形成されるショットキー接合部と、前記半導体基板の第２主面の表面層に形成されるカソード領域と、該カソード領域上に形成されるカソード電極とを有する半導体装置において、前記半導体基板の表面層に、所定幅でリング状に形成されるトレンチ溝と、該トレンチ溝より内側の半導体基板とアノード電極とがショットキー接触して形成される第１ショットキー接合部と、前記トレンチ溝より外側の半導体基板とアノード電極とがショットキー接触して形成される第２ショットキー接合部とを有し、前記トレンチ溝の側壁に形成される絶縁膜と、前記トレンチ溝の底部に接して形成される第２導電型の第１半導体領域と、前記トレンチ溝を充填し前記第１半導体領域と前記アノード電極とを電気的に接続する導電材とを有する構成とする。前記第１ショットキー接合部の第１主面表面での平面形状が、円形もしくは頂点が円周上に配置された多角形であり、隣り合う第１ショットキー接合部の中心点を結ぶ直線が三角格子とするとよい。
【０００８】
【０００９】
【００１０】
また、前記半導体基板の表面層に、前記アノード電極とオーミック接触し、所定幅でリング状に形成される第２導電型の第２半導体領域と、該第２半導体領域より内側の半導体基板とアノード電極とがショットキー接触して形成される第１ショットキー接合部と、前記第２半導体領域より外側の半導体基板とアノード電極とがショットキー接触して形成される第２ショットキー接合部とを有する構成とする。この第１ショットキー接合部の平面形状は、円形もしくは頂点が円周上に配置される多角形であり、隣り合う第１ショットキー接合部の中心点を結ぶ直線が三角格子とするとよい。
【００１１】
また、前記半導体基板の表面層に、所定幅でリング状に形成されるトレンチ溝と、該トレンチ溝より内側の半導体基板とアノード電極とがショットキー接触して形成される第１ショットキー接合部と、前記トレンチ溝より外側の半導体基板とアノード電極とがショットキー接触して形成される第２ショットキー接合部とを有し、前記トレンチ溝の側壁と底部に形成される第２導電型の第３半導体領域と、前記トレンチ溝を充填し前記第３半導体領域と前記アノード電極とを電気的に接続する導電材とを有する構成とする。前記第１ショットキー接合部の第１主面表面での平面形状が、円形もしくは頂点が円周上に配置された多角形であり、隣り合う第１ショットキー接合部の中心点を結ぶ直線が三角格子とするとよい。
また、前記トレンチ溝の内径ｒ１が、ｒ１≦１０μｍであるとよい。
また、前記三角格子の各一辺の長さＬ１が、前記トレンチ溝の幅Ｗｔおよび前記トレンチ溝の内径ｒ１に対して、ｒ１＋Ｗｔ≦Ｌ１≦２０μｍであるとよい。
【００１２】
また、前記トレンチ溝の幅Ｗｔが、Ｗｔ≦２μｍであるとよい。
また、前記三角格子の三つの辺の長さのばらつきが、前記一辺の長さＬ１に対して２０％以内であるとよい。
また、前記アノード電極の最外周下の前記半導体基板の表面層に第２導電型のエッジ層が形成されているとよい。
【００１３】
また、前記エッジ層の幅Ｌｅが、前記トレンチ溝の内径ｒ１および前記トレンチ溝の幅Ｗｔに対して、Ｌｅ≧ｒ１＋２Ｗｔであるとよい。
また、前記エッジ層の拡散深さＸｊｅが前記トレンチ溝の底部アノード層深さＸｊｔに対して、Ｘｊｅ≧Ｘｊｔであるとよい。
また、前記エッジ層と最も近い前記トレンチ溝との最短距離Ｗ１が、前記三角格子の一辺の長さＬ１に対して、Ｗ１≦Ｌ１であるとよい。
【００１４】
また、前記導電材がポリシリコンであって、前記ポリシリコンの上端は半導体基板の表面より高くするとよい。
また、トレンチ溝の上端角部上に絶縁膜とその上のポリシリコンを有することがよい。
【００１５】
【発明の実施の形態】
図１は、この発明の第１実施例の半導体装置であり、同図（ａ）は要部斜視断面図、同図（ｂ）は同図（ａ）のＡ部拡大図である。同図（ａ）は、アノード電極１０の一部を除去し、リングトレンチ溝４のシリコン面での平面形状および配置が分かるような図にした。
【００１６】
この半導体装置は、ｎ+ カソード層１の上にエピタキシャル成長により、ｎ-ドリフト層３を形成する。ここで、ｎ+ カソード層１とｎ- ドリフト層３の間に、エピタキシャル成長でドリフト層３より高不純物濃度のｎ中間層を追加形成しても構わない。このｎ- ドリフト層３に所定幅でリング状をしたリングトレンチ溝４を形成し、リングトレンチ溝４の側壁に酸化膜５を形成する（底面には酸化膜は形成しない）。このリングトレンチ溝４は、隣り合うリングトレンチ溝４のリングの中心点１８を結ぶ直線が三角格子に（中心点１８が三角格子点に位置するように）なる。
【００１７】
また、リングトレンチ溝４の平面形状は図１３（ａ）のように円形であっても、図１３（ｂ）のように頂点が円周上に等間隔に配置された多角形であっても構わない。図１３では酸化膜５が省略されリングトレンチ溝４のみ示されている。
再び、図１に戻り、リングトレンチ溝４にポリシリコン６を充填する。このポリシリコン６の箇所が酸化膜のマスクの開口部でもあるので、このポリシリコン６を介して、１００ｋｅＶで１×１０14ｃｍ-2のドーズ量のボロンを注入し、熱処理してｐ- アノード層７をリングトレンチ溝４の底部に形成する。次にアノード電極１０を形成する。このアノード電極１０とｎ- ドリフト層３の表面との界面には、ショットキー接合部が形成される。また、ポリシリコン６の表面とアノード電極１０はオーミック接触する。このようにして、ｐｎ接合のためのｐ- アノード層７とショットキーダイオード接合部が並列に配置されたＭＰＳ構造の半導体整流素子が形成される。
【００１８】
ショットキー接合部は、リングトレンチ溝４の内側に形成され、平面形状が円形をした第１ショットキー接合部１５と、リングトレンチ溝４の外側に形成される第２ショットキー接合部１６で構成される。
ここで素子の諸元について説明する。リングトレンチ溝の深さは３μｍ、リングトレンチ溝の幅は１μｍ、リング内径（トレンチ溝内円の直径）は６μｍ、リング外径（トレンチ溝外円の直径）は８μｍ、三角格子の一辺の長さＬ１は１２μｍ、ｐ- アノード層７の拡散深さは０．７μｍ、ｎ- ドリフト層３の濃度は１×１０14ｃｍ-3、ｎ+ カソード層１の濃度は１×１０18ｃｍ-3である。このｐｎ接合とショットキー接合によるダイオードの活性領域１３の回りにはｐエッジ層１７が形成され、さらにｐエッジ層１７の回りには耐圧構造１４であるガードリングを構成するｐ+ 層８が複数本形成され、その接合深さは約８μｍである。この耐圧構造はフィールドプレート構造やリサーフ構造等どの構造を用いても構わない。
【００１９】
図２は、図１のリングトレンチ溝の配置図と電界強度の図であり、同図（ａ）はリングトレンチ溝の配置を示す部分平面図、同図（ｂ）は同図（ａ）のＸ−Ｘ線で切断した部分断面図、同図（ｃ）はＬ１の長さと電界強度の関係を示す図である。
図２（ａ）において、三角格子は正三角形とし、一辺の長さをＬ１、リングトレンチ溝４の内径をｒ１、トレンチ幅をＷｔとする。リングトレンチ溝４の外径はｒ１＋２Ｗｔとなる。また、ａ、ｂ、ｃは各辺の長さであり、ａ＝ｂ＝ｃ＝Ｌ１となる。この条件での表面電界強度を図２（ｃ）に示す。
【００２０】
図２（ｃ）において、三角形の辺の長さＬ１とショットキー部最大表面電界強度Ｅｓの関係を示しているが、Ｌ１が２０μｍを越えるとＥｓが増加することがわかる。これは三角形の辺の長さＬ１が増加することにより、リングトレンチ溝４とした場合でも、空乏層のピンチオフ効果が弱まるためである。そのため、Ｌ１としては２０μｍ以下とするのが望ましい。
【００２１】
また、Ｌ１の下限値は、図１４のようにリングトレンチ溝４同士が重なる位置までとする。従って、三角形の一辺の長さＬ１は、ｒ１＋Ｗｔ≦Ｌ１≦２０μｍとなるようリングトレンチ溝４を形成する。
また、図１４のようにリングトレンチ溝４同士が重なる場合は、第２ショットキー接合部１６の占める領域（Ｃ部の領域）は極めて小さくなる。従って、図１４のＣ部の第２ショットキー接合部１６をなくしてリングトレンチ溝４の一部を代わりに形成しても構わない。
【００２２】
また、三角形の各辺の長さ（ａ、ｂ、ｃ）が大きくばらつくと、三角形が正三角形からずれてきて、各リングトレンチ溝４から伸びる空乏層が同時に三角形の中心位置１９に到達しなくなる。そのため、大きくばらつくと漏れ電流が増加し、耐圧が低下する。そのため、各辺の長さのばらつきを２０％以内とするとよい。
【００２３】
図３は、図１の半導体装置に逆電圧を印加した場合のデバイスシミュレーションの結果を示し、同図（ａ）はリングトレンチ溝の電界強度分布図、同図（ｂ）はｒ１と表面電界強度Ｅｓの関係を示す図である。
図３（ａ）では、リングトレンチ溝４を挟んで左側がリングの内側、右側がリングの外側である。リングの内側は図の通り電界強度が極めて小さい。
【００２４】
これは、空乏層がリングの内側へと広がるため、空間電荷が少なくてすむからである。そのため、リングの内側のショットキー接合部での表面電界強度はほとんど零となり、逆バイアス時のショットキー障壁低下現象が起こらない。そのため、漏れ電流を低減することができる。このリングトレンチ溝４の内径ｒ１、三角形一辺の長さＬ１を効果的に選択すれば、表面電界の低い第１ショットキー接合部１５を増加することができ、従来のストライプ構造やドット構造よりも高いショットキー面積比（ｐｎ接合に対するショットキー接合のショットキー比率）にすることができる。その結果、漏れ電流を低くすることができる。
【００２５】
図３（ｂ）において、リングトレンチ溝４の内径ｒ１と最大表面電界強度の関係を示したグラフで、ｒ１が１０μｍ以下で十分電界強度が低くできることが判る。したがってｒ１は１０μｍ以下、Ｌ１は図２（ｂ）から２０μｍ以下であれば、十分漏れ電流が低減できるので望ましい。図４は、図１の本発明の半導体装置の素子耐圧ＢＶと漏れ電流ＪL を示す図であり、同図（ａ）は、素子耐圧ＢＶとショットキー比率の関係を示す図、同図（ｂ）は漏れ電流ＪL とショットキー比率の関係を示す図である。比較のために示した従来素子は、トレンチ溝の形状はストライプとドットの場合である。
【００２６】
図４（ａ）において、本発明のリングトレンチ構造の半導体装置の耐圧は、従来の半導体装置（ドット、ストライプ）に比べてショットキー比率を高くしても耐圧を高く維持している。これは、上記したように、リングの内側での空乏層の広がり方が原因であり、図３（ａ）に示すリングトレンチ溝４の底部のｐ- アノード層７のＤ部での電界強度が緩和されているためである。
【００２７】
図４（ｂ）において、図４（ａ）で説明したように、電界強度が緩和されるために、本発明のリングトレンチ構造の半導体装置が格段に漏れ電流を抑制されていることが判る。図５は、図１のＢの範囲にある箇所の拡大断面図である。ｐエッジ層１７の幅をＬｅ、このｐエッジ層１７と最も近くにあるリングトレンチ溝４との最短距離をＷ１とし、このｐエッジ層１７の拡散深さをＸｊｅ、リングトレンチ溝４の底部に形成したｐ- アノード層７の、表面（ｎ- ドリフト層３の表面）からの深さをＸｊｔとして、それぞれ図示している。ｐエッジ層１７形成のためのイオン注入時にマスクとなる絶縁膜９の端からｐエッジ層１７の表面での横方向拡散距離は０．８Ｘｊｅ程度となる。この図を用いて、つぎに素子耐圧ＢＶについて説明する。
【００２８】
図６は、ｐエッジ層深さＸｊｅとトレンチ底部のｐ- アノード層深さＸｊｔの比と、素子耐圧ＢＶの相関を示した図である。縦軸は、Ｒｓｃｈ＝９５％での最大耐圧で規格化している。ｐエッジ層深さＸｊｅがトレンチ底部ｐ- アノード層深さＸｊｔよりも浅くなると（Ｘｊｅ／Ｘｊｔ＜１）、耐圧が低くなる。これは、最外のリングトレンチ溝４のｐ- アノード層７の電界強度が、他の場所に位置するリングトレンチ溝４に比べて高くなり、なだれ増倍が生じるためである。よってｐエッジ層深さＸｊｅはトレンチ底部ｐ- アノード層深さＸｊｔよりも深い方が望ましい。
【００２９】
図７は、ｐエッジ層幅Ｌｅとリングトレンチ溝の外径（ｒ１＋２Ｗｔ）との比による素子耐圧ＢＶの特性を示しており、ショットキー比率Ｒｓｃｈ＝９５％での最大耐圧で規格化している。ｐエッジ層１８と最外のリングトレンチ溝４の最短距離をＷ１とし、Ｗ１をＬ１と同じにして、ＸｊｅをＸｊｔと同じにした場合である。ｐエッジ層幅Ｌｅがリングトレンチ溝の外径（ｒ１＋２Ｗｔ）よりも小さくなると、空乏層広がりが均一でなくなるため、素子耐圧が減少する。よってＬｅはリングトレンチ外径よりも大きい方が望ましい。
【００３０】
図８は、エッジ層と最外リングトレンチの最短距離Ｗ１と三角格子の一辺の長さＬ１の比と、素子耐圧ＢＶの関係を示した図である。Ｒｓｃｈ＝９５％、Ｘｊｅ＝Ｘｊｔの時の最大耐圧で規格化している。Ｗ１がＬ１より長くなると、耐圧は低くなる。これは、エッジ層による電界緩和効果が小さくなり、最外トレンチの底部のｐ層電界強度がその他のトレンチよりも高くなるため、その部分で主になだれ増倍が起こるためである。よってＷ１は、Ｗ１≦Ｌ１となるようにすることが望ましい。
【００３１】
図９は、この発明の第２実施例の半導体装置の要部斜視断面図である。これは図１（ｂ）に相当する図である。アノード電極１０側の基板表面層（ｎ- ドリフト層３の表面層）に、図１のリングトレンチ溝４に相当するリング状のｐエミッタ層２１（リングセル）が三角格子となる位置に形成される。このリング状のｐエミッタ層２１の内側も外側も図１に示したように、ショットキー接合部１５、１６が形成される。これらのリングセルは、互いに接しても、また、重なっても構わない。このｐエミッタ層２１は、イオン注入、熱拡散などで形成される。この場合も、図１と同様の効果が期待できる。
【００３２】
図１０は、この発明の参考例の半導体装置の要部斜視断面図である。これは図１（ｂ）に相当する図である。アノード電極１０の基板表面層（ｎ- ドリフト層３の表面層）に、リングトレンチ溝４が三角格子となる位置に形成される。そして、リングトレンチ溝４の内部は酸化膜２２で覆われており、さらにその内部が低抵抗ポリシリコン２３または金属で埋め込まれている。このポリシリコン２３または金属は、アノード電極１０と接している。この構造は、ＴＭＢＳ（Ｔｒｅｎｃｈ−ＭＯＳ−Ｂａｒｒｉｅｒ−Ｓｃｈｏｔｔｋｙ）としてしられている構造であるが、リングトレンチ溝構造とすることで、ショットキー接合部およびトレンチ底近傍の電界強度が緩和され、図１と同様の効果が期待できる。
【００３３】
図１１は、この発明の第３実施例の半導体装置の要部斜視断面図である。これは図１（ｂ）に相当する図である。アノード電極１０の基板表面層（ｎ- ドリフト層３の表面層）に、リングトレンチ溝４が三角格子状に形成され、リングトレンチ溝４の底部及び側壁表面にはｐ層２５が形成されている。リングトレンチ溝４は低抵抗ポリシリコン２４または金属で埋め込まれており、アノード電極１０と接している。この場合も、ショットキー接合部およびトレンチ底近傍の電界強度が緩和できて、図１と同様の効果が期待できる。
【００３４】
以上に述べた実施例１から３において、前記のショットキー接合部１５、１６は、アノード電極１０を純アルミニウムとしてショットキー接触をさせたが、１％程度のシリコンを微量に混入したアルミニウム（Ａｌ−Ｓｉ）をシリコン基板に付着させ、熱処理することでシリコン基板（ｎ- ドリフト層３）とアノード電極１０の界面に１０ｎｍ程度の極薄いｐ- 層を形成して、ショットキー接触をさせても構わない。ショットキー障壁は、純アルミニウムの場合よりｐ- 層を形成した場合の方が、１０％程度高くなり、その分漏れ電流が小さくできる。
【００３５】
図１２は、三角格子と四角格子それぞれにおける、格子点と格子点で囲まれた領域の中心点までの長さ（リング間最大距離）を比較した図で、同図（ａ）は三角格子の場合、同図（ｂ）は四角格子の場合である。同じピッチ（一辺の長さＬ１）において、四角格子ではリング間最大距離ｒｃ２は、０．７０７Ｌ１となる。 一方、三角格子では、ｒｃ１は０．５７７Ｌ１となる。したがって、三角格子のｒｃ１が小さい分、逆バイアス時の空乏層ピンチオフが効果的に生じ、電界強度が緩和できる。そのため、三角格子に円形のリングを配置する方が四角格子に配置するよりも優れている。
【００３６】
前記の第１から第３の各実施例で説明したように、本発明により、ショットキー比率を高めながら、耐圧が高く漏れ電流が低い、高速低損失でソフトリカバリーな半導体装置を提供することができる。
また、本発明の半導体装置を用いることで、発熱損失が小さく電磁ノイズの低いパワーモジュールやＩＰＭ（インテリジェントパワーモジュール）などを提供できる。
【００３７】
次に図１の構造の半導体装置の製造方法を図１５を用いて説明する。図１５（a）〜（p）は半導体装置の各製造工程を示す要部断面図である。
まず、半導体基板３１の表面に０．８μｍの酸化膜３２を形成する。そして、外周部のｐエッジ層１７を形成する箇所の酸化膜３２を除去して窓あけを行いボロンをイオン注入してｐエッジ層１７を形成する（a）。図の左側が耐圧構造部となり、右側が活性領域となるが、その活性領域の酸化膜のみを除去し、その後再び０．８μｍの酸化膜３３を形成する（ｂ）。次にリングトレンチ溝を形成すべき箇所の酸化膜を除去し、酸化膜３３をマスクとしてトレンチエッチングを施して３μｍの深さのリングトレンチ溝４を形成する（ｃ）。トレンチエッチングを施すのに際して半導体基板のトレンチ溝の上端角部が鈍角になってくると、その箇所での欠陥によりもれ電流が大きくなるので、各工程においてトレンチ溝の上端角部が略直角となるようにしていくのが望ましい。つまり、トレンチエッチングの際にエッチングガス中に酸素を微量導入してトレンチ側壁に酸化膜を形成しつつエッチングを行う。このトレンチ側壁に形成される酸化膜によってトレンチ溝４の横方向へのエッチングを抑える。次にそのトレンチ側壁に形成された酸化膜を除去し、更にトレンチを所望形状とすべくラウンドエッチングを行う。そして、形成されたトレンチ溝４の側壁の表面をなだらかにするため犠牲酸化を行い０．１μｍの酸化膜３４をトレンチ溝の内部に形成する（ｄ）。次にボロンをドーズ量１×１０15ｃｍ-2、４５ｋｅＶの条件でイオン注入を行い（ｅ）、１０００℃、３０分のアニールすることによって、トレンチ溝４の底部にｐ-アノード層７を形成する（ｆ）。次に犠牲酸化膜３４を除去し（この時の表面の酸化膜厚さは０．５〜０．６μｍ程度となっている）（ｇ）、熱酸化膜の成長またはゲート酸化により０．２μｍの酸化膜３５を形成し（ｈ）、トレンチ溝４の底部の酸化膜のみを異方性エッチングで除去する（この時の表面の酸化膜は０．２〜０．３μｍ程度となっている）（ｉ）。次に半導体基板の全面に０．５〜１μｍの厚さのポリシリコン３６を成長させてトレンチ溝4内を埋める（ｊ）。次に全面にボロンをドーズ量１×１０15ｃｍ-2、４５ｋｅＶの条件でイオン注入して１０００℃３０分のアニールを行い、ポリシリコン３６に不純物を拡散して低抵抗化を図る（ｋ）。次にレジストを塗布してトレンチ溝の上端部のレジスト３７のみを残し、このレジスト３７をマスクとしてポリシリコン３６のエッチングを行う（ｌ）。この時、ポリシリコンの残し幅はトレンチ溝の幅（側壁の酸化膜を含む）よりも広く残るようにする。その後ポリシリコン上のレジストを除去し（ｍ）、ＰＳＧ膜３８を成長させ、チップの外周の耐圧構造部のみにＰＳＧ膜３８が残るよう活性部のＰＳＧ膜をドライエッチングで除去する（ｎ）。ここで、ＰＳＧ膜の除去にドライエッチングを採用する理由は、ウエットエッチングであるとポリシリコン３６とメサ部シリコン間のＳｉＯ2（０．２〜０．３μｍの厚さの酸化膜）にエッチング液が染み込み、残すべきポリシリコン下の酸化膜がエッチングされてしまい、この部分での半導体基板とポリシリコンとの接触が起こり、もれ電流が大きくなってしまうので、酸化膜を望ましい形で残すためである。つまり、トレンチ溝の上端角部には、酸化膜とポリシリコンをひさし状に残すことで、もれ電流の低減を図っている。次に、９５０℃、３０分でＮ2と微量のＯ2からなる雰囲気にて熱処理を行う。これは、ＰＳＧ膜のドライエッチング時にメサ上面のショットキー部にエッチングダメージ欠陥が残っているので、それを熱処理にて回復させるためである。次にメサ部のＳｉＯ2残膜（酸化膜の残り）をＨＦ（フッ酸）にて除去したあと、半導体基板上にアノード電極となるＡｌ−Ｓｉの金属膜３９をスパッタで被着する（ｏ）。最後に窒化シリコン膜４０を表面に形成する（ｐ）。
【００３８】
次に別の製造方法について図１６を用いて説明する。図１６（a）〜（ｎ）は半導体装置の各製造工程を示す要部断面図である。
図１６の工程で図１５の工程と異なる点は、図１５（ｃ）の工程の後に、図１５（ｄ）の犠牲酸化膜を形成せずに図１５（ｈ）の熱酸化膜の形成あるいはゲート酸化膜の形成を行って（図１６（ｄ））、図１５（ｉ）と同じくトレンチ溝の底部の酸化膜を除去し（図１６（ｅ））、その後にボロンをドーズ量１×１０15ｃｍ-2、４５ｋｅＶの条件でイオン注入を行い（図１６（ｆ））、半導体基板の表面全面に０．５〜１μｍの厚さのポリシリコン３６を成長させる（図１６（ｇ））。そして１０００℃、３０分のアニールを行いｐ-アノード層７を形成する（図１６（ｈ））。その後の図１６（ｉ）〜（ｍ）の工程は図１５（ｋ）〜（ｐ）と同じである。
【００３９】
【発明の効果】
この発明によれば、中心点を結ぶ直線が三角格子に配置されたリングトレンチ溝や、リングエミッタ層のリング内円で囲まれた箇所にショットキー接合部を形成することで、ショットキー比率を高めながら、漏れ電流を低くできて、高速、且つ、ソフトリカバリーな半導体装置を提供することができる。
【図面の簡単な説明】
【図１】 この発明の第１実施例の半導体装置であり、（ａ）は要部斜視断面図、（ｂ）は同図（ａ）のＡ部拡大図
【図２】 図１のリングトレンチ溝の配置図と電界強度の図であり、（ａ）はリングトレンチ溝の平面図、（ｂ）は（ａ）のＸ−Ｘ線で切断した断面図（ｃ）はＬ１と電界強度の関係を示す図
【図３】図１の半導体装置に逆電圧を印加した場合のデバイスシミュレーションした結果を示し、（ａ）はリングトレンチ溝の電界強度分布図、（ｂ）はｒ１と表面電界強度Ｅｓの関係を示す図
【図４】図１の本発明の半導体装置の素子耐圧ＢＶと漏れ電流ＪL を示す図であり、（ａ）は、素子耐圧ＢＶとショットキー比率の関係を示す図、（ｂ）は漏れ電流ＪL とショットキー比率の関係を示す図
【図５】図１のＢの範囲にある箇所の拡大断面図
【図６】ｐエッジ層深さＸｊｅとトレンチ底部のｐ- アノード層深さＸｊｔの比と、素子耐圧ＢＶの相関を示した図
【図７】ｐエッジ層幅Ｌｅとリングトレンチ溝の外径（ｒ１＋２Ｗｔ）との比による素子耐圧ＢＶを示す図
【図８】エッジ層と最外リングトレンチの最短距離Ｗ１と三角格子一辺の長さＬ１の比と、素子耐圧ＢＶの関係を示した図
【図９】この発明の第２実施例の半導体装置の要部斜視断面図
【図１０】この発明の参考例の半導体装置の要部斜視断面図
【図１１】この発明の第３実施例の半導体装置の要部斜視断面図
【図１２】三角格子と四角格子それぞれにおける、格子点と格子点で囲まれた領域の中心点までの長さ（リング間最大距離）を比較した図で、（ａ）は三角格子の場合、（ｂ）は四角格子の場合の図
【図１３】 リングトレンチ溝の平面形状の図
【図１４】 リングトレンチ溝が互いに重なった図
【図１５】 図１の半導体装置の製造方法を示す工程図
【図１６】 図１の半導体装置の別の製造方法を示す工程図
【図１７】 従来のＭＰＳダイオードのトレンチ溝の平面形状の図
【符号の説明】
１ ｎ+ カソード層
３ ｎ- ドリフト層
４ リングトレンチ溝
５、２２、３２、３３，３４，３５ 酸化膜
６、３６ ポリシリコン
７ ｐ- アノード層
８ ｐ+ 層
９ 絶縁膜
１０ アノード電極
１１ 金属膜
１２ カソード電極
１３ 活性領域
１４ 耐圧構造
１５ 第１ショットキー接合
１６ 第２ショットキー接合
１７ ｐエッジ層
１８ 中心点
１９ 中心位置
２１ ｐエミッタ層
２３、２４ 低抵抗ポリシリコン
２５ ｐ層
３１ 半導体基板
３７ レジスト
３８ ＰＳＧ膜
３９ 金属膜
４０ 窒化シリコン膜
Ｌ１ 三角格子の一辺の長さ
ｒ１ リングトレンチ溝の内円の直径
Ｗｔ リングトレンチ溝の幅
Ｌｅ ｐエッジ層の幅
Ｗ１ ｐエッジ層に最短距離にあるリングトレンチ溝外円とｐエッジ層との間隔
【発明の属する技術分野】
この発明は、電力用半導体整流素子（電力用ダイオード）などの半導体装置に関する。
【０００２】
【従来の技術】
電力用ダイオードは、様々な用途に利用されているが、近年、数ｋＨｚから数十ｋＨｚの比較的高周波で動作するインバータ回路などに使われるようになってきた。このような高周波動作に使用される電力用ダイオードには、スイッチング速度を速くすることが強く求められている。従来の電力用ダイオードとしては、主にｐｎダイオードが用いられているが、このダイオードはｐｎ接合で耐圧を確保するために、ショットキー接合で耐圧を確保するショットキーダイオードに比べて、漏れ電流が小さい。しかしながらｐｎダイオードは、オン動作時に、ｎベース層に少数キャリアが過度に蓄積されるので、蓄積されたキャリアを逆回復動作時に掃き出す必要があり、このキャリアの掃き出しに時間が掛かるために、スイッチング速度が遅くなる。このスイッチング速度を早めるために、金原子や白金原子などの重金属拡散や電子線照射などでライフタイムキラーをｎベース層に導入して、素子の高速化を図っている。
【０００３】
【発明が解決しようとする課題】
近年、ｐｎダイオードとショトキーダイオードを１チップ内に並列に配置させたＭＰＳ（Ｍｅｒｇｅｄ ｐｉｎ／Ｓｃｈｏｔｔｋｙ Ｄｉｏｄｅ）構造の電力用の半導体整流素子（電力用ダイオード）が発表されている。このＭＰＳ構造において、特開昭６０−３１２７１号公報に開示されているプレーナ型では、ショットキー接合部での電界強度を十分低く抑えられないために、漏れ電流が増大する。それを解決するために、トレンチ溝を形成し、このトレンチ溝の底部と場合によっては側面にｐｎ接合を形成し、トレンチ溝に挟まれた箇所の表面にショットキー接合を形成した構造が特開平５−６３１８４号公報、特開平５−１１００６２号公報、特開平５−２２６６３８号公報に開示されている。このトレンチ溝の平面形状は、通常ドット（図１７（ａ））であるが、ストライプ（図１７（ｂ））のものもある。
【０００４】
ストライプでは、曲率部分がないので、ｐｎ接合に対するショットキー比率が低い場合は、活性部でのトレンチ底部ｐ層における電界強度をドットに比べて低くできる。一方、ショットキー比率を高くすれば、トレンチ溝間の空乏層ピンチオフ効果が小さくなるので、ｐ層およびショットキー接触部の電界強度が高くなり、耐圧低下や漏れ電流増加につながる。
【０００５】
ドットはストライプに比べて、同じショットキー比率にした場合、セルピッチ（間隔）を狭くできるので、ストライプと比べて漏れ電流を低く抑えることはできる。しかし、セルピッチを狭くして微細化すると、ドットの直径が小さくなる。ドットの直径が小さくなると、トレンチ溝の底部に形成されるｐ層の曲率が大きくなり、耐圧を高く維持することは難しい。
【０００６】
また、ドットのトレンチ溝の開口部を小さくすると、トレンチ溝内にポリシリコンを埋め込むときに簾（空洞）が出来易い。そのため、ドットのトレンチ溝では、漏れ電流を小さく抑制しながら（耐圧を高く維持しながら）ショットキー比率を高く（９０％以上）することは困難である。
この発明の目的は、前記の課題を解決して、ｐｎ接合に対するショットキー比率を高め、耐圧低下を起こさずに、高速、且つ、ソフトリカバリーな半導体装置を提供することにある。
【０００７】
【課題を解決するための手段】
前記の目的を達成するために、第１導電型の半導体基板の第１主面上に形成されるアノード電極と、該アノード電極と前記半導体基板とが選択的にショットキー接触して形成されるショットキー接合部と、前記半導体基板の第２主面の表面層に形成されるカソード領域と、該カソード領域上に形成されるカソード電極とを有する半導体装置において、前記半導体基板の表面層に、所定幅でリング状に形成されるトレンチ溝と、該トレンチ溝より内側の半導体基板とアノード電極とがショットキー接触して形成される第１ショットキー接合部と、前記トレンチ溝より外側の半導体基板とアノード電極とがショットキー接触して形成される第２ショットキー接合部とを有し、前記トレンチ溝の側壁に形成される絶縁膜と、前記トレンチ溝の底部に接して形成される第２導電型の第１半導体領域と、前記トレンチ溝を充填し前記第１半導体領域と前記アノード電極とを電気的に接続する導電材とを有する構成とする。前記第１ショットキー接合部の第１主面表面での平面形状が、円形もしくは頂点が円周上に配置された多角形であり、隣り合う第１ショットキー接合部の中心点を結ぶ直線が三角格子とするとよい。
【０００８】
【０００９】
【００１０】
また、前記半導体基板の表面層に、前記アノード電極とオーミック接触し、所定幅でリング状に形成される第２導電型の第２半導体領域と、該第２半導体領域より内側の半導体基板とアノード電極とがショットキー接触して形成される第１ショットキー接合部と、前記第２半導体領域より外側の半導体基板とアノード電極とがショットキー接触して形成される第２ショットキー接合部とを有する構成とする。この第１ショットキー接合部の平面形状は、円形もしくは頂点が円周上に配置される多角形であり、隣り合う第１ショットキー接合部の中心点を結ぶ直線が三角格子とするとよい。
【００１１】
また、前記半導体基板の表面層に、所定幅でリング状に形成されるトレンチ溝と、該トレンチ溝より内側の半導体基板とアノード電極とがショットキー接触して形成される第１ショットキー接合部と、前記トレンチ溝より外側の半導体基板とアノード電極とがショットキー接触して形成される第２ショットキー接合部とを有し、前記トレンチ溝の側壁と底部に形成される第２導電型の第３半導体領域と、前記トレンチ溝を充填し前記第３半導体領域と前記アノード電極とを電気的に接続する導電材とを有する構成とする。前記第１ショットキー接合部の第１主面表面での平面形状が、円形もしくは頂点が円周上に配置された多角形であり、隣り合う第１ショットキー接合部の中心点を結ぶ直線が三角格子とするとよい。
また、前記トレンチ溝の内径ｒ１が、ｒ１≦１０μｍであるとよい。
また、前記三角格子の各一辺の長さＬ１が、前記トレンチ溝の幅Ｗｔおよび前記トレンチ溝の内径ｒ１に対して、ｒ１＋Ｗｔ≦Ｌ１≦２０μｍであるとよい。
【００１２】
また、前記トレンチ溝の幅Ｗｔが、Ｗｔ≦２μｍであるとよい。
また、前記三角格子の三つの辺の長さのばらつきが、前記一辺の長さＬ１に対して２０％以内であるとよい。
また、前記アノード電極の最外周下の前記半導体基板の表面層に第２導電型のエッジ層が形成されているとよい。
【００１３】
また、前記エッジ層の幅Ｌｅが、前記トレンチ溝の内径ｒ１および前記トレンチ溝の幅Ｗｔに対して、Ｌｅ≧ｒ１＋２Ｗｔであるとよい。
また、前記エッジ層の拡散深さＸｊｅが前記トレンチ溝の底部アノード層深さＸｊｔに対して、Ｘｊｅ≧Ｘｊｔであるとよい。
また、前記エッジ層と最も近い前記トレンチ溝との最短距離Ｗ１が、前記三角格子の一辺の長さＬ１に対して、Ｗ１≦Ｌ１であるとよい。
【００１４】
また、前記導電材がポリシリコンであって、前記ポリシリコンの上端は半導体基板の表面より高くするとよい。
また、トレンチ溝の上端角部上に絶縁膜とその上のポリシリコンを有することがよい。
【００１５】
【発明の実施の形態】
図１は、この発明の第１実施例の半導体装置であり、同図（ａ）は要部斜視断面図、同図（ｂ）は同図（ａ）のＡ部拡大図である。同図（ａ）は、アノード電極１０の一部を除去し、リングトレンチ溝４のシリコン面での平面形状および配置が分かるような図にした。
【００１６】
この半導体装置は、ｎ+ カソード層１の上にエピタキシャル成長により、ｎ-ドリフト層３を形成する。ここで、ｎ+ カソード層１とｎ- ドリフト層３の間に、エピタキシャル成長でドリフト層３より高不純物濃度のｎ中間層を追加形成しても構わない。このｎ- ドリフト層３に所定幅でリング状をしたリングトレンチ溝４を形成し、リングトレンチ溝４の側壁に酸化膜５を形成する（底面には酸化膜は形成しない）。このリングトレンチ溝４は、隣り合うリングトレンチ溝４のリングの中心点１８を結ぶ直線が三角格子に（中心点１８が三角格子点に位置するように）なる。
【００１７】
また、リングトレンチ溝４の平面形状は図１３（ａ）のように円形であっても、図１３（ｂ）のように頂点が円周上に等間隔に配置された多角形であっても構わない。図１３では酸化膜５が省略されリングトレンチ溝４のみ示されている。
再び、図１に戻り、リングトレンチ溝４にポリシリコン６を充填する。このポリシリコン６の箇所が酸化膜のマスクの開口部でもあるので、このポリシリコン６を介して、１００ｋｅＶで１×１０14ｃｍ-2のドーズ量のボロンを注入し、熱処理してｐ- アノード層７をリングトレンチ溝４の底部に形成する。次にアノード電極１０を形成する。このアノード電極１０とｎ- ドリフト層３の表面との界面には、ショットキー接合部が形成される。また、ポリシリコン６の表面とアノード電極１０はオーミック接触する。このようにして、ｐｎ接合のためのｐ- アノード層７とショットキーダイオード接合部が並列に配置されたＭＰＳ構造の半導体整流素子が形成される。
【００１８】
ショットキー接合部は、リングトレンチ溝４の内側に形成され、平面形状が円形をした第１ショットキー接合部１５と、リングトレンチ溝４の外側に形成される第２ショットキー接合部１６で構成される。
ここで素子の諸元について説明する。リングトレンチ溝の深さは３μｍ、リングトレンチ溝の幅は１μｍ、リング内径（トレンチ溝内円の直径）は６μｍ、リング外径（トレンチ溝外円の直径）は８μｍ、三角格子の一辺の長さＬ１は１２μｍ、ｐ- アノード層７の拡散深さは０．７μｍ、ｎ- ドリフト層３の濃度は１×１０14ｃｍ-3、ｎ+ カソード層１の濃度は１×１０18ｃｍ-3である。このｐｎ接合とショットキー接合によるダイオードの活性領域１３の回りにはｐエッジ層１７が形成され、さらにｐエッジ層１７の回りには耐圧構造１４であるガードリングを構成するｐ+ 層８が複数本形成され、その接合深さは約８μｍである。この耐圧構造はフィールドプレート構造やリサーフ構造等どの構造を用いても構わない。
【００１９】
図２は、図１のリングトレンチ溝の配置図と電界強度の図であり、同図（ａ）はリングトレンチ溝の配置を示す部分平面図、同図（ｂ）は同図（ａ）のＸ−Ｘ線で切断した部分断面図、同図（ｃ）はＬ１の長さと電界強度の関係を示す図である。
図２（ａ）において、三角格子は正三角形とし、一辺の長さをＬ１、リングトレンチ溝４の内径をｒ１、トレンチ幅をＷｔとする。リングトレンチ溝４の外径はｒ１＋２Ｗｔとなる。また、ａ、ｂ、ｃは各辺の長さであり、ａ＝ｂ＝ｃ＝Ｌ１となる。この条件での表面電界強度を図２（ｃ）に示す。
【００２０】
図２（ｃ）において、三角形の辺の長さＬ１とショットキー部最大表面電界強度Ｅｓの関係を示しているが、Ｌ１が２０μｍを越えるとＥｓが増加することがわかる。これは三角形の辺の長さＬ１が増加することにより、リングトレンチ溝４とした場合でも、空乏層のピンチオフ効果が弱まるためである。そのため、Ｌ１としては２０μｍ以下とするのが望ましい。
【００２１】
また、Ｌ１の下限値は、図１４のようにリングトレンチ溝４同士が重なる位置までとする。従って、三角形の一辺の長さＬ１は、ｒ１＋Ｗｔ≦Ｌ１≦２０μｍとなるようリングトレンチ溝４を形成する。
また、図１４のようにリングトレンチ溝４同士が重なる場合は、第２ショットキー接合部１６の占める領域（Ｃ部の領域）は極めて小さくなる。従って、図１４のＣ部の第２ショットキー接合部１６をなくしてリングトレンチ溝４の一部を代わりに形成しても構わない。
【００２２】
また、三角形の各辺の長さ（ａ、ｂ、ｃ）が大きくばらつくと、三角形が正三角形からずれてきて、各リングトレンチ溝４から伸びる空乏層が同時に三角形の中心位置１９に到達しなくなる。そのため、大きくばらつくと漏れ電流が増加し、耐圧が低下する。そのため、各辺の長さのばらつきを２０％以内とするとよい。
【００２３】
図３は、図１の半導体装置に逆電圧を印加した場合のデバイスシミュレーションの結果を示し、同図（ａ）はリングトレンチ溝の電界強度分布図、同図（ｂ）はｒ１と表面電界強度Ｅｓの関係を示す図である。
図３（ａ）では、リングトレンチ溝４を挟んで左側がリングの内側、右側がリングの外側である。リングの内側は図の通り電界強度が極めて小さい。
【００２４】
これは、空乏層がリングの内側へと広がるため、空間電荷が少なくてすむからである。そのため、リングの内側のショットキー接合部での表面電界強度はほとんど零となり、逆バイアス時のショットキー障壁低下現象が起こらない。そのため、漏れ電流を低減することができる。このリングトレンチ溝４の内径ｒ１、三角形一辺の長さＬ１を効果的に選択すれば、表面電界の低い第１ショットキー接合部１５を増加することができ、従来のストライプ構造やドット構造よりも高いショットキー面積比（ｐｎ接合に対するショットキー接合のショットキー比率）にすることができる。その結果、漏れ電流を低くすることができる。
【００２５】
図３（ｂ）において、リングトレンチ溝４の内径ｒ１と最大表面電界強度の関係を示したグラフで、ｒ１が１０μｍ以下で十分電界強度が低くできることが判る。したがってｒ１は１０μｍ以下、Ｌ１は図２（ｂ）から２０μｍ以下であれば、十分漏れ電流が低減できるので望ましい。図４は、図１の本発明の半導体装置の素子耐圧ＢＶと漏れ電流ＪL を示す図であり、同図（ａ）は、素子耐圧ＢＶとショットキー比率の関係を示す図、同図（ｂ）は漏れ電流ＪL とショットキー比率の関係を示す図である。比較のために示した従来素子は、トレンチ溝の形状はストライプとドットの場合である。
【００２６】
図４（ａ）において、本発明のリングトレンチ構造の半導体装置の耐圧は、従来の半導体装置（ドット、ストライプ）に比べてショットキー比率を高くしても耐圧を高く維持している。これは、上記したように、リングの内側での空乏層の広がり方が原因であり、図３（ａ）に示すリングトレンチ溝４の底部のｐ- アノード層７のＤ部での電界強度が緩和されているためである。
【００２７】
図４（ｂ）において、図４（ａ）で説明したように、電界強度が緩和されるために、本発明のリングトレンチ構造の半導体装置が格段に漏れ電流を抑制されていることが判る。図５は、図１のＢの範囲にある箇所の拡大断面図である。ｐエッジ層１７の幅をＬｅ、このｐエッジ層１７と最も近くにあるリングトレンチ溝４との最短距離をＷ１とし、このｐエッジ層１７の拡散深さをＸｊｅ、リングトレンチ溝４の底部に形成したｐ- アノード層７の、表面（ｎ- ドリフト層３の表面）からの深さをＸｊｔとして、それぞれ図示している。ｐエッジ層１７形成のためのイオン注入時にマスクとなる絶縁膜９の端からｐエッジ層１７の表面での横方向拡散距離は０．８Ｘｊｅ程度となる。この図を用いて、つぎに素子耐圧ＢＶについて説明する。
【００２８】
図６は、ｐエッジ層深さＸｊｅとトレンチ底部のｐ- アノード層深さＸｊｔの比と、素子耐圧ＢＶの相関を示した図である。縦軸は、Ｒｓｃｈ＝９５％での最大耐圧で規格化している。ｐエッジ層深さＸｊｅがトレンチ底部ｐ- アノード層深さＸｊｔよりも浅くなると（Ｘｊｅ／Ｘｊｔ＜１）、耐圧が低くなる。これは、最外のリングトレンチ溝４のｐ- アノード層７の電界強度が、他の場所に位置するリングトレンチ溝４に比べて高くなり、なだれ増倍が生じるためである。よってｐエッジ層深さＸｊｅはトレンチ底部ｐ- アノード層深さＸｊｔよりも深い方が望ましい。
【００２９】
図７は、ｐエッジ層幅Ｌｅとリングトレンチ溝の外径（ｒ１＋２Ｗｔ）との比による素子耐圧ＢＶの特性を示しており、ショットキー比率Ｒｓｃｈ＝９５％での最大耐圧で規格化している。ｐエッジ層１８と最外のリングトレンチ溝４の最短距離をＷ１とし、Ｗ１をＬ１と同じにして、ＸｊｅをＸｊｔと同じにした場合である。ｐエッジ層幅Ｌｅがリングトレンチ溝の外径（ｒ１＋２Ｗｔ）よりも小さくなると、空乏層広がりが均一でなくなるため、素子耐圧が減少する。よってＬｅはリングトレンチ外径よりも大きい方が望ましい。
【００３０】
図８は、エッジ層と最外リングトレンチの最短距離Ｗ１と三角格子の一辺の長さＬ１の比と、素子耐圧ＢＶの関係を示した図である。Ｒｓｃｈ＝９５％、Ｘｊｅ＝Ｘｊｔの時の最大耐圧で規格化している。Ｗ１がＬ１より長くなると、耐圧は低くなる。これは、エッジ層による電界緩和効果が小さくなり、最外トレンチの底部のｐ層電界強度がその他のトレンチよりも高くなるため、その部分で主になだれ増倍が起こるためである。よってＷ１は、Ｗ１≦Ｌ１となるようにすることが望ましい。
【００３１】
図９は、この発明の第２実施例の半導体装置の要部斜視断面図である。これは図１（ｂ）に相当する図である。アノード電極１０側の基板表面層（ｎ- ドリフト層３の表面層）に、図１のリングトレンチ溝４に相当するリング状のｐエミッタ層２１（リングセル）が三角格子となる位置に形成される。このリング状のｐエミッタ層２１の内側も外側も図１に示したように、ショットキー接合部１５、１６が形成される。これらのリングセルは、互いに接しても、また、重なっても構わない。このｐエミッタ層２１は、イオン注入、熱拡散などで形成される。この場合も、図１と同様の効果が期待できる。
【００３２】
図１０は、この発明の参考例の半導体装置の要部斜視断面図である。これは図１（ｂ）に相当する図である。アノード電極１０の基板表面層（ｎ- ドリフト層３の表面層）に、リングトレンチ溝４が三角格子となる位置に形成される。そして、リングトレンチ溝４の内部は酸化膜２２で覆われており、さらにその内部が低抵抗ポリシリコン２３または金属で埋め込まれている。このポリシリコン２３または金属は、アノード電極１０と接している。この構造は、ＴＭＢＳ（Ｔｒｅｎｃｈ−ＭＯＳ−Ｂａｒｒｉｅｒ−Ｓｃｈｏｔｔｋｙ）としてしられている構造であるが、リングトレンチ溝構造とすることで、ショットキー接合部およびトレンチ底近傍の電界強度が緩和され、図１と同様の効果が期待できる。
【００３３】
図１１は、この発明の第３実施例の半導体装置の要部斜視断面図である。これは図１（ｂ）に相当する図である。アノード電極１０の基板表面層（ｎ- ドリフト層３の表面層）に、リングトレンチ溝４が三角格子状に形成され、リングトレンチ溝４の底部及び側壁表面にはｐ層２５が形成されている。リングトレンチ溝４は低抵抗ポリシリコン２４または金属で埋め込まれており、アノード電極１０と接している。この場合も、ショットキー接合部およびトレンチ底近傍の電界強度が緩和できて、図１と同様の効果が期待できる。
【００３４】
以上に述べた実施例１から３において、前記のショットキー接合部１５、１６は、アノード電極１０を純アルミニウムとしてショットキー接触をさせたが、１％程度のシリコンを微量に混入したアルミニウム（Ａｌ−Ｓｉ）をシリコン基板に付着させ、熱処理することでシリコン基板（ｎ- ドリフト層３）とアノード電極１０の界面に１０ｎｍ程度の極薄いｐ- 層を形成して、ショットキー接触をさせても構わない。ショットキー障壁は、純アルミニウムの場合よりｐ- 層を形成した場合の方が、１０％程度高くなり、その分漏れ電流が小さくできる。
【００３５】
図１２は、三角格子と四角格子それぞれにおける、格子点と格子点で囲まれた領域の中心点までの長さ（リング間最大距離）を比較した図で、同図（ａ）は三角格子の場合、同図（ｂ）は四角格子の場合である。同じピッチ（一辺の長さＬ１）において、四角格子ではリング間最大距離ｒｃ２は、０．７０７Ｌ１となる。 一方、三角格子では、ｒｃ１は０．５７７Ｌ１となる。したがって、三角格子のｒｃ１が小さい分、逆バイアス時の空乏層ピンチオフが効果的に生じ、電界強度が緩和できる。そのため、三角格子に円形のリングを配置する方が四角格子に配置するよりも優れている。
【００３６】
前記の第１から第３の各実施例で説明したように、本発明により、ショットキー比率を高めながら、耐圧が高く漏れ電流が低い、高速低損失でソフトリカバリーな半導体装置を提供することができる。
また、本発明の半導体装置を用いることで、発熱損失が小さく電磁ノイズの低いパワーモジュールやＩＰＭ（インテリジェントパワーモジュール）などを提供できる。
【００３７】
次に図１の構造の半導体装置の製造方法を図１５を用いて説明する。図１５（a）〜（p）は半導体装置の各製造工程を示す要部断面図である。
まず、半導体基板３１の表面に０．８μｍの酸化膜３２を形成する。そして、外周部のｐエッジ層１７を形成する箇所の酸化膜３２を除去して窓あけを行いボロンをイオン注入してｐエッジ層１７を形成する（a）。図の左側が耐圧構造部となり、右側が活性領域となるが、その活性領域の酸化膜のみを除去し、その後再び０．８μｍの酸化膜３３を形成する（ｂ）。次にリングトレンチ溝を形成すべき箇所の酸化膜を除去し、酸化膜３３をマスクとしてトレンチエッチングを施して３μｍの深さのリングトレンチ溝４を形成する（ｃ）。トレンチエッチングを施すのに際して半導体基板のトレンチ溝の上端角部が鈍角になってくると、その箇所での欠陥によりもれ電流が大きくなるので、各工程においてトレンチ溝の上端角部が略直角となるようにしていくのが望ましい。つまり、トレンチエッチングの際にエッチングガス中に酸素を微量導入してトレンチ側壁に酸化膜を形成しつつエッチングを行う。このトレンチ側壁に形成される酸化膜によってトレンチ溝４の横方向へのエッチングを抑える。次にそのトレンチ側壁に形成された酸化膜を除去し、更にトレンチを所望形状とすべくラウンドエッチングを行う。そして、形成されたトレンチ溝４の側壁の表面をなだらかにするため犠牲酸化を行い０．１μｍの酸化膜３４をトレンチ溝の内部に形成する（ｄ）。次にボロンをドーズ量１×１０15ｃｍ-2、４５ｋｅＶの条件でイオン注入を行い（ｅ）、１０００℃、３０分のアニールすることによって、トレンチ溝４の底部にｐ-アノード層７を形成する（ｆ）。次に犠牲酸化膜３４を除去し（この時の表面の酸化膜厚さは０．５〜０．６μｍ程度となっている）（ｇ）、熱酸化膜の成長またはゲート酸化により０．２μｍの酸化膜３５を形成し（ｈ）、トレンチ溝４の底部の酸化膜のみを異方性エッチングで除去する（この時の表面の酸化膜は０．２〜０．３μｍ程度となっている）（ｉ）。次に半導体基板の全面に０．５〜１μｍの厚さのポリシリコン３６を成長させてトレンチ溝4内を埋める（ｊ）。次に全面にボロンをドーズ量１×１０15ｃｍ-2、４５ｋｅＶの条件でイオン注入して１０００℃３０分のアニールを行い、ポリシリコン３６に不純物を拡散して低抵抗化を図る（ｋ）。次にレジストを塗布してトレンチ溝の上端部のレジスト３７のみを残し、このレジスト３７をマスクとしてポリシリコン３６のエッチングを行う（ｌ）。この時、ポリシリコンの残し幅はトレンチ溝の幅（側壁の酸化膜を含む）よりも広く残るようにする。その後ポリシリコン上のレジストを除去し（ｍ）、ＰＳＧ膜３８を成長させ、チップの外周の耐圧構造部のみにＰＳＧ膜３８が残るよう活性部のＰＳＧ膜をドライエッチングで除去する（ｎ）。ここで、ＰＳＧ膜の除去にドライエッチングを採用する理由は、ウエットエッチングであるとポリシリコン３６とメサ部シリコン間のＳｉＯ2（０．２〜０．３μｍの厚さの酸化膜）にエッチング液が染み込み、残すべきポリシリコン下の酸化膜がエッチングされてしまい、この部分での半導体基板とポリシリコンとの接触が起こり、もれ電流が大きくなってしまうので、酸化膜を望ましい形で残すためである。つまり、トレンチ溝の上端角部には、酸化膜とポリシリコンをひさし状に残すことで、もれ電流の低減を図っている。次に、９５０℃、３０分でＮ2と微量のＯ2からなる雰囲気にて熱処理を行う。これは、ＰＳＧ膜のドライエッチング時にメサ上面のショットキー部にエッチングダメージ欠陥が残っているので、それを熱処理にて回復させるためである。次にメサ部のＳｉＯ2残膜（酸化膜の残り）をＨＦ（フッ酸）にて除去したあと、半導体基板上にアノード電極となるＡｌ−Ｓｉの金属膜３９をスパッタで被着する（ｏ）。最後に窒化シリコン膜４０を表面に形成する（ｐ）。
【００３８】
次に別の製造方法について図１６を用いて説明する。図１６（a）〜（ｎ）は半導体装置の各製造工程を示す要部断面図である。
図１６の工程で図１５の工程と異なる点は、図１５（ｃ）の工程の後に、図１５（ｄ）の犠牲酸化膜を形成せずに図１５（ｈ）の熱酸化膜の形成あるいはゲート酸化膜の形成を行って（図１６（ｄ））、図１５（ｉ）と同じくトレンチ溝の底部の酸化膜を除去し（図１６（ｅ））、その後にボロンをドーズ量１×１０15ｃｍ-2、４５ｋｅＶの条件でイオン注入を行い（図１６（ｆ））、半導体基板の表面全面に０．５〜１μｍの厚さのポリシリコン３６を成長させる（図１６（ｇ））。そして１０００℃、３０分のアニールを行いｐ-アノード層７を形成する（図１６（ｈ））。その後の図１６（ｉ）〜（ｍ）の工程は図１５（ｋ）〜（ｐ）と同じである。
【００３９】
【発明の効果】
この発明によれば、中心点を結ぶ直線が三角格子に配置されたリングトレンチ溝や、リングエミッタ層のリング内円で囲まれた箇所にショットキー接合部を形成することで、ショットキー比率を高めながら、漏れ電流を低くできて、高速、且つ、ソフトリカバリーな半導体装置を提供することができる。
【図面の簡単な説明】
【図１】 この発明の第１実施例の半導体装置であり、（ａ）は要部斜視断面図、（ｂ）は同図（ａ）のＡ部拡大図
【図２】 図１のリングトレンチ溝の配置図と電界強度の図であり、（ａ）はリングトレンチ溝の平面図、（ｂ）は（ａ）のＸ−Ｘ線で切断した断面図（ｃ）はＬ１と電界強度の関係を示す図
【図３】図１の半導体装置に逆電圧を印加した場合のデバイスシミュレーションした結果を示し、（ａ）はリングトレンチ溝の電界強度分布図、（ｂ）はｒ１と表面電界強度Ｅｓの関係を示す図
【図４】図１の本発明の半導体装置の素子耐圧ＢＶと漏れ電流ＪL を示す図であり、（ａ）は、素子耐圧ＢＶとショットキー比率の関係を示す図、（ｂ）は漏れ電流ＪL とショットキー比率の関係を示す図
【図５】図１のＢの範囲にある箇所の拡大断面図
【図６】ｐエッジ層深さＸｊｅとトレンチ底部のｐ- アノード層深さＸｊｔの比と、素子耐圧ＢＶの相関を示した図
【図７】ｐエッジ層幅Ｌｅとリングトレンチ溝の外径（ｒ１＋２Ｗｔ）との比による素子耐圧ＢＶを示す図
【図８】エッジ層と最外リングトレンチの最短距離Ｗ１と三角格子一辺の長さＬ１の比と、素子耐圧ＢＶの関係を示した図
【図９】この発明の第２実施例の半導体装置の要部斜視断面図
【図１０】この発明の参考例の半導体装置の要部斜視断面図
【図１１】この発明の第３実施例の半導体装置の要部斜視断面図
【図１２】三角格子と四角格子それぞれにおける、格子点と格子点で囲まれた領域の中心点までの長さ（リング間最大距離）を比較した図で、（ａ）は三角格子の場合、（ｂ）は四角格子の場合の図
【図１３】 リングトレンチ溝の平面形状の図
【図１４】 リングトレンチ溝が互いに重なった図
【図１５】 図１の半導体装置の製造方法を示す工程図
【図１６】 図１の半導体装置の別の製造方法を示す工程図
【図１７】 従来のＭＰＳダイオードのトレンチ溝の平面形状の図
【符号の説明】
１ ｎ+ カソード層
３ ｎ- ドリフト層
４ リングトレンチ溝
５、２２、３２、３３，３４，３５ 酸化膜
６、３６ ポリシリコン
７ ｐ- アノード層
８ ｐ+ 層
９ 絶縁膜
１０ アノード電極
１１ 金属膜
１２ カソード電極
１３ 活性領域
１４ 耐圧構造
１５ 第１ショットキー接合
１６ 第２ショットキー接合
１７ ｐエッジ層
１８ 中心点
１９ 中心位置
２１ ｐエミッタ層
２３、２４ 低抵抗ポリシリコン
２５ ｐ層
３１ 半導体基板
３７ レジスト
３８ ＰＳＧ膜
３９ 金属膜
４０ 窒化シリコン膜
Ｌ１ 三角格子の一辺の長さ
ｒ１ リングトレンチ溝の内円の直径
Ｗｔ リングトレンチ溝の幅
Ｌｅ ｐエッジ層の幅
Ｗ１ ｐエッジ層に最短距離にあるリングトレンチ溝外円とｐエッジ層との間隔
Claims (14)
- 第１導電型の半導体基板の第１主面上に形成されるアノード電極と、該アノード電極と前記半導体基板とが選択的にショットキー接触して形成されるショットキー接合部と、前記半導体基板の第２主面の表面層に形成される第１導電型のカソード領域と、該カソード領域上に形成されるカソード電極とを有する半導体装置において、
前記半導体基板の表面層に、所定幅でリング状に形成されるトレンチ溝と、該トレンチ溝より内側の半導体基板とアノード電極とがショットキー接触して形成される第１ショットキー接合部と、前記トレンチ溝より外側の半導体基板とアノード電極とがショットキー接触して形成される第２ショットキー接合部とを有し、前記トレンチ溝の側壁に形成される絶縁膜と、前記トレンチ溝の底部に接して形成される第２導電型の第１半導体領域と、前記トレンチ溝を充填し前記第１半導体領域と前記アノード電極とを電気的に接続する導電材とを有することを特徴とする半導体装置。 - 第１導電型の半導体基板の第１主面上に形成されるアノード電極と、該アノード電極と前記半導体基板とが選択的にショットキー接触して形成されるショットキー接合部と、前記半導体基板の第２主面の表面層に形成される第１導電型のカソード領域と、該カソード領域上に形成されるカソード電極とを有する半導体装置において、
前記半導体基板の表面層に、所定幅でリング状に形成されるトレンチ溝と、該トレンチ溝より内側の半導体基板とアノード電極とがショットキー接触して形成される第１ショットキー接合部と、前記トレンチ溝より外側の半導体基板とアノード電極とがショットキー接触して形成される第２ショットキー接合部とを有し、前記トレンチ溝がアノード電極とオーミック接触する第２導電型の第２半導体領域のみからなることを特徴とする半導体装置。 - 第１導電型の半導体基板の第１主面上に形成されるアノード電極と、該アノード電極と前記半導体基板とが選択的にショットキー接触して形成されるショットキー接合部と、前記半導体基板の第２主面の表面層に形成される第１導電型のカソード領域と、該カソード領域上に形成されるカソード電極とを有する半導体装置において、
前記半導体基板の表面層に、所定幅でリング状に形成されるトレンチ溝と、該トレンチ溝より内側の半導体基板とアノード電極とがショットキー接触して形成される第１ショットキー接合部と、前記トレンチ溝より外側の半導体基板とアノード電極とがショットキー接触して形成される第２ショットキー接合部とを有し、前記トレンチ溝の側壁と底部に形成される第２導電型の第３半導体領域と、前記トレンチ溝を充填し前記第３半導体領域と前記アノード電極とを電気的に接続する導電材とを有することを特徴とする半導体装置。 - 前記第１ショットキー接合部の第１主面表面での平面形状が、円形もしくは頂点が円周上に配置された多角形であり、隣り合う第１ショットキー接合部の中心点を結ぶ直線が三角格子となる請求項１〜３のいずれかに記載の半導体装置。
- 前記トレンチ溝の内径ｒ１が、ｒ１≦１０μｍであることを特徴とする請求項１〜３のいずれかに記載の半導体装置。
- 前記三角格子の各一辺の長さＬ１が、前記トレンチ溝の幅Ｗｔおよび前記トレンチ溝の内径ｒ１に対して、ｒ１＋Ｗｔ≦Ｌ１≦２０μｍであることを特徴とする請求項４に記載の半導体装置。
- 前記トレンチ溝の幅Ｗｔが、Ｗｔ≦２μｍであることを特徴とする請求項１〜３、５および６のいずれかに記載の半導体装置。
- 前記三角格子の三つの辺の長さのばらつきが、前記一辺の長さＬ１に対して２０％以内であることを特徴とする請求項６に記載の半導体装置。
- 前記アノード電極の最外周下の前記半導体基板の表面層に第２導電型のエッジ層が形成されていることを特徴とする請求項１〜３のいずれかに記載の半導体装置。
- 前記エッジ層の幅Ｌｅが、前記トレンチ溝の内径ｒ１および前記トレンチ溝の幅Ｗｔに対して、Ｌｅ≧ｒ１＋２Ｗｔであることを特徴とする請求項９に記載の半導体装置。
- 前記エッジ層の拡散深さＸｊｅが前記トレンチ溝の底部アノード層深さＸｊｔに対して、Ｘｊｅ≧Ｘｊｔであることを特徴とする請求項９または１０に記載の半導体装置。
- 前記エッジ層と最も近い前記トレンチ溝との最短距離Ｗ１が、前記三角格子の一辺の長さＬ１に対して、Ｗ１≦Ｌ１であることを特徴とする請求項９、１０および１１のいずれかに記載の半導体装置。
- 前記導電材がポリシリコンであって、前記ポリシリコンの上端は半導体基板の表面より高いことを特徴とする請求項１に記載の半導体装置。
- トレンチ溝の上端角部上に絶縁膜とその上のポリシリコンを有することを特徴とする請求項１３に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002198186A JP4100071B2 (ja) | 2001-08-02 | 2002-07-08 | 半導体装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001-234320 | 2001-08-02 | ||
| JP2001234320 | 2001-08-02 | ||
| JP2002198186A JP4100071B2 (ja) | 2001-08-02 | 2002-07-08 | 半導体装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2003115596A JP2003115596A (ja) | 2003-04-18 |
| JP2003115596A5 JP2003115596A5 (ja) | 2006-02-09 |
| JP4100071B2 true JP4100071B2 (ja) | 2008-06-11 |
Family
ID=26619806
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002198186A Expired - Fee Related JP4100071B2 (ja) | 2001-08-02 | 2002-07-08 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4100071B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4687024B2 (ja) * | 2004-03-02 | 2011-05-25 | 富士電機システムズ株式会社 | 半導体装置 |
| US7696598B2 (en) * | 2005-12-27 | 2010-04-13 | Qspeed Semiconductor Inc. | Ultrafast recovery diode |
| CN101361194B (zh) * | 2005-12-27 | 2010-12-22 | 美商科斯德半导体股份有限公司 | 用于快速恢复整流器结构的装置及方法 |
| JP5083885B2 (ja) * | 2007-11-20 | 2012-11-28 | 日本インター株式会社 | Ｊｂｓおよびｍｏｓｆｅｔ |
| JP2015072988A (ja) * | 2013-10-02 | 2015-04-16 | サンケン電気株式会社 | 半導体装置 |
| CN113193053B (zh) * | 2021-05-20 | 2023-11-07 | 电子科技大学 | 一种具有高正向电流密度的沟槽肖特基二极管 |
-
2002
- 2002-07-08 JP JP2002198186A patent/JP4100071B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003115596A (ja) | 2003-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5154347B2 (ja) | 超接合半導体ディバイスおよび超接合半導体ディバイスの製造方法 | |
| US4767722A (en) | Method for making planar vertical channel DMOS structures | |
| US7157785B2 (en) | Semiconductor device, the method of manufacturing the same, and two-way switching device using the semiconductor devices | |
| US9653568B2 (en) | Method of manufacturing an insulated gate bipolar transistor with mesa sections between cell trench structures | |
| KR101843651B1 (ko) | 스크린 산화물 층을 사용하여 트렌치 게이트를 갖는 반도체 디바이스를 제조하는 방법 | |
| US5034785A (en) | Planar vertical channel DMOS structure | |
| JP4702822B2 (ja) | 終端構造及びトレンチ金属酸化膜半導体素子 | |
| JP5439763B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| US8748977B2 (en) | Semiconductor device and method for producing same | |
| US10186610B2 (en) | Semiconductor device and method of manufacturing the semiconductor device | |
| JP4928947B2 (ja) | 超接合デバイスの製造方法 | |
| US20050218472A1 (en) | Semiconductor device manufacturing method thereof | |
| JP2005532698A (ja) | トレンチ型ショットキ・バリア・ダイオード | |
| US6740951B2 (en) | Two-mask trench schottky diode | |
| JP2007515080A (ja) | 超接合デバイスの製造での平坦化方法 | |
| US6670650B2 (en) | Power semiconductor rectifier with ring-shaped trenches | |
| US8264036B2 (en) | Power semiconductor device with low on-state voltage and method of manufacturing the same | |
| CN113345807B (zh) | 一种半导体器件制备方法 | |
| KR20160065326A (ko) | 전력용 반도체 소자 및 그 소자의 제조 방법 | |
| US6420768B1 (en) | Trench schottky barrier rectifier and method of making the same | |
| JP2003142698A (ja) | 電力用半導体装置 | |
| JP4100071B2 (ja) | 半導体装置 | |
| CN111799332A (zh) | 一种沟槽mosfet器件及制备方法 | |
| CN114530504A (zh) | 一种高阈值SiC MOSFET器件及其制造方法 | |
| CN114628516A (zh) | SiC MOSFET器件及制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050614 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051220 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060703 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060704 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070912 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070918 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071115 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080226 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080310 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110328 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4100071 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110328 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110328 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110328 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120328 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120328 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120328 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120328 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130328 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130328 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140328 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |