CN101361194B - 用于快速恢复整流器结构的装置及方法 - Google Patents

用于快速恢复整流器结构的装置及方法 Download PDF

Info

Publication number
CN101361194B
CN101361194B CN2006800513449A CN200680051344A CN101361194B CN 101361194 B CN101361194 B CN 101361194B CN 2006800513449 A CN2006800513449 A CN 2006800513449A CN 200680051344 A CN200680051344 A CN 200680051344A CN 101361194 B CN101361194 B CN 101361194B
Authority
CN
China
Prior art keywords
epitaxial loayer
trap
type dopant
metal layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2006800513449A
Other languages
English (en)
Other versions
CN101361194A (zh
Inventor
理查德·弗朗西斯
范杨榆
埃里克·约翰逊
希·霍安格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Energy integration Corporation
Original Assignee
Qspeed Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qspeed Semiconductor Inc filed Critical Qspeed Semiconductor Inc
Publication of CN101361194A publication Critical patent/CN101361194A/zh
Application granted granted Critical
Publication of CN101361194B publication Critical patent/CN101361194B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0814—Diodes only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0817—Thyristors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/7722—Field effect transistors using static field induced regions, e.g. SIT, PBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H01L29/8083—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Thyristors (AREA)

Abstract

一种用于快速恢复整流器结构的装置和方法。具体地，该结构包括第一掺杂物的衬底(120)。轻掺杂有第一掺杂物的第一外延层(140)连接到该衬底。第一金属化层(190)连接到第一外延层。多个沟槽(175)凹入第一外延层，其中，多个沟槽中的每一个均连接到金属化层。该器件还包括多个阱，每一个均掺杂第二掺杂物类型，其中，每一个阱均形成在相应沟槽下方并邻近于该相应沟槽。多个氧化层(170)形成在相应沟槽的壁和底部上。多个掺杂有第一掺杂物的沟道区形成在位于两个相应阱之间的第一外延层内。多个沟道区(150)中的每一个均比第一外延层更重掺杂有第一掺杂物。

Description

用于快速恢复整流器结构的装置及方法
相关申请的交叉参考
本申请要求于2005年12月27日提交的第60/754,550号，题为“Fast Recovery Rectifier Structure”并且转让给本发明受让人的共同未决临时专利申请的优先权，其全部内容结合于此作为参考。
本申请涉及2004年6月15日提交的第10/869,718号，题为“Schottky Barrier Rectifier and Method of Manufacturing the Same”共同未决的、共有的美国专利申请，其全部内容结合于此作为参考。
本申请涉及2005年12月27日提交的第11/320,313号，题为“Ultrafast Recovery Diode”共同未决的、共有的美国专利申请，其全部内容结合于此作为参考。
技术领域
本发明实施例涉及整流器领域。更具体地，本发明实施例大体上涉及快速恢复整流器结构。
背景技术
在开关式电源的效率中一个重要因数是在这种电路中所使用的二极管的性能。更具体地，这种二极管的反向恢复能够降低这种电源中的晶体管开关的导通损耗。例如，在开关开通期间反向恢复电流瞬时表现为电流的额外组分，结果是开关的开通损耗明显高于没有这种反向恢复组分的不同情况。因此，对于改进开关式电源的效率来说降低二极管反向恢复电荷(Qrr)是重要的。
然而，不幸运地是，如果反向恢复太突然，则电流和电压将经历不期望的振荡。这种振荡可以导致(例如)低效电源运转、有害噪声输出(例如，电源波纹和/或电磁干扰)、和/或极高的并且可能是破坏性的电压尖峰。
发明内容
因此，极为期望保持软恢复特性的具有减少的反向恢复电荷的快速恢复整流器结构。还存在这样的期待：满足之前确定的对利用沟槽而形成的较小几何形状的快速恢复整流器结构的期望。还存在另一种期待：满足之前确定的与传统半导体加工工艺和装置兼容并互补(complimentary)的期望。
因此，本发明的多个实施例公开了一种用于快速恢复整流器结构的装置和方法。本发明的实施例能够减小反向恢复电荷而同时保持软恢复特性。并且，本发明的实施例公开了基于硅的快速恢复整流器结构，包括创建与JFET沟道区相串联的肖特基二极管区、或混合的PiN肖特基(MPS)二极管结构。由于较小的几何结构，该MPS二极管结构使得肖特基对PiN的比率较高，例如，在一个实施例中，由于在阱区之间的N掺杂而减少了沟道阻抗，这在正向传导期间降低了空穴注入的贡献。
具体地，整流器结构包括第一掺杂物类型的衬底。轻掺杂有该第一掺杂物类型的第一外延层连接到衬底。邻近于第一外延层连接第一金属化层。多个沟槽凹入第一外延层，每一个沟槽均连接到金属化层。该器件还包括多个阱，每一个阱均掺杂有第二掺杂物类型，每一个阱彼此分开，其中，每一个阱均形成在多个沟槽中相应的沟槽之下并且邻近于该相应的沟槽。多个氧化层形成在相应沟槽的壁和底部上，从而相应的阱与相应的沟槽电隔离。多个掺杂有该第一掺杂物类型的沟道区形成在多个阱中的两个相应阱之间的第一外延层内，其中，多个沟道区中的每一个沟道区都比第一外延层更重掺杂有第一掺杂物类型。
本发明的实施例还描述了用于形成快速恢复整流器结构的方法。该方法包括在衬底之上沉积掺杂有第一掺杂物类型的第二外延层。对该衬底重掺杂第一掺杂物类型。即，该衬底比第二外延层更重掺杂。该方法还在第二外延层上沉积轻掺杂有第一掺杂物类型的第一外延层。该第二外延层比第一外延层更重掺杂。将多个沟槽蚀刻进第一外延层。在多个沟槽的每个沟槽的壁和底部上形成多个氧化物、栅极限定隔离件。最接近多个沟槽中的每一个沟槽的底部处离子注入(implant)多个阱。对多个阱中的每一个阱均掺杂第二掺杂物类型，并且将多个阱彼此分开。即，将多个阱中的每一个阱与相应沟槽电隔离。在外延层之上沉积第一金属化层。
附图说明
图1示出了根据本发明一个实施例的超快恢复二极管的侧面剖视图。
图2是根据本发明一个实施例的沿p-阱的中平面的图1的超快恢复二极管的截面图。
图3是根据本发明一个实施例的超快恢复二极管的顶视图。
图4是示出了根据本发明一个实施例在用于制造具有肖特基对PiN的比率大于一的超快恢复二极管的方法中的步骤的流程图。
图5是示出了根据本发明一个实施例的示例性的电流与时间的恢复特性的图表。
具体实施方式
以下将详细参考本发明的优选实施例，快速恢复整流器结构及用于制造该结构的方法，其示例在附图中示出。尽管将结合优选实施例来描述本发明，但应当理解其并不旨在将本发明限制于这些实施例。相反地，本发明旨在覆盖可以包括在所附权利要求所限定的本发明的精神和范围之内的替代物、修改以及等同替换。
此外，在本发明的以下详细描述中，为了提供对本发明的透彻理解而阐述了多个特定细节。然而，本领域的技术人员应当认识到，没有这些特定细节也可以实现本发明。在其他情况下，由于没有必要模糊本发明的方面，因此未描述公知的方法、步骤、组件、以及电路。
为了清楚和理解的目的，将本发明的实施例描述为在n-型衬底中具有p-阱的整流器。然而，应当理解，本发明的其他实施例也适合于利用了与本文中所描述的那些极性相反的材料的构造，例如，在p-衬底中具有n-阱的整流器。认为这种可替换的实施例处于本发明的范围内。
图1是根据本发明的一个实施例的快速恢复整流器件100的侧面剖视图。如图1所示，可以在半导体衬底中重复整流器件100来完成一个或多个整流器件100。该整流器包括第一金属化层190和第二金属化层110。例如，第一金属化层190起阳极的作用，第二金属化层110起阴极的作用。在图1中所描述的整流器结构能够创建具有从150伏特至1200伏特额定击穿电压的器件。
整流器件100包括掺杂有第一掺杂物类型的重掺杂衬底120。在一个实施例中，如图1所示，第一掺杂物类型是n-型掺杂物。同样地，将该衬底120掺杂至n+浓度。
在一个实施例中，邻近于衬底120放置第二金属化层。即，如图1所示，整流器100的阴极金属化连接到n+衬底。
在n+衬底120的顶部上所放置的是第一外延层140，第一外延层被外延沉积并且轻掺杂有第一掺杂物类型(诸如，n-型)。即，n-第一外延层或n-漂移区的掺杂物浓度低于n+衬底120的掺杂物浓度。此外，在一个实施例中，第一外延层140连接至衬底。
在一个实施例中，邻近于第一外延层140放置第一金属化层190。该第一金属化层典型地包括铝，并且在一些实施例中还可包括大约百分之一的硅。即，在一个实施例中，第一金属化层190包括掺杂有硅的单一铝层。在另一实施例中，第一金属化层190包括掺杂有硅的复合铝层。
在n+衬底120和第一外延层140之间所放置的是掺杂有第一掺杂物类型(诸如，n-型)的第二外延层130。n-型第二外延层130的掺杂物浓度低于n+衬底120的掺杂物浓度。同样地，n-型第二外延层130的掺杂物浓度高于n-第一外延层140的掺杂物浓度。
在整流器100的双外延层结构中，第二外延层130起耗尽层抑制器(stop)的作用。即，在第二外延层130中，电场在到达n+衬底120之前能够减小至零。因此，利用附加的第二外延层130，可以将第一外延层140制作得更薄。
整流器结构100包括多个沟槽175，每一个沟槽均凹进第一外延层140。此外，多个沟槽175中的每一个都被电连接至第一金属化层190(未示出)。在一个实施例中，多个沟槽中的每一个均被埋置有未掺杂的硅或未掺杂的多晶硅。
在一个实施例中，沟槽175具有大约300纳米至700纳米的示例性深度尺寸。此外，沟槽175具有大约0.4μm至0.5μm的示例性宽度尺寸。应当理解，根据本发明的实施例也适于其他尺寸。
位于多个沟槽175的底部的是多个阱160。即，位于多个沟槽175的每一个的底部的是浅阱160。同样地，将多个阱160中的每一个形成在多个沟槽175中相应沟槽175下方并且邻近于该相应沟槽。多个阱中的每一个均掺杂有诸如p-型掺杂物的第二掺杂物类型。如图1所示，多个p-阱160中的每一个彼此分开。
在一个实施例中，p-阱160掺杂有硼原子。例如，在此区中的硼的浓度为大约1×1018个原子每立方厘米。此外，在另一实施例中p-阱的结深度约为0.2μm-0.3μm。同样地，p-阱窗的尺寸大约为150纳米至200纳米。
在本发明的一个实施例中，实施少数载流子寿命消抑技术(minority carrier lifetime killing technique)来减少载流子在整流器结构100的反向恢复期间的重新组合。
还如图1所示，整流器100包括多个氧化层170。多个氧化层170中的每一个均形成在相应沟槽的壁和底部上。例如，在一个实施例中，每个沟槽175均覆盖有二氧化硅的绝缘膜170。在一个实施例中，沟槽175的剩余部分埋置有未掺杂的多晶硅。
同样地，每个阱160均通过氧化层170与相应的沟槽175电隔离。即，将第一金属化层190电连接到未掺杂的、埋置有多晶硅的沟槽175。然而，第一金属化层190并不通过沟槽区175电连接到p-阱160。即，在沟槽175底部和垂直侧面处的绝缘二氧化硅的氧化层170用于通过沟槽175将p-阱160与第一金属化层190电隔离。然而，在下面图2和图3中所描述的，通过位于远处的接触区(未示出)将阱160电连接到第一金属化层190。
如图1所示，在每个阱160之间形成多个沟道区150。即，阱160之间的区掺杂有第一掺杂物类型(例如，n-型掺杂物)，并且形成在第一外延层140内。即，每个沟道区150位于两个相应的阱160之间。沟道区150的掺杂物浓度高于第一外延层140的掺杂物浓度。
根据本发明的实施例，p-阱160之间的区150包含n-型掺杂，并被称作“n-沟道增强”层150。N-沟道增强150包含大约1.0×1015个原子每立方厘米至2.0×1016个原子每立方厘米的示例性掺杂。在一个实施例中，沟道区150掺杂有磷。应当理解，这种掺杂级通常高于在n-第一外延层140的掺杂级。
整流器结构100还包括导电二硅化钛(TiSi2)层165，导电二硅化钛层被放置在多个阱160中的每一个的表面上。例如，在p-阱160的表面上创建二硅化钛层165来减少p-阱160的横向电阻。
在整流器100中所示的肖特基势垒金属180放置在第一金属化层190下面。肖特基势垒金属180将第一金属化层190与第一外延层140、以及沟槽175隔离开。该肖特基势垒金属180包括与第一外延层140、氧化层170和沟槽175中的多晶硅区紧密接触的势垒金属(诸如，钼、钨、或铂)。
肖特基势垒185形成在阳极金属190和n-外延层140之间的n-第一外延层140的台面区中。n-第一外延层140的台面区形成在沟槽175之间。在一个实施例中，台面区具有大约0.45μm至0.65μm的尺寸。此外，例如，可以通过布置在邻近于n-外延层的铝(例如，包括邻近于n-外延层140放置的铝的阳极金属190)的固有特性来形成肖特基势垒185。
应当理解，在反向偏压条件下，肖特基二极管通常易于泄漏。然而，根据本发明的实施例，在反向偏压下，p-阱160夹断(例如，形成在p-阱160之间的耗尽区)，这确保了整流器100的期望的击穿电压以及较低的泄漏。有利地，整流器结构100的n-沟道特性导致了改进的反向恢复。这种改进的反向恢复的一个机制是由于对来自p-阱160的少数载流子注入(injection)的抑制。
根据本发明的一个实施例，将该整流器100理解为包括一个或多个肖特基二极管，肖特基二极管中的每一个与结型场效应晶体管、和P本征N(PiN)二极管的基极区串联。即，p-阱160、n-第一外延层140、以及n+衬底形成PiN二极管，位于每个PiN二极管之间的是肖特基二极管。该PiN二极管是通过来自JFET的栅极的少数载流子的注入导电地调制的。
利用相对精细的工艺几何形状来构造整流器结构100。在本实施例中，该整流器结构100呈现了肖特基势垒185对PiN区域的尺寸比率为大于或等于一。特别地，之前所描述的整流器结构100的几何形状包括：大约0.45μm至0.65μm的n-台面区、大约0.4μm至0.5μm的沟槽宽度区、大约300nm至700nm的沟槽深度、大约150nm至200nm的p-阱窗尺寸、以及大约0.2μm至0.3μm的p-阱深度。这些几何形状使得肖特基对PiN的比率大于一。
由于整流器100的肖特基对PiN的高比率，以及n-沟道区150，因此整流器100呈现了改进的反向恢复特性。在一个实施例中，肖特基比率是肖特基势垒185的尺寸对p-阱160的宽度的比率。
此外，在一个实施例中，在精细工艺几何形状中的构造致使放置在沟槽下方的p-阱160的掺杂，其与对应于较大工艺几何形状的在较大沟槽下方的p-阱的掺杂相比较明显更容易。
现在在功能上描述整流器结构100。JFET沟道形成在多个p-阱160之间。在正向偏压条件下，p-阱将空穴注入到JFET沟道中。这些附加的空穴减小了JFET沟道的电阻，增强了整流器结构100的肖特基区中的正向传导。肖特基势垒185和n-外延140之间的肖特基二极管的特征在于与相应的PiN二极管相比具有大约0.3伏特的较低的正向压降。当横跨JFET沟道的压降达到大约0.6伏特时，p-阱开始注入空穴。
具有金属/半导体结的肖特基二极管呈现了整流性能(例如，通过该结构的电流比通过其他结构的电流更容易具有一个极性)。可以在高频以及快速切换应用中使用本实施例的肖特基二极管。该肖特基二极管利用多数载流子工作。金属区被浓密地填满有导带电子，而n-型半导体区被轻掺杂。
n-沟道增强区150减小JFET沟道中的电阻，从而延迟了p-阱160的正向偏压条件的开始。在这种情况下，多数电流流过JFET沟道。更少的少数载流子导致少数载流子浓度的减少，在反向恢复器件性能上产生了有利改进。
在反向偏压条件下，在p-阱160周围形成耗尽区。最后，这些耗尽区彼此重叠，导致JFET沟道的“夹断”。
有利地，根据本发明的实施例的特性很大程度上由器件的几何形状所控制而非掺杂工艺。通常，掺杂工艺产生了掺杂物浓度的变化分布，而几何形状工艺通常更精确。
应当理解，根据本发明的实施例十分适合于通过例如包括少数载流子寿命周期的减少(例如，包括电子放射，氩、氦、或氢离子离子注入)或重金属(例如，铂或金)扩散的多种公知技术的单一或多种结合所进行的性能调节。
根据本发明的另一实施例，本文中描述了超快二极管。该超快二极管包括衬底。该衬底掺杂有第一掺杂物类型(例如，n-型掺杂物)。超快二极管100包括连接到衬底的轻掺杂有第一掺杂物类型的第一外延层。邻近于第一外延层放置第一金属化层。第一沟槽被凹入到第一外延层中并将被连接到金属化层。第一阱形成在第一沟槽下方且邻近于该第一沟槽。第一阱掺杂有第二掺杂物类型(例如，p-型掺杂物)。
此外，第二沟槽被凹进到第一外延层中并被连接到金属化层。第二阱形成在第二沟槽下方且邻近于该第二沟槽。该第二阱掺杂有第二掺杂物类型(例如，p-型掺杂物)。
沟道区形成在第一外延层内并且位于第一p-阱和第二p-阱之间。该沟道区比第一外延层更重掺杂有第一掺杂物类型。
此外，在第一沟槽的壁和底部上形成第一氧化层，从而第一阱与第一沟槽电隔离。同样地，在第二沟槽的壁和底部上形成第二氧化层，从而第二阱与第二沟槽电隔离。
图2是根据本发明一个实施例的通过沟槽插塞区域的沿p-阱160的中平面的超快恢复整流器结构200的截面图。在另一实施例中，整流器结构200代表图1的整流器100。例如，图2代表沿图1的线A-A的整流器结构100的截面图。
如图2所示，超快整流器结构200包括放置在金属化层上的n+衬底220(例如，阴极接点)。超快整流器结构200包括掺杂有n-型掺杂物的第一外延层230。第一外延层230起耗尽层抑制器的作用，并邻近于衬底220。整流器结构200还包括放置在第一外延层230顶部上的第二外延层240。
如图2所示，示出了沟槽插塞区域的横截面。该沟槽插塞区域对应于图1的沟槽区175。例如，沟槽插塞区域包括硅化钛层265。氧化层270被放置在沟槽的底部和壁上。该沟槽被埋置有未掺杂的多晶硅275。同样地，该沟槽插塞区域包括置于沟槽埋置275和阳极金属化层215之间的势垒金属280。
如图2所示，p-阱260被放置在沟槽插塞区域的底部。正如所示，p-阱260通过沟槽插塞区域与沟槽区275电隔离，并且相应地与阳极金属化层215电隔离。
p-阱区260通过接点310电连接到阳极金属化215。即，代替通过在p-阱260和阳极金属215之间的沟槽插塞区域而形成接点，本发明的实施例提供远离沟槽插塞区域的接点区域310以利于p-阱260和阳极金属化层215之间的电连接。在如图3所示的器件的特别创建的区中创建接点310。
图3是根据本发明一个实施例的超快恢复整流器结构300的顶视图。在一个实施例中，图3是图1的整流器结构100的示例性自顶向下的视图，其暴露了在金属化层(未示出)下面的部件。同样地，在另一实施例中，图3是图2的整流器结构200的示例。
如图3所示，整流器结构300包括多个沟槽375。多个肖特基二极管395放置在多个沟槽375之间。多个p-阱被放置在多个沟槽375之下。
如图3所示，也示出了多个位于远处的接触区310。接触区310位于远离整流器结构300的沟槽插塞区域。即，p-阱通过沟槽插塞区域而与阳极金属化层(未示出)电隔离。
多个接触区310中的每一个均将多个p-阱和阳极金属化层(未示出)电连接起来。从而，p-阱通过接触区310电连接到阳极金属化层。
图4是示出了根据本发明一个实施例在用于制造具有肖特基对PiN的比率等于或大于一的超快恢复二极管结构的方法中的步骤的流程图。如图4所描述的，制造工艺可以开始于在半导体衬底上的初始工艺(诸如，清洁、沉积、掺杂、蚀刻、和/或类似处理)。半导体衬底可以包括第一浓度的第一类型掺杂物。例如，在本发明的实施例中，该衬底可包括重掺杂有磷或砷的硅，或重掺杂有硼的硅。
在410处，本实施例在衬底上沉积可选的外延层(第二外延层)。第二外延层掺杂有第一掺杂物类型。第二外延层起耗尽层抑制器的作用。从而，衬底比第二外延层更重掺杂有第一掺杂物。
在420处，本实施例将另一外延层(第一外延层)沉积在可选的第二外延层上。第一外延层轻掺杂有第一掺杂物类型。第二外延层比第一外延层更重掺杂。
在一个实施例中，通过在沉积期间将掺杂物引入到外延室来掺杂第一外延层。例如，外延沉积的第一层可以是适度掺杂有砷化磷(phosphorous of arsenic)的硅(N)。还可以在沉积之后通过可选的高能离子注入(high-energy implant)以及热退火工艺来掺杂第一外延层。在这种情况下，外延沉积的半导体层可以是适度掺杂有硼白的硅。
在430处，本实施例将多个沟槽蚀刻进第一外延层中。这些沟槽基本是平行并且线形的。选择沟槽之间的间距以及沟槽的深度，使得肖特基势垒对PiN的比率大于或等于一，从而增加了整流器在反向偏压中的恢复特性。
在440处，本实施例形成多个氧化层，其被放置在多个沟槽中的每一个的壁和底部上。从而，由于该氧化层，沟槽埋置与在沟槽底部之下的区相隔离。
在450处，本实施例紧接着多个沟槽的每一个的底部离子注入每一个均掺杂有第二掺杂物类型的多个阱。在一个实施例中，多个阱中的每一个彼此分开，并且其中多个阱中的每一个通过之前描述的氧化层而与相应的沟槽电隔离。作为实例，多个阱形成控制栅极区的栅格。可以通过任意公知的高能离子注入工艺来离子注入阱。在一个实施例中，可以利用热循环(例如，快速热退火)使掺杂物达到期望的深度。
此外，本实施例形成多个位于远处的接触区，其将多个阱和第一金属化层电连接起来。
在一个实施例中，阱之间的多个沟道区离子注入有第一掺杂物类型，以形成增强沟道区。即，在多个阱之间所限定的多个沟道区中的第一半导体层中的区离子注入有第一掺杂物。从而，多个沟道区比第一外延层更重掺杂。
在460处，本实施例将第一金属化层沉积在第一外延层上。例如，第一金属化层是阳极金属化层。
同样地，在另一实施例中，肖特基势垒金属被放置在第一金属化层下，从而该肖特基势垒将第一金属化层和第一外延层分隔。特别地，在之前所描述的沟道区上的第一外延层和肖特基势垒金属之间形成肖特基势垒二极管。
图5示出了根据本发明实施例的示例性的电流与时间的恢复特性500。恢复特性510表示在传统技术中所知的示例的600伏特超快二极管的反向恢复特性。应当理解，恢复特性包括大约三安培的最大反向电流以及大约3×10秒的持续时间。
恢复特性520表示根据本发明实施例的示例的600伏特二极管的反向恢复特性。应当理解，该二极管的恢复特性包括明显小于传统二极管的特性510的电流。恢复特性520示出了大约1.3安培的最大反向电流。有利地，在持续时间上，恢复持续时间(例如，大约4.5×108秒)稍微长于特性510的持续时间。
恢复特性530表示根据本发明实施例的第二示例的600伏特二极管的反向恢复特性。应当理解，该二极管的恢复特性包括明显小于传统二极管的特性510的电流。恢复特性520示出了大约0.8安培的最大反向电流。有利地，在持续时间上，恢复持续时间(例如，大约4.5×108秒)稍微长于特性510的持续时间。
因此，本发明的多个实施例公开了用于快速恢复整流器结构的装置和方法。本发明的实施例能够减少反向恢复电荷而同时保持软恢复特性。同样地，本发明的实施例公开了基于硅的快速恢复二极管，其涉及与JFET沟道区串联的肖特基二极管区或合并的PiN肖特基(MPS)二极管结构的创建。例如在一个实施例中，MPS二极管结构由于较小的几何结构而实现了较高的肖特基对PiN的比率，并且由于在阱区之间的N掺杂而降低了沟道电阻，这减少了正向传导期间的空穴注入的贡献。
尽管在流程图400中所示出的实施例的方法示出了步骤的特定顺序和数量，但本发明也适于选择性实施例。例如，对于本发明并不要求在该方法中所提供的全部步骤。此外，可以将附加步骤添加到本实施例中所呈现的步骤中。同样地，可以取决于应用而修改步骤的顺序。
这样描述了本发明的实施例，具有肖特基对PiN的比率大约大于或等于一的快速恢复整流器结构及其制造方法。尽管在特定实施例中描述了本发明，但应当理解，不应当将本发明解释为局限于这些实施例，而应当解释为根据以下的权利要求。

Claims (15)

1.一种整流器件，包括：
衬底，其中所述衬底掺杂有第一掺杂物类型；
第一外延层，掺杂有所述第一掺杂物类型，所述第一外延层连接到所述衬底；
第一金属化层，邻近于所述第一外延层；
多个沟槽，凹入所述第一外延层，其中，所述多个沟槽中的每一个均包括连接到所述金属化层的导电硅或多晶硅物质；
多个阱，每一个均掺杂有第二掺杂物类型，其中，所述多个阱中的每一个彼此分开，其中，所述多个阱中的每一个均形成在所述多个沟槽中的相应的沟槽的下方；
导电二硅化钛层，布置在所述多个阱中的每一个与所述相应的沟槽之间；
多个氧化层，所述多个氧化层中的每一个均形成在相应的沟槽的壁和底部上，从而相应的阱与所述相应的沟槽内的所述导电硅或多晶硅物质电隔离；以及
多个沟道区，掺杂有所述第一掺杂物类型，所述多个沟道区形成在所述第一外延层内，其中，所述多个沟道区中的每一个均位于所述多个阱中的两个相应的阱之间，其中，所述多个沟道区中的每一个均比所述第一外延层更重掺杂有所述第一掺杂物类型。
2.根据权利要求1所述的整流器件，进一步包括：
第二外延层，位于所述衬底和所述第一外延层之间，其中，所述第二外延层比所述衬底更轻掺杂，而比所述第一外延层更重掺杂。
3.根据权利要求1所述的整流器件，进一步包括：
肖特基势垒，放置于所述第一金属化层下面，从而所述肖特基势垒将所述第一金属化层和所述第一外延层隔离开。
4.根据权利要求3所述的整流器件，进一步包括：
多个PiN区域，其中，所述肖特基势垒区域对所述多个PiN区域中的每一个的比率是大于或等于一。
5.根据权利要求1所述的整流器件，其中，所述多个沟槽中的每一个均包括未掺杂的硅。
6.根据权利要求1所述的整流器件，其中，所述第一掺杂物类型包括n-型掺杂物。
7.根据权利要求1所述的整流器件，进一步包括：
多个接触区，连接到所述多个阱和所述第一金属化层。其中，所述多个接触区中的每一个配置为连接所述多个阱的相应子集和所述第一金属化层。
8.一种超快二极管，包括：
衬底，其中，所述衬底掺杂有第一掺杂物类型；
第一外延层，轻掺杂有所述第一掺杂物类型，所述第一外延层连接到所述衬底；
第一金属化层，邻近于所述第一外延层；
第一沟槽，凹入所述第一外延层并且包括连接到所述金属化层的第一导电硅或多晶硅物质；
第一阱，掺杂有第二掺杂物类型，形成在所述第一沟槽下方；
第二沟槽，凹入所述第一外延层并且包括连接到所述金属化层的第二导电硅或多晶硅物质；
第二阱，掺杂有所述第二掺杂物类型，所述第二阱形成在所述第二沟槽下方；
导电二硅化钛层，布置在所述第一阱和第二阱中的每一个与相应的沟槽之间；以及
沟道区，形成在所述第一外延层内并且位于所述第一阱和所述第二阱之间，其中，所述沟道区比所述第一外延层更重掺杂有所述第一掺杂物类型。
9.根据权利要求8所述的超快二极管，进一步包括：
第一氧化层，形成在所述第一沟槽的壁和底部上，从而所述第一阱与所述第一沟槽内的所述第一导电硅或多晶硅物质电隔离；以及
第二氧化层，形成在所述第二沟槽的壁和底部上，从而所述第二阱与所述第二沟槽内的所述第二导电硅或多晶硅物质电隔离。
10.根据权利要求8所述的超快二极管，进一步包括：
第二金属化层，邻近于所述衬底。
11.根据权利要求8所述的超快二极管，其中，所述第一掺杂物类型包括n-型掺杂物。
12.根据权利要求8所述的超快二极管，进一步包括：
所述第一掺杂物类型的第二外延层，位于所述衬底和所述第一外延层之间，其中，所述衬底比所述第二外延层更重掺杂，其中，所述第二外延层比所述第一外延层更重掺杂，其中，所述衬底掺杂有所述第一掺杂物类型。
13.根据权利要求8所述的超快二极管，进一步包括：
至少一个接触区，连接到所述第一阱、所述第二阱、以及所述第一金属化层。
14.根据权利要求8所述的超快二极管，进一步包括：
肖特基势垒，位于所述第一金属化层和所述第一外延层之间。
15.根据权利要求14所述的超快二极管，进一步包括：
PiN区域，其中，所述肖特基势垒区域对所述PiN区域的比率是大于或等于一。
CN2006800513449A 2005-12-27 2006-12-20 用于快速恢复整流器结构的装置及方法 Active CN101361194B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US75455005P 2005-12-27 2005-12-27
US60/754,550 2005-12-27
PCT/US2006/048986 WO2007075996A2 (en) 2005-12-27 2006-12-20 Apparatus and method for a fast recovery rectifier structure

Publications (2)

Publication Number Publication Date
CN101361194A CN101361194A (zh) 2009-02-04
CN101361194B true CN101361194B (zh) 2010-12-22

Family

ID=38171146

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800513449A Active CN101361194B (zh) 2005-12-27 2006-12-20 用于快速恢复整流器结构的装置及方法

Country Status (4)

Country Link
US (1) US7696540B2 (zh)
JP (2) JP5351519B2 (zh)
CN (1) CN101361194B (zh)
WO (1) WO2007075996A2 (zh)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7417266B1 (en) 2004-06-10 2008-08-26 Qspeed Semiconductor Inc. MOSFET having a JFET embedded as a body diode
US7436039B2 (en) * 2005-01-06 2008-10-14 Velox Semiconductor Corporation Gallium nitride semiconductor device
US8026568B2 (en) 2005-11-15 2011-09-27 Velox Semiconductor Corporation Second Schottky contact metal layer to improve GaN Schottky diode performance
US7595523B2 (en) * 2007-02-16 2009-09-29 Power Integrations, Inc. Gate pullback at ends of high-voltage vertical transistor structure
US8653583B2 (en) * 2007-02-16 2014-02-18 Power Integrations, Inc. Sensing FET integrated with a high-voltage transistor
US7859037B2 (en) 2007-02-16 2010-12-28 Power Integrations, Inc. Checkerboarded high-voltage vertical transistor layout
US7557406B2 (en) * 2007-02-16 2009-07-07 Power Integrations, Inc. Segmented pillar layout for a high-voltage vertical transistor
US7939853B2 (en) * 2007-03-20 2011-05-10 Power Integrations, Inc. Termination and contact structures for a high voltage GaN-based heterojunction transistor
US8304783B2 (en) * 2009-06-03 2012-11-06 Cree, Inc. Schottky diodes including polysilicon having low barrier heights and methods of fabricating the same
DE102009028248A1 (de) * 2009-08-05 2011-02-10 Robert Bosch Gmbh Halbleiteranordnung
US8125056B2 (en) * 2009-09-23 2012-02-28 Vishay General Semiconductor, Llc Double trench rectifier
ES2374901T3 (es) * 2009-11-09 2012-02-23 Abb Technology Ag Diodo de recuperación rápida y método de fabricarlo.
US8816468B2 (en) 2010-10-21 2014-08-26 Vishay General Semiconductor Llc Schottky rectifier
CN102569422B (zh) * 2010-12-31 2015-08-26 比亚迪股份有限公司 一种肖特基整流器件及制造方法
JP5775711B2 (ja) * 2011-03-09 2015-09-09 昭和電工株式会社 炭化珪素半導体装置及びその製造方法
JP5881322B2 (ja) * 2011-04-06 2016-03-09 ローム株式会社 半導体装置
US9331065B2 (en) 2011-05-17 2016-05-03 Semiconductor Components Industries, Llc Semiconductor diode and method of manufacture
US8502336B2 (en) 2011-05-17 2013-08-06 Semiconductor Components Industries, Llc Semiconductor diode and method of manufacture
CN102832121B (zh) * 2011-06-17 2015-04-01 中国科学院微电子研究所 快恢复二极管制造方法
CN102244106A (zh) * 2011-06-29 2011-11-16 复旦大学 一种肖特基二极管
US8633094B2 (en) 2011-12-01 2014-01-21 Power Integrations, Inc. GaN high voltage HFET with passivation plus gate dielectric multilayer structure
US8940620B2 (en) 2011-12-15 2015-01-27 Power Integrations, Inc. Composite wafer for fabrication of semiconductor devices
CN103579363A (zh) * 2012-07-24 2014-02-12 杭州恩能科技有限公司 一种新型平面型二极管器件
CN103579364A (zh) * 2012-07-24 2014-02-12 杭州恩能科技有限公司 一种新型平面型二极管器件
CN103579365A (zh) * 2012-07-24 2014-02-12 杭州恩能科技有限公司 一种新型二极管器件
WO2014030457A1 (ja) * 2012-08-22 2014-02-27 富士電機株式会社 半導体装置および半導体装置の製造方法
CN103855226A (zh) * 2012-12-06 2014-06-11 上海华虹宏力半导体制造有限公司 含沟槽结构肖特基嵌位二极管及终端结构
JP2014120685A (ja) * 2012-12-18 2014-06-30 Toshiba Corp 半導体装置
US8928037B2 (en) 2013-02-28 2015-01-06 Power Integrations, Inc. Heterostructure power transistor with AlSiN passivation layer
US9029974B2 (en) * 2013-09-11 2015-05-12 Infineon Technologies Ag Semiconductor device, junction field effect transistor and vertical field effect transistor
US9716151B2 (en) 2013-09-24 2017-07-25 Semiconductor Components Industries, Llc Schottky device having conductive trenches and a multi-concentration doping profile therebetween
US10325988B2 (en) 2013-12-13 2019-06-18 Power Integrations, Inc. Vertical transistor device structure with cylindrically-shaped field plates
US9543396B2 (en) 2013-12-13 2017-01-10 Power Integrations, Inc. Vertical transistor device structure with cylindrically-shaped regions
US9263598B2 (en) 2014-02-14 2016-02-16 Semiconductor Components Industries, Llc Schottky device and method of manufacture
US10431699B2 (en) 2015-03-06 2019-10-01 Semiconductor Components Industries, Llc Trench semiconductor device having multiple active trench depths and method
US9716187B2 (en) 2015-03-06 2017-07-25 Semiconductor Components Industries, Llc Trench semiconductor device having multiple trench depths and method
US10388801B1 (en) * 2018-01-30 2019-08-20 Semiconductor Components Industries, Llc Trench semiconductor device having shaped gate dielectric and gate electrode structures and method
US10608122B2 (en) 2018-03-13 2020-03-31 Semicondutor Components Industries, Llc Schottky device and method of manufacture
US10566466B2 (en) 2018-06-27 2020-02-18 Semiconductor Components Industries, Llc Termination structure for insulated gate semiconductor device and method
US10439075B1 (en) 2018-06-27 2019-10-08 Semiconductor Components Industries, Llc Termination structure for insulated gate semiconductor device and method
US11749758B1 (en) 2019-11-05 2023-09-05 Semiq Incorporated Silicon carbide junction barrier schottky diode with wave-shaped regions
US11469333B1 (en) 2020-02-19 2022-10-11 Semiq Incorporated Counter-doped silicon carbide Schottky barrier diode
TW202137333A (zh) * 2020-03-24 2021-10-01 立錡科技股份有限公司 具有橫向絕緣閘極雙極性電晶體之功率元件及其製造方法
US11469312B2 (en) 2020-04-06 2022-10-11 Semiconductor Components Industries, Llc Remote contacts for a trench semiconductor device and methods of manufacturing semiconductor devices
KR20220137748A (ko) * 2020-04-24 2022-10-12 교세라 가부시키가이샤 반도체 장치 및 반도체 장치의 제조 방법
CN113555416B (zh) * 2021-09-22 2021-12-31 四川上特科技有限公司 一种功率二极管器件
CN115172445B (zh) * 2022-09-02 2022-11-29 深圳芯能半导体技术有限公司 快恢复功率器件的结构、制造方法及电子设备
CN115312581B (zh) * 2022-10-10 2023-01-03 深圳市威兆半导体股份有限公司 快恢复二极管及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6380569B1 (en) * 1999-08-10 2002-04-30 Rockwell Science Center, Llc High power unipolar FET switch
DE10350160A1 (de) * 2003-10-28 2005-06-09 Infineon Technologies Ag Sperrschicht-Feldeffekttransistor mit hoher Druckbruchspannung und Verfahren zur Herstellung eines Sperrschicht-Feldeffektransistors

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5737886A (en) * 1980-08-20 1982-03-02 Hitachi Ltd Semiconductor device
USH40H (en) 1984-07-18 1986-04-01 At&T Bell Laboratories Field shields for Schottky barrier devices
GB2167229B (en) 1984-11-21 1988-07-20 Philips Electronic Associated Semiconductor devices
US4711017A (en) * 1986-03-03 1987-12-08 Trw Inc. Formation of buried diffusion devices
US4982260A (en) 1989-10-02 1991-01-01 General Electric Company Power rectifier with trenches
JPH05304207A (ja) * 1992-04-28 1993-11-16 Oki Electric Ind Co Ltd 半導体装置の素子間分離兼配線構造
JP3099557B2 (ja) 1992-11-09 2000-10-16 富士電機株式会社 ダイオード
US5612567A (en) 1996-05-13 1997-03-18 North Carolina State University Schottky barrier rectifiers and methods of forming same
JP3287269B2 (ja) 1997-06-02 2002-06-04 富士電機株式会社 ダイオードとその製造方法
JP3618517B2 (ja) 1997-06-18 2005-02-09 三菱電機株式会社 半導体装置およびその製造方法
DE19740195C2 (de) 1997-09-12 1999-12-02 Siemens Ag Halbleiterbauelement mit Metall-Halbleiterübergang mit niedrigem Sperrstrom
JP3988262B2 (ja) 1998-07-24 2007-10-10 富士電機デバイステクノロジー株式会社 縦型超接合半導体素子およびその製造方法
US6307244B1 (en) 1998-08-12 2001-10-23 Rohm Co., Ltd. Schottky barrier semiconductor device
US6252288B1 (en) 1999-01-19 2001-06-26 Rockwell Science Center, Llc High power trench-based rectifier with improved reverse breakdown characteristic
US6404033B1 (en) * 1999-04-01 2002-06-11 Apd Semiconductor, Inc. Schottky diode having increased active surface area with improved reverse bias characteristics and method of fabrication
US6252258B1 (en) * 1999-08-10 2001-06-26 Rockwell Science Center Llc High power rectifier
FR2803094B1 (fr) * 1999-12-22 2003-07-25 St Microelectronics Sa Fabrication de composants unipolaires
US7186609B2 (en) 1999-12-30 2007-03-06 Siliconix Incorporated Method of fabricating trench junction barrier rectifier
FR2807569B1 (fr) 2000-04-10 2004-08-27 Centre Nat Rech Scient Perfectionnement apportes aux diodes schottky
JP2001317549A (ja) * 2000-05-02 2001-11-16 Daido Metal Co Ltd 摺動部材の表層形成方法
US6261874B1 (en) 2000-06-14 2001-07-17 International Rectifier Corp. Fast recovery diode and method for its manufacture
JP2002009082A (ja) * 2000-06-21 2002-01-11 Fuji Electric Co Ltd 半導体装置および半導体装置の製造方法
US6707127B1 (en) 2000-08-31 2004-03-16 General Semiconductor, Inc. Trench schottky rectifier
FR2816113A1 (fr) 2000-10-31 2002-05-03 St Microelectronics Sa Procede de realisation d'une zone dopee dans du carbure de silicium et application a une diode schottky
US6462393B2 (en) 2001-03-20 2002-10-08 Fabtech, Inc. Schottky device
US6998678B2 (en) 2001-05-17 2006-02-14 Infineon Technologies Ag Semiconductor arrangement with a MOS-transistor and a parallel Schottky-diode
US6657273B2 (en) 2001-06-12 2003-12-02 International Rectifirer Corporation Termination for high voltage schottky diode
JP4100071B2 (ja) * 2001-08-02 2008-06-11 富士電機デバイステクノロジー株式会社 半導体装置
FR2832547A1 (fr) 2001-11-21 2003-05-23 St Microelectronics Sa Procede de realisation d'une diode schottky sur substrat de carbure de silicium
JP3914785B2 (ja) 2002-02-20 2007-05-16 新電元工業株式会社 ダイオード素子
US7135718B2 (en) 2002-02-20 2006-11-14 Shindengen Electric Manufacturing Co., Ltd. Diode device and transistor device
US6855970B2 (en) 2002-03-25 2005-02-15 Kabushiki Kaisha Toshiba High-breakdown-voltage semiconductor device
JP2003338620A (ja) 2002-05-22 2003-11-28 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6710418B1 (en) 2002-10-11 2004-03-23 Fairchild Semiconductor Corporation Schottky rectifier with insulation-filled trenches and method of forming the same
JP4047153B2 (ja) 2002-12-03 2008-02-13 株式会社東芝 半導体装置
US6998694B2 (en) 2003-08-05 2006-02-14 Shye-Lin Wu High switching speed two mask Schottky diode with high field breakdown
JP4623259B2 (ja) * 2003-12-05 2011-02-02 サンケン電気株式会社 ショットキバリアを有する半導体装置
JP4018650B2 (ja) * 2004-02-16 2007-12-05 松下電器産業株式会社 ショットキーバリアダイオードおよびその製造方法
US7211845B1 (en) * 2004-04-19 2007-05-01 Qspeed Semiconductor, Inc. Multiple doped channel in a multiple doped gate junction field effect transistor
US7078780B2 (en) * 2004-04-19 2006-07-18 Shye-Lin Wu Schottky barrier diode and method of making the same
US20050242411A1 (en) 2004-04-29 2005-11-03 Hsuan Tso [superjunction schottky device and fabrication thereof]
US7199442B2 (en) * 2004-07-15 2007-04-03 Fairchild Semiconductor Corporation Schottky diode structure to reduce capacitance and switching losses and method of making same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6380569B1 (en) * 1999-08-10 2002-04-30 Rockwell Science Center, Llc High power unipolar FET switch
DE10350160A1 (de) * 2003-10-28 2005-06-09 Infineon Technologies Ag Sperrschicht-Feldeffekttransistor mit hoher Druckbruchspannung und Verfahren zur Herstellung eines Sperrschicht-Feldeffektransistors

Also Published As

Publication number Publication date
JP2013065898A (ja) 2013-04-11
WO2007075996A3 (en) 2007-08-30
US20070145429A1 (en) 2007-06-28
JP2009521816A (ja) 2009-06-04
CN101361194A (zh) 2009-02-04
JP5351519B2 (ja) 2013-11-27
JP5686824B2 (ja) 2015-03-18
WO2007075996A2 (en) 2007-07-05
US7696540B2 (en) 2010-04-13

Similar Documents

Publication Publication Date Title
CN101361194B (zh) 用于快速恢复整流器结构的装置及方法
CN101366124B (zh) 超快恢复二极管
JP6678810B2 (ja) 炭化珪素半導体装置および電力変換装置
US10593813B2 (en) Vertical rectifier with added intermediate region
US11101343B2 (en) Silicon carbide field-effect transistor including shielding areas
US20080272408A1 (en) Active area junction isolation structure and junction isolated transistors including igfet, jfet and mos transistors and method for making
EP1065710A2 (en) Semiconductor device having a recessed gate and method of manufacturing therof
CN102694009A (zh) 半导体器件及其制造方法
CN103311300B (zh) 电荷补偿半导体器件
JP7024626B2 (ja) 半導体装置、半導体装置の製造方法
CN110718546A (zh) 在源极接触沟槽中具有集成的伪肖特基二极管的功率mosfet
CN111466032B (zh) 碳化硅半导体装置以及电力变换装置
US20160260844A1 (en) Trench semiconductor device having multiple trench depths and method
US8390081B2 (en) MOS P-N junction diode device and method for manufacturing the same
CN104393056B (zh) 一种积累型二极管
US20160260845A1 (en) Trench semiconductor device having multiple active trench depths and method
US9406788B2 (en) Structure of a trench MOS rectifier and method of forming the same
CN116404039B (zh) 一种功率半导体器件及其制造方法
CN111192871B (zh) 用于静电防护的晶体管结构及其制造方法
KR101737966B1 (ko) 헤테로 터널링 접합을 이용한 반도체 소자 및 그 제조 방법
TWI416695B (zh) 用於快速回復整流器結構之裝置及方法
CN111584481A (zh) 用于静电防护的晶体管结构及其制造方法
US11469312B2 (en) Remote contacts for a trench semiconductor device and methods of manufacturing semiconductor devices
TWI517345B (zh) 用於快速回復整流器結構之裝置及方法
KR101502306B1 (ko) 반도체 정류 소자 및 그의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1127936

Country of ref document: HK

C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: ENERGY INTEGRATED CO., LTD.

Free format text: FORMER OWNER: QSPEED SEMICONDUCTOR INC.

Effective date: 20121025

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121025

Address after: American California

Patentee after: Energy integration Corporation

Address before: American California

Patentee before: Qspeed Semiconductor Inc.

REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1127936

Country of ref document: HK