JP5881322B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5881322B2
JP5881322B2 JP2011143179A JP2011143179A JP5881322B2 JP 5881322 B2 JP5881322 B2 JP 5881322B2 JP 2011143179 A JP2011143179 A JP 2011143179A JP 2011143179 A JP2011143179 A JP 2011143179A JP 5881322 B2 JP5881322 B2 JP 5881322B2
Authority
JP
Japan
Prior art keywords
trench
layer
semiconductor
electric field
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011143179A
Other languages
English (en)
Other versions
JP2012227501A (ja
Inventor
明田　正俊
正俊 明田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2011143179A priority Critical patent/JP5881322B2/ja
Priority to CN201210099889.4A priority patent/CN102738213B/zh
Priority to US13/441,202 priority patent/US8633560B2/en
Publication of JP2012227501A publication Critical patent/JP2012227501A/ja
Priority to US14/158,381 priority patent/US9252210B2/en
Priority to US14/988,636 priority patent/US9685503B2/en
Application granted granted Critical
Publication of JP5881322B2 publication Critical patent/JP5881322B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1602—Diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B10/00—Integration of renewable energy sources in buildings
    • Y02B10/30—Wind power

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、ワイドバンドギャップ半導体からなるショットキーバリアダイオードを備える半導体装置に関する。
従来、モータ制御システム、電力変換システムなど、各種パワーエレクトロニクス分野におけるシステムに主として使用される半導体装置（半導体パワーデバイス）が注目されている。
たとえば、特許文献１の図１は、ＳｉＣが採用されたショットキーバリアダイオードを開示している。当該ショットキーバリアダイオードは、ｎ型４Ｈ−ＳｉＣバルク基板と、バルク基板上に成長したｎ型のエピタキシャル層と、エピタキシャル層の表面に形成され、エピタキシャル層の表面を部分的に露出させる酸化膜と、酸化膜の開口内に形成され、エピタキシャル層に対してショットキー接合するショットキー電極とを備えている。
また、特許文献１の図８は、ＳｉＣが採用された縦型ＭＩＳ電界効果トランジスタを開示している。当該縦型ＭＩＳ電界効果トランジスタは、ｎ型４Ｈ−ＳｉＣバルク基板と、バルク基板上に成長したｎ型のエピタキシャル層と、エピタキシャル層の表層部に形成されたｎ型不純物領域（ソース領域）と、当該ｎ型不純物領域の両サイドに隣接して形成されたｐ型ウェル領域と、エピタキシャル層の表面に形成されたゲート酸化膜と、ゲート酸化膜を介してｐ型ウェル領域に対向するゲート電極とを備えている。
特開２００５−７９３３９号公報 特開２０１１−９７９７号公報
本発明の半導体装置は、表面および裏面を有し、前記表面側に側壁および底壁を有するトレンチが形成されたワイドバンドギャップ半導体からなる第１導電型の半導体層と、前記半導体層の前記表面に接するように形成されたショットキー電極とを含み、前記トレンチの底壁のエッジ部は、下記式（１）を満たす曲率半径Ｒを有する。
０．０１Ｌ＜Ｒ＜１０Ｌ・・・（１）
（ただし、式（１）において、Ｌはトレンチの幅方向に沿って対向するエッジ部間の直線距離を示している。）
ワイドバンドギャップ半導体は、シリコンに比べて非常に高い降伏電圧を有しており、そのようなワイドバンドギャップ半導体を用いた半導体装置は、高い耐圧性能を発揮することができる。これは、ワイドバンドギャップ半導体が、シリコンに比べて絶縁破壊電界強度が非常に高いことに由来する。そのため、ショットキーバリアダイオード構造を用いて比較的高い逆方向電圧のデバイスの設計が可能である。
しかしながら、ショットキーバリアダイオードに高い逆方向電圧が印加されると、ダイオードがブレークダウンしなくても、ワイドバンドギャップ半導体には高い電界がかかることとなる。そのため、ショットキーバリアダイオードの順方向電圧を低減するために、ショットキー電極とワイドバンドギャップ半導体との間のショットキー障壁の高さ（バリアハイト）を低くすると、ワイドバンドギャップ半導体内の電界強度が強いため、逆方向電圧印加時に当該ショットキー障壁を越えて流れるリーク電流（逆方向リーク電流）が増加する。
逆方向リーク電流の増加を防止する観点から、ワイドバンドギャップ半導体を用いたショットキーバリアダイオードでは、高い逆方向電圧が印加されないようにし、さらにバリアハイトをある程度高く必要がある。その結果、高い逆方向電圧が印加されても、ブレークダウンを防止できるというワイドバンドギャップ半導体の耐圧性能を活かしきれないという不具合がある。
ここで、逆方向電圧が印加されたときの電界強度の分布を考えてみる。まず、トレンチが形成されていないワイドバンドギャップ半導体からなる半導体層（たとえば、ｎ型）に逆方向電圧が印加されると、通常、半導体層の裏面から表面に向かうにしたがって電界強度が強くなり、半導体層の表面で最大となる。
したがって、このような構造の半導体層の表面にショットキー電極をショットキー接合させ、当該ショットキー電極と半導体層との間のショットキー障壁の高さ（バリアハイト）を低くしたショットキーバリアダイオードでは、降伏電圧に近い逆方向電圧が印加されると、半導体層の表面での電界強度が強いため、当該ショットキー障壁を越えて流れる逆方向リーク電流を低減することは困難である。
そこで、半導体層にトレンチを形成し、半導体層における電界集中部分（リーク電流の発生源）をトレンチの底部にシフトさせることが考えられるが、その場合、トレンチの底壁のエッジ部に電界が集中するので、エッジ部が鋭利な形状であると、十分な耐圧を得ることができないという問題が生じる。
そこで、本発明によれば、トレンチの底壁のエッジ部の曲率半径Ｒを０．０１Ｌ＜Ｒ＜１０Ｌを満たすようにすることにより、トレンチの底壁のエッジ部に集中する電界を緩和して、耐圧を向上させることができる。むろん、半導体層の表面側にトレンチが形成されているので、半導体層の表面における電界強度を弱めることができる。これにより、半導体層の表面に接するショットキー電極と半導体層との間のバリアハイトを低くし、降伏電圧に近い逆方向電圧が印加されても、逆方向リーク電流を低減することができる。その結果、逆方向リーク電流を低減できながら、バリアハイトを低くして順方向電圧を低減することができる。
本発明の半導体装置では、前記半導体層は、前記トレンチの前記底壁、および当該底壁の前記エッジ部に選択的に形成された第２導電型の電界緩和部を含むことが好ましい。
すなわち、本発明ではさらに、トレンチの底壁および底壁のエッジ部に第２導電型（たとえば、ｐ型）の電界緩和部が形成されていることが好ましい。これにより、半導体装置全体としての逆方向リーク電流を確実に低減することができる。すなわち、降伏電圧に近い逆方向電圧を印加しても逆方向リーク電流を確実に低減できるので、ワイドバンドギャップ半導体の耐圧性能を十分に活かすことができる。
この場合、前記電界緩和部は、前記トレンチの前記底壁の前記エッジ部と前記トレンチ前記側壁との間に跨って形成されていることが、さらに好ましく、前記トレンチの前記側壁に沿って前記トレンチの開口端に至るように形成されていることが、とりわけ好ましい。
なお、本発明においてショットキー電極とは、半導体層との間にショットキー障壁を形成する金属電極、半導体層のバンドギャップとは異なるバンドギャップを有する異種半導体からなり、半導体層に対してヘテロ接合（バンドギャップ差を利用して半導体層との間に電位障壁を形成する接合）する半導体電極のいずれをも含む概念である。以下、この項においては、ショットキー接合およびヘテロ接合を総称して「ショットキー接合」とし、ショットキー障壁およびヘテロ接合により形成される電位障壁（ヘテロ障壁）を総称して「ショットキー障壁」とし、金属電極および半導体電極を総称して「ショットキー電極」とする。
また、前記トレンチは、平面形状の前記底壁および当該平面形状の底壁に対して９０°を超える角度で傾斜した前記側壁を有するテーパトレンチを含むことが好ましい。
テーパトレンチであれば、側壁が底壁に対して９０°で直角に立つ場合よりも、半導体装置の耐圧を一層向上させることができる。
さらに、テーパトレンチでは、底壁だけでなく、側壁の全部または一部もトレンチの開放端に対して対向することとなる。そのため、たとえばトレンチを介して第２導電型不純物を半導体層に注入する場合に、トレンチの開放端からトレンチ内に入射した不純物を、トレンチの側壁に確実に当てることができる。その結果、前述の電界緩和部を容易に形成することができる。
なお、テーパトレンチとは、側壁の全部が底壁に対して９０°を超える角度で傾斜しているトレンチ、側壁の一部（たとえば、トレンチのエッジ部を形成する部分）が底壁に対して９０°を超える角度で傾斜しているトレンチのいずれをも含む概念である。
また、本発明の半導体装置では、前記ショットキー電極が、前記トレンチに埋め込まれるように形成されており、前記電界緩和部は、前記トレンチの底面を形成する部分に、前記トレンチに埋め込まれた前記ショットキー電極との間にオーミック接合を形成するコンタクト部を有することが好ましい。
この構成により、電界緩和部（第２導電型）と半導体層（第１導電型）とのｐｎ接合を有するｐｎダイオードに対してショットキー電極をオーミック接合させることができる。このｐｎダイオードは、ショットキー電極と半導体層とのショットキー接合を有するショットキーバリアダイオード（ヘテロダイオード）に対して並列に設けられる。これにより、半導体装置にサージ電流が流れても、当該サージ電流の一部を内蔵ｐｎダイオードに流すことができる。その結果、ショットキーバリアダイオードに流れるサージ電流を低減できるので、サージ電流によるショットキーバリアダイオードの熱破壊を防止することができる。
また、本発明の半導体装置では、前記半導体層が、逆方向電圧印加時に第１電界がかかる第１導電型の第１部分および当該第１電界に対して相対的に高い第２電界がかかる第１導電型の第２部分を、前記電界緩和部とは異なる部分に有している場合、前記ショットキー電極は、前記第１部分との間に第１ショットキー障壁を形成する第１電極と、前記第２部分との間に前記第１ショットキー障壁に対して相対的に高い第２ショットキー障壁を形成する第２電極とを含むことが好ましい。
本発明では、半導体層の第１部分と第２部分との関係のように、相対的に電界強度が高い部分と低い部分とが存在する場合がある。
そこで上記のように、逆方向電圧印加時における半導体層の電界分布に応じてショットキー電極を適正に選択しておけば、逆方向電圧印加時に相対的に高い第２電界がかかる第２部分では、比較的高い第２ショットキー障壁によりリーク電流を抑制することができる。一方、相対的に低い第１電界がかかる第１部分では、ショットキー障壁の高さを低くしても逆方向リーク電流が当該ショットキー障壁を越えるおそれが少ないので、比較的低い第１ショットキー障壁とすることにより、順方向電圧印加時に低い電圧で優先的に電流を流すことができる。よって、この構成により、逆方向リーク電流および順方向電圧の低減を効率よく行うことができる。
そして、たとえば、前記電界緩和部が、前記トレンチの開口端に至るように形成されている場合、前記半導体層の第１部分は、前記半導体層の表層部における前記トレンチの前記開口端の周縁部に形成され、前記半導体層の第２部分は、前記半導体層の前記表層部において前記周縁部と隣り合う部分に形成される。
また、本発明の半導体装置では、前記半導体層が、第１不純物濃度を有するベースドリフト層と、前記ベースドリフト層上に形成され、前記第１不純物濃度に対して相対的に高い第２不純物濃度を有する低抵抗ドリフト層とを含む場合、前記トレンチは、その最深部が前記低抵抗ドリフト層に達するように形成され、前記半導体層の一部を単位セルとして区画していることが好ましい。
トレンチで区画された単位セルでは電流を流すことができる領域（電流経路）が制約されるので、半導体層における単位セルを形成する部分の不純物濃度が低いと、単位セルの抵抗値が高くなるおそれがある。そこで上記のように、最深部が低抵抗ドリフト層に達するようにトレンチを形成することにより、単位セルの全部もしくは一部を低抵抗ドリフト層で形成することができる。そのため、当該低抵抗ドリフト層が形成された部分では、電流経路がたとえ狭められても、比較的高い第２不純物濃度を有する低抵抗ドリフト層により抵抗値の上昇を抑制することができる。その結果、単位セルの低抵抗化を図ることができる。
また、前記ベースドリフト層の前記第１不純物濃度は、前記半導体層の前記裏面から前記表面へ向かうにしたがって減少していてもよい。また、前記低抵抗ドリフト層の前記第２不純物濃度は、前記半導体層の前記裏面から前記表面へ向かうにしたがって一定であってもよいし、前記半導体層の前記裏面から前記表面へ向かうにしたがって減少していてもよい。
また、前記半導体層は、前記低抵抗ドリフト層上に形成され、前記第２不純物濃度に対して相対的に低い第３不純物濃度を有する表面ドリフト層をさらに含むことが好ましい。
この構成により、半導体層の表層部の不純物濃度を小さくすることができるので、逆方向電圧印加時に半導体層の表層部にかかる電界強度を低減することができる。その結果、逆方向リーク電流を一層低減することができる。
また、前記半導体装置が、前記半導体層を支持するワイドバンドギャップ半導体からなる第１導電型の基板をさらに含む場合、前記半導体層は、前記基板上に形成され、前記第１不純物濃度に対して相対的に高い第４不純物濃度を有するバッファ層をさらに含んでいてもよい。
また、前記トレンチは、ストライプ状に形成されたストライプトレンチを含んでいてもよく、格子状に形成された格子トレンチを含んでいてもよい。
また、ワイドバンドギャップ半導体（バンドギャップが２ｅＶ以上）は、たとえば絶縁破壊電界が１ＭＶ／ｃｍよりも大きい半導体であって、具体的には、ＳｉＣ（たとえば、４Ｈ−ＳｉＣ 絶縁破壊電界が約２．８ＭＶ／ｃｍであり、バンドギャップの幅が約３．２６ｅＶ）、ＧａＮ（絶縁破壊電界が約３ＭＶ／ｃｍであり、バンドギャップの幅が約３．４２ｅＶ）、ダイヤモンド（絶縁破壊電界が約８ＭＶ／ｃｍであり、バンドギャップの幅が約５．４７ｅＶ）などである。
図１（ａ）（ｂ）は、本発明の一実施形態に係るショットキーバリアダイオードの模式的な平面図であって、図１（ａ）が全体図、図１（ｂ）が要部拡大図である。 図２は、図１（ａ）（ｂ）に示すショットキーバリアダイオードの断面図であって、図１（ｂ）の切断線Ａ−Ａでの切断面を示す。 図３は、図２のトレンチの拡大図である。 図４は、逆方向電圧印加時の電界強度の分布図（シミュレーションデータ）であって、トレンチ構造なしの場合を示す。 図５は、逆方向電圧印加時の電界強度の分布図（シミュレーションデータ）であって、矩形トレンチ構造ありの場合を示す。 図６は、逆方向電圧印加時の電界強度の分布図（シミュレーションデータ）であって、Ｕ字トレンチ構造ありの場合を示す。 図７は、逆方向電圧印加時の電界強度の分布図（シミュレーションデータ）であって、台形トレンチ構造ありの場合を示す。 図８は、逆方向電圧印加時の電界強度の分布図（シミュレーションデータ）であって、台形トレンチ構造＋底壁ｐ型層ありの場合を示す。 図９は、逆方向電圧印加時の電界強度の分布図（シミュレーションデータ）であって、台形トレンチ構造＋側壁ｐ型層ありの場合を示す。 図１０は、内蔵ｐｎ接合部の電流−電圧（Ｉ−Ｖ）曲線を示すグラフである。 図１１は、図９に示す電界強度の分布図の要部拡大図であって、ショットキーバリアダイオードのトレンチ付近を拡大して示している。 図１２は、図１１に示すショットキーバリアダイオードの単位セルの表面における電界強度分布を示すグラフである。 図１３は、ＳｉＣ基板およびＳｉＣエピタキシャル層の不純物濃度を説明するための図である。 図１４Ａは、図２に示すトレンチおよびｐ型層の形成方法を示す図である。 図１４Ｂは、図１４Ａの次の工程を示す図である。 図１４Ｃは、図１４Ｂの次の工程を示す図である。 図１４Ｄは、図１４Ｃの次の工程を示す図である。 図１５は、４Ｈ−ＳｉＣの結晶構造のユニットセルを表した模式図である。 図１６（ａ）（ｂ）（ｃ）（ｄ）（ｅ）（ｆ）は、トレンチの断面形状の変形例を示す図であって、図１６（ａ）が第１変形例、図１６（ｂ）が第２変形例、図１６（ｃ）が第３変形例、図１６（ｄ）が第４変形例、図１６（ｅ）が第５変形例、図１６（ｆ）が第６変形例をそれぞれ示す。 図１７Ａは、図１６（ａ）に示すトレンチおよびｐ型層の形成方法を示す図である。 図１７Ｂは、図１７Ａの次の工程を示す図である。 図１７Ｃは、図１７Ｂの次の工程を示す図である。 図１７Ｄは、図１７Ｃの次の工程を示す図である。 図１８Ａは、図１６（ｂ）に示すトレンチおよびｐ型層の形成方法を示す図である。 図１８Ｂは、図１８Ａの次の工程を示す図である。 図１８Ｃは、図１８Ｂの次の工程を示す図である。 図１８Ｄは、図１８Ｃの次の工程を示す図である。 図１８Ｅは、図１８Ｄの次の工程を示す図である。 図１８Ｆは、図１８Ｅの次の工程を示す図である。 図１８Ｇは、図１８Ｆの次の工程を示す図である。 図１９は、トレンチの平面形状の変形例を示す図である。 図２０は、トレンチの表面に絶縁膜が形成された例（第１形態）を示す図である。 図２１は、トレンチの表面に絶縁膜が形成された例（第２形態）を示す図である。 図２２は、トレンチの表面に絶縁膜が形成された例（第３形態）を示す図である。 図２３は、トレンチの表面に絶縁膜が形成された例（第４形態）を示す図である。 図２４は、トレンチの表面に絶縁膜が形成された例（第５形態）を示す図である。 図２５は、トレンチの表面に絶縁膜が形成された例（第６形態）を示す図である。 図２６は、トレンチの表面に絶縁膜が形成された例（第７形態）を示す図である。
以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。
＜ショットキーバリアダイオードの全体構成＞
図１（ａ）（ｂ）は、本発明の一実施形態に係るショットキーバリアダイオードの模式的な平面図であって、図１（ａ）が全体図、図１（ｂ）が要部拡大図である。図２は、図１（ａ）（ｂ）に示すショットキーバリアダイオードの断面図であって、図１（ｂ）の切断線Ａ−Ａでの切断面を示す。図３は、図２のトレンチの拡大図である。
半導体装置としてのショットキーバリアダイオード１は、４Ｈ−ＳｉＣ（絶縁破壊電界が約２．８ＭＶ／ｃｍであり、バンドギャップの幅が約３．２６ｅＶのワイドバンドギャップ半導体）が採用されたショットキーバリアダイオードであり、たとえば、平面視正方形のチップ状である。チップ状のショットキーバリアダイオード１は、図１（ａ）の紙面における上下左右方向の長さがそれぞれ数ｍｍ程度である。
ショットキーバリアダイオード１は、ｎ＋型のＳｉＣ基板２を備えている。ＳｉＣ基板２の厚さは、たとえば、５０μｍ〜６００μｍである。なお、ｎ型不純物としては、たとえば、Ｎ（窒素）、Ｐ（リン）、Ａｓ（ひ素）などを使用できる。
ＳｉＣ基板２の裏面３には、その全域を覆うようにオーミック電極としてのカソード電極４が形成されている。カソード電極４は、ｎ型のＳｉＣとオーミック接触する金属（たとえば、Ｔｉ／Ｎｉ／Ａｇ）からなる。
ＳｉＣ基板２の表面５には、半導体層としてのｎ型ＳｉＣエピタキシャル層６が形成されている。
ＳｉＣエピタキシャル層６は、バッファ層７と、ベースドリフト層８、低抵抗ドリフト層９および表面ドリフト層１０の３層構造のドリフト層とがＳｉＣ基板２の表面５からこの順に積層されて形成された構造を有している。バッファ層７は、ＳｉＣエピタキシャル層６の裏面１１を形成しており、ＳｉＣ基板２の表面５に接している。一方、表面ドリフト層１０は、ＳｉＣエピタキシャル層６の表面１２を形成している。
ＳｉＣエピタキシャル層６の総厚さＴは、たとえば、３μｍ〜１００μｍである。また、バッファ層７の厚さｔ１は、たとえば、０．１μｍ〜１μｍである。ベースドリフト層８の厚さｔ２は、たとえば、２μｍ〜１００μｍである。低抵抗ドリフト層９の厚さｔ３は、たとえば、１μｍ〜３μｍである。表面ドリフト層１０の厚さｔ４は、たとえば、０．２μｍ〜０．５μｍである。
ＳｉＣエピタキシャル層６の表面１２には、ＳｉＣエピタキシャル層６の一部を活性領域１３として露出させる開口１４を有し、当該活性領域１３を取り囲むフィールド領域１５を覆うフィールド絶縁膜１６が形成されている。フィールド絶縁膜１６は、たとえば、ＳｉＯ２（酸化シリコン）からなる。また、フィールド絶縁膜１６の厚さは、たとえば、０．５μｍ〜３μｍである。
活性領域１３においてＳｉＣエピタキシャル層６の表面１２側には、当該表面１２から表面ドリフト層１０を貫通して、最深部が低抵抗ドリフト層９の途中部に達するストライプトレンチが形成されている。ストライプトレンチは、ショットキーバリアダイオード１の一組の対辺の対向方向に沿って直線状に延びる複数の台形トレンチ１７（その長手方向に直交する幅方向に沿って切断したときの断面視が逆台形状のトレンチ）が、互いに間隔を空けて平行に配列されることによって形成されている。互いに隣り合う台形トレンチ１７の中央間の距離（ピッチＰ）は、たとえば、２μｍ〜２０μｍである。
これにより、ＳｉＣエピタキシャル層６には、互いに隣り合う台形トレンチ１７で挟まれることによって区画された単位セル１８（ラインセル）がストライプ状に形成されている。各単位セル１８は、その大半の領域を占めるベース部が低抵抗ドリフト層９により形成され、ベース部に対して表面１２側の表層部が表面ドリフト層１０により形成されている。
各台形トレンチ１７は、ＳｉＣエピタキシャル層６の表面１２に対して平行な底面１９を形成する底壁２０と、当該底壁２０の幅方向両端部のエッジ部２４からＳｉＣエピタキシャル層６の表面１２へ向かって当該底面１９に対して角度θ１（たとえば、４５°〜８５°）で傾斜する側面２１を形成する側壁２２とによって区画されている。また、各台形トレンチ１７の深さ（ＳｉＣエピタキシャル層６の表面１２から台形トレンチ１７の底面１９までの距離）は、たとえば、０．３Å〜１５０００Åである。また、各台形トレンチ１７の長手方向に直交する幅Ｗ（最深部の幅）は、０．３μｍ〜１０μｍである。
また、図３に示すように、各台形トレンチ１７の底壁２０のエッジ部２４は、台形トレンチ１７の外方へ向かって湾曲する形状に形成されており、各台形トレンチ１７の底部は断面視Ｕ字状に形成されている。このような形状のエッジ部２４の内面（湾曲面）の曲率半径Ｒは、下記式（１）を満たす。
０．０１Ｌ＜Ｒ＜１０Ｌ・・・（１）
式（１）において、Ｌはトレンチ１７の幅方向に沿って対向するエッジ部２４間の直線距離を示している（単位は、μｍ、ｎｍ、ｍ等、長さの単位であれば特に制限されない）。具体的には、ＳｉＣエピタキシャル層６の表面１２に対して平行な底面１９の幅であって、トレンチ１７の幅Ｗからエッジ部２４の幅を差し引いた値である。
また、エッジ部２４の曲率半径Ｒは、０．０２Ｌ＜Ｒ＜１Ｌ・・・（２）を満たすことが好ましい。
曲率半径Ｒは、たとえば、台形トレンチ１７の断面をＳＥＭ（Scanning Electron Microscope：走査型電子顕微鏡）で撮影し、得られたＳＥＭ画像のエッジ部２４の曲率を測定することにより求めることができる。
台形トレンチ１７の底壁２０および側壁２２には、台形トレンチ１７の内面に露出するように当該内面に沿って電界緩和部としてのｐ型層２３が形成されている。ｐ型層２３は、台形トレンチ１７の底壁２０からエッジ部２４を経て台形トレンチ１７の開口端に至るまで形成されている。また、ｐ型層２３は、ｎ型のＳｉＣエピタキシャル層６との間にｐｎ接合部を形成している。これにより、ショットキーバリアダイオード１には、ｐ型層２３およびｎ型ＳｉＣエピタキシャル層６（低抵抗ドリフト層９）によって構成されるｐｎダイオード２５が内蔵されることとなる。
ｐ型層２３の厚さ（台形トレンチ１７の内面からの深さ）は、図３に示すように、台形トレンチ１７の深さ方向（ＳｉＣエピタキシャル層６の表面１２に垂直な方向）に沿って測定される台形トレンチ１７の底面１９からの第１厚さｔ５が、台形トレンチ１７の幅方向（ＳｉＣエピタキシャル層６の表面１２に平行な方向）に沿って測定される台形トレンチ１７の側面２１からの第２厚さｔ６よりも大きい。具体的には、第１厚さｔ５は、たとえば、０．３μｍ〜０．７μｍであり、第２厚さｔ６は、たとえば、０．１μｍ〜０．５μｍである。
また、ｐ型層２３は、ｐ型層２３の他の部分よりも高濃度に不純物が注入されたｐ＋型のコンタクト部２６を、台形トレンチ１７の底壁２０の一部に有している。たとえば、コンタクト部２６の不純物濃度は、１×１０２０〜１×１０２１ｃｍ−３であり、コンタクト部２６を除く電界緩和部の他の部分の不純物濃度は、１×１０１７〜５×１０１８ｃｍ−３である。
コンタクト部２６は、台形トレンチ１７の長手方向に沿って直線状に形成されており、台形トレンチ１７の底面１９からｐ型層２３の深さ方向途中までの深さ（たとえば、０．０５μｍ〜０．２μｍ）を有している。
フィールド絶縁膜１６上には、ショットキー電極としてのアノード電極２７が形成されている。
アノード電極２７は、各単位セル１８の頂部に形成された第１電極２８と、互いに隣り合う台形トレンチ１７の間に跨り、それらの台形トレンチ１７で挟まれる単位セル１８の頂部の第１電極２８を覆うように形成された第２電極２９とを含んでいる。
第１電極２８は、各単位セル１８頂部における、互いに隣り合う台形トレンチ１７の開口端の周縁部３０で挟まれた中央部３１において、台形トレンチ１７の長手方向に沿って直線状に形成されている。
第２電極２９は、活性領域１３全体を覆うように形成され、各台形トレンチ１７に埋め込まれている。また、第２電極２９は、フィールド絶縁膜１６における開口１４の周縁部を上から覆うように、当該開口１４の外方へフランジ状に張り出している。すなわち、フィールド絶縁膜１６の周縁部は、ＳｉＣエピタキシャル層６（表面ドリフト層１０）および第２電極２９により、全周にわたってその上下両側から挟まれている。したがって、ＳｉＣエピタキシャル層６におけるショットキー接合の外周領域（すなわち、フィールド領域１５の内縁部）は、ＳｉＣからなるフィールド絶縁膜１６の周縁部により覆われることとなる。
フィールド領域１５においてＳｉＣエピタキシャル層６の表面１２側には、ＳｉＣエピタキシャル層６の表面１２から表面ドリフト層１０を貫通して、最深部が低抵抗ドリフト層９の途中部に達する環状トレンチ３２が形成されている。環状トレンチ３２は、活性領域１３を取り囲む複数のトレンチが、互いに間隔を空けて平行に配列されることによって形成されている。互いに隣り合う環状トレンチ３２の間隔は、活性領域１３に近い側から遠い側へ向かうにしたがって大きくなるように設けられている。これにより、互いに隣り合う環状トレンチ３２で挟まれる部分の幅は、活性領域１３に近い側から遠い側へ向かうにしたがって大きくなっている。
また、環状トレンチ３２の底壁５０および側壁５１には、環状トレンチ３２の内面に露出するように当該内面に沿ってｐ型層４９が形成されている。ｐ型層４９は、ｐ型層２３と同様に、環状トレンチ３２の底壁５０から、底壁５０の幅方向両端部のエッジ部５２を経て環状トレンチ３２の開口端に至るまで形成されている。
このｐ型層４９は、ｐ型層２３と同一の工程で形成されるものであって、ｐ型層２３と同じ不純物濃度（たとえば、１×１０１７〜５×１０１８ｃｍ−３）および厚さを有している。
ショットキーバリアダイオード１の最表面には、たとえば窒化シリコン（ＳｉＮ）からなる表面保護膜３３が形成されている。表面保護膜３３の中央部には、アノード電極２７（第２電極２９）を露出させる開口３４が形成されている。ボンディングワイヤなどは、この開口３４を介して第２電極２９に接合される。
このショットキーバリアダイオード１では、アノード電極２７に正電圧、カソード電極４に負電圧が印加される順方向バイアス状態になることにより、カソード電極４からアノード電極２７へと、ＳｉＣエピタキシャル層６の活性領域１３を介して電子（キャリア）が移動して電流が流れる。
＜トレンチ構造の導入効果＞
次に、図４〜図９を参照して、ＳｉＣエピタキシャル層６に台形トレンチ１７およびｐ型層２３を形成することによる逆方向リーク電流および順方向電圧を低減効果について説明する。なお、図５のトレンチは矩形トレンチ１７´であり、図６のトレンチはＵ字トレンチ１７´´である。
図４〜図９は、逆方向電圧印加時の電界強度の分布図（シミュレーションデータ）であって、図４がトレンチ構造なしの場合、図５が矩形トレンチ構造ありの場合、図６がＵ字トレンチ構造（θ１＝９０°、Ｒ＝０．１２５Ｌまたは１／（１×１０７）（ｍ））ありの場合、図７が台形トレンチ構造（θ１＝１１５°＞９０°、Ｒ＝０．１２５Ｌまたは１／（１×１０７）（ｍ））ありの場合、図８が台形トレンチ構造（θ１＝１１５°＞９０°、Ｒ＝０．１２５Ｌまたは１／（１×１０７）（ｍ））＋底壁ｐ型層ありの場合、図９が台形トレンチ構造（θ１＝１１５°＞９０°、Ｒ＝０．１２５Ｌまたは１／（１×１０７）（ｍ））＋側壁ｐ型層ありの場合をそれぞれ示す。図４〜図９において、図１（ａ）（ｂ）、図２および図３に示す各部に相当する部分には、それらの各部に付した参照符号と同一の参照符号を付している。
まず、図４〜図９の構造を、以下のように設計した。
・ｎ＋型ＳｉＣ基板２：濃度が１×１０１９ｃｍ−３ 厚さが１μｍ
・ｎ−型ＳｉＣエピタキシャル層６：濃度が１×１０１６ｃｍ−３ 厚さが５μｍ
・トレンチ１７、１７´および１７´´：深さが１．０５μｍ
・底壁２０のエッジ部２４の曲率半径Ｒ：
・ｐ型層２３：濃度が１×１０１８ｃｍ−３
そして、図４〜図９それぞれの構造を有するショットキーバリアダイオード１のアノード−カソード間に逆方向電圧（６００Ｖ）を印加したときの、ＳｉＣエピタキシャル層６内の電界強度分布をシミュレーションした。なお、シミュレータとして、Synopsys社製のTCAD（製品名）を使用した。
図４に示すように、いかなる形状のトレンチ構造が形成されておらず、ＳｉＣエピタキシャル層６の表面１２が平らなショットキーバリアダイオードでは、ＳｉＣエピタキシャル層６の裏面１１から表面１２へ向かうにしたがって電界強度が強くなり、ＳｉＣエピタキシャル層６の表面１２で最大（１．５×１０６Ｖ／ｃｍ程度）となることが確認できた。
また、図５に示すように、エッジ部２４が鋭利な形状の矩形トレンチ構造が形成されたショットキーバリアダイオードでは、矩形トレンチ１７´構造の形成により、互いに隣り合う矩形トレンチ１７´で挟まれる部分（単位セル１８）での電界強度が弱められてが（単位セル１８の中央部３１の電界強度が９×１０５Ｖ／ｃｍ程度）、矩形トレンチ１７´の底壁２０のエッジ部２４に、１．５×１０６Ｖ／ｃｍ程度の強い電界が集中していることが確認できた。
これに対して、図６および図７に示すように、Ｕ字トレンチ１７´´および台形トレンチ１７構造が形成され、これらのトレンチ１７，１７´´の内壁にｐ型層２３が形成されていないショットキーバリアダイオードでは、トレンチ１７，１７´´構造の形成により、互いに隣り合う台形トレンチ１７で挟まれる部分（単位セル１８）での電界強度が弱められており、電界強度が最大となる部分が台形トレンチ１７の底壁２０全体にシフトしていることが確認できた。具体的には、単位セル１８の中央部３１の電界強度が９×１０５Ｖ／ｃｍ程度、単位セル１８の周縁部３０の電界強度が３×１０５Ｖ／ｃｍ程度にまで弱められており、台形トレンチ１７の底壁２０全体の電界強度が１．５×１０６Ｖ／ｃｍ程度で最大であった。つまり、エッジ部２４への局所的な電界集中を緩和できていることが確認できた。
したがって、ＳｉＣエピタキシャル層６の表面１２（単位セル１８の表面）に接するアノード電極２７（ショットキー電極）とＳｉＣエピタキシャル層６との間のバリアハイトを低くし、降伏電圧に近い逆方向電圧が印加されても、当該バリアハイトが形成される部分の電界強度が弱いので、当該バリアハイトを越える逆方向リーク電流の絶対量を低減できることが確認できた。その結果、逆方向リーク電流を低減できながら、バリアハイトを低くして順方向電圧を低減できることが確認できた。
一方、Ｕ字トレンチ１７´´および台形トレンチ１７の形成により、ＳｉＣエピタキシャル層６における電界集中部分（リーク電流の発生源）がトレンチ１７，１７´´の底部にシフトするが、図８に示すように、台形トレンチ１７の底壁２０およびエッジ部２４にｐ型層２３が形成されたショットキーバリアダイオードでは、台形トレンチ１７の底壁２０での電界強度が弱められており、電界強度が最大となる部分が台形トレンチ１７の側壁２２にシフトしていることが確認できた。具体的には、台形トレンチ１７の底壁２０の電界強度が３×１０５Ｖ／ｃｍ以下にまで弱められており、台形トレンチ１７の側壁２２の下部の電界強度が１．５×１０６Ｖ／ｃｍで最大であった。
そして、図１（ａ）（ｂ）および図２と同様の構成である図９のショットキーバリアダイオードでは、台形トレンチ１７の側壁２２にもｐ型層２３が形成されていることにより、台形トレンチ１７の側壁２２での電界強度が弱められており、電界集中部分を台形トレンチ１７の内壁から遠ざけていることが確認できた。具体的には、台形トレンチ１７の側壁２２の電界強度が３×１０５Ｖ／ｃｍ以下にまで弱められており、台形トレンチ１７の内壁の周囲には、電界強度が１．５×１０６Ｖ／ｃｍとなる領域がなかった。
これらの結果、図１（ａ）（ｂ）および図２のショットキーバリアダイオード１では、ショットキーバリアダイオード１全体としての逆方向リーク電流を確実に低減できることが確認できた。すなわち、図１（ａ）（ｂ）および図２の構造を有するショットキーバリアダイオード１では、降伏電圧に近い逆方向電圧を印加しても逆方向リーク電流を確実に低減できるので、ワイドバンドギャップ半導体の耐圧性能を十分に活かすことができる。
しかも、後述する図１４Ｃの工程のように、台形トレンチ１７をドライエッチングで形成する場合、台形トレンチ１７の側壁２２がエッチング時にダメージを受け、当該側壁２２とアノード電極２７との間にショットキー障壁を設計通りに形成できない場合がある。そこで本実施形態のショットキーバリアダイオード１では、エッチング時にハードマスク３５（後述）で覆われて保護された（後述する図１４Ｂの工程）ＳｉＣエピタキシャル層６の表面１２を主としてショットキー界面とし、ダメージを受けた側壁２２にはｐ型層２３を形成している。これにより、台形トレンチ１７の側壁２２を有効利用することができる。また、台形トレンチ１７の側壁２２における電界強度の高い部分に障壁の高いｐｎ接合を形成し、リーク電流を低減することができる。
＜ＳｉＣ−ｐｎダイオード内蔵の効果＞
次に、図１０を参照して、ｐ型層２３にコンタクト部２６を形成して、ＳｉＣエピタキシャル層６にｐｎダイオード２５を内蔵させたときの効果について説明する。
図１０は、内蔵ｐｎ接合部の電流−電圧（Ｉ−Ｖ）曲線を示すグラフである。
図１（ａ）（ｂ）および図２の構造のショットキーバリアダイオードに対して、順方向電圧を１Ｖ〜７Ｖまで変化させながら印加することにより通電試験を行った。そして、印加電圧を１Ｖ〜７Ｖまで変化させたときのショットキーバリアダイオードのｐｎ接合部に流れる電流の変化量を評価した。
一方、ｐ型層２３のコンタクト部２６を形成していないこと以外は、図１（ａ）（ｂ）および図２の構造と同じショットキーバリアダイオードに対して、上記と同様の通電試験を行い、ｐｎ接合部に流れる電流の変化量を評価した。
図１０に示すように、ｐ型層２３にコンタクト部２６が形成されていないｐｎ接合部では、印加電圧が４Ｖを超えるあたりから電流がほとんど増加せずにほぼ一定であった。
これに対し、ｐ型層２３にコンタクト部２６が形成され、ｐｎダイオード２５が内蔵されたショットキーバリアダイオードでは、印加電圧が４Ｖを超えるあたりからの電流の増加割合が、４Ｖ以下までの増加割合に比べて急激に増えていた。
これにより、図１（ａ）（ｂ）および図２において、ショットキーバリアダイオード１に並列に設けられたｐｎダイオード２５にアノード電極２７（ショットキー電極）をオーミック接合させておけば、ショットキーバリアダイオードに大きなサージ電流が流れても、内蔵ｐｎダイオード２５をオンさせて、当該サージ電流の一部を内蔵ｐｎダイオード２５に流すことができることが確認できた。その結果、ショットキーバリアダイオード１に流れるサージ電流を低減できるので、サージ電流によるショットキーバリアダイオード１の熱破壊を防止することができることが確認できた。
＜２つのショットキー電極（第１電極および第２電極）＞
次に、図１１および図１２を参照して、２つのショットキー電極（第１電極２８および第２電極２９）を設けたことによる逆方向リーク電流および順方向電圧の低減の効率化について説明する。
図１１は、図９に示す電界強度の分布図の要部拡大図であって、ショットキーバリアダイオードのトレンチ付近を拡大して示している。図１２は、図１１に示すショットキーバリアダイオードの単位セルの表面における電界強度分布を示すグラフである。
前述したように、本実施形態のショットキーバリアダイオード１では、台形トレンチ１７を形成し、さらに台形トレンチ１７の底壁２０および側壁２２にｐ型層２３を形成することにより、単位セル１８の表面１２における電界強度を弱めることができる。したがって、単位セル１８の表面１２に分布する電界強度は、絶対値としては逆方向リーク電流の増加を招くものではないが、単位セル１８の中央部３１と周縁部３０との関係のように、相対的に電界強度が高い部分と低い部分とが存在する場合がある。
具体的には、図１１および図１２に示すように、半導体層の第１部分としての単位セル１８の周縁部３０には０ＭＶ／ｃｍ〜８．０×１０５ＭＶ／ｃｍの電界強度が分布し、半導体層の第２部分としての単位セル１８の中央部３１には８．０×１０５ＭＶ／ｃｍ〜９．０×１０５ＭＶ／ｃｍの電界強度が分布している。逆方向電圧印加時の電界強度分布は、単位セル１８の中央部３１の電界強度（第２電界）が、単位セル１８の周縁部３０の電界強度（第１電界）に比べて高くなっている。
そこで、相対的に高い電界がかかる単位セル１８の中央部３１には、比較的高い電位障壁（たとえば、１．４ｅＶ）を形成するｐ型ポリシリコンなどを第１電極２８としてショットキー接合させる。なお、電極がポリシリコンのような半導体電極の場合には、ショットキー接合に代えて、互いにバンドギャップの異なる半導体同士のヘテロ接合ということがある。
一方、相対的に低い電界がかかる単位セル１８の周縁部３０には、比較的低い電位障壁（たとえば０．７ｅＶ）を形成するアルミニウム（Ａｌ）などを第２電極２９としてショットキー接合させる。
これにより、逆方向電圧印加時に相対的に高い電界がかかる単位セル１８の中央部３１では、第１電極２８（ポリシリコン）とＳｉＣエピタキシャル層６との間の高いショットキー障壁（第２ショットキー障壁）により逆方向リーク電流を抑制することができる。
一方、相対的に低い電界がかかる単位セル１８の周縁部３０では、第２電極２９（アルミニウム）とＳｉＣエピタキシャル層６との間のショットキー障壁の高さを低くしても逆方向リーク電流が当該ショットキー障壁を越えるおそれが少ない。したがって、低いショットキー障壁（第１ショットキー障壁）とすることにより、順方向電圧印加時に低い電圧で優先的に電流を流すことができる。
このように、逆方向電圧印加時における単位セル１８の電界強度の分布に応じてアノード電極２７（ショットキー電極）を適正に選択することにより、逆方向リーク電流および順方向電圧の低減を効率よく行うことができることが確認された。
＜ＳｉＣエピタキシャル層の不純物濃度＞
次に、図１３を参照して、ＳｉＣ基板２およびＳｉＣエピタキシャル層６の不純物濃度の大きさについて説明する。
図１３は、ＳｉＣ基板およびＳｉＣエピタキシャル層の不純物濃度を説明するための図である。
図１３に示すように、ＳｉＣ基板２およびＳｉＣエピタキシャル層６は、いずれもｎ型不純物を含有するｎ型ＳｉＣからなる。それらの不純物濃度の大小関係は、ＳｉＣ基板２＞バッファ層７＞ドリフト層８〜１０である。
ＳｉＣ基板２の濃度は、たとえば、その厚さ方向に沿って５×１０１８〜５×１０１９ｃｍ−３で一定である。バッファ層７の濃度は、たとえば、その厚さ方向に沿って、１×１０１７〜５×１０１８ｃｍ−３で一定または表面に沿って濃度が薄い。
ドリフト層８〜１０の濃度は、ベースドリフト層８、低抵抗ドリフト層９および表面ドリフト層１０それぞれの界面を境に段階的に変化している。つまり、各界面に対して表面１２側の層と裏面１１側の層との間に濃度差がある。
ベースドリフト層８の濃度は、たとえば、その厚さ方向に沿って、５×１０１４〜５×１０１６ｃｍ−３で一定である。なお、ベースドリフト層８の濃度は、図１３の破線で示すように、ＳｉＣエピタキシャル層６の裏面１１から表面へ向かうにしたがって、約３×１０１６ｃｍ−３から約５×１０１５ｃｍ−３まで連続的に減少していてもよい。
低抵抗ドリフト層９の濃度は、ベースドリフト層８の濃度よりも高く、たとえば、その厚さ方向に沿って、５×１０１５〜５×１０１７ｃｍ−３で一定である。なお、低抵抗ドリフト層９の濃度は、図１３の破線で示すように、ＳｉＣエピタキシャル層６の裏面１１から表面へ向かうにしたがって、約３×１０１７ｃｍ−３から約５×１０１５ｃｍ−３まで連続的に減少していてもよい。
表面ドリフト層１０の濃度は、ベースドリフト層８および低抵抗ドリフト層９の濃度よりも低く、たとえば、その厚さ方向に沿って、５×１０１４〜１×１０１６ｃｍ−３で一定である。
図１（ａ）（ｂ）および図２に示すように、ストライプ状の台形トレンチ１７で区画された単位セル１８（ラインセル）では電流を流すことができる領域（電流経路）が台形トレンチ１７のピッチＰの幅に制約されるので、ＳｉＣエピタキシャル層６における単位セル１８を形成する部分の不純物濃度が低いと、単位セル１８の抵抗値が高くなるおそれがある。
そこで図１３に示すように、単位セル１８のベース部を形成する低抵抗ドリフト層９の濃度をベースドリフト層８よりも高くすることにより、電流経路が台形トレンチ１７のピッチＰに制約されていても、比較的高い濃度を有する低抵抗ドリフト層９により単位セル１８の抵抗値の上昇を抑制することができる。その結果、単位セル１８の低抵抗化を図ることができる。
一方、アノード電極２７（ショットキー電極）に接する単位セル１８の表層部には、比較的低い濃度を有する表面ドリフト層１０を設けることにより、逆方向電圧印加時にＳｉＣエピタキシャル層６の表面１２にかかる電界強度を低減することができる。その結果、逆方向リーク電流を一層低減することができる。
＜トレンチおよびｐ型層の形成方法＞
次に、図１４Ａ〜図１４Ｄを参照して、図２に示す台形トレンチ１７を一例として挙げて、台形トレンチ１７およびｐ型層２３の形成方法について説明する。
図１４Ａ〜図１４Ｄは、図２に示すトレンチおよびｐ型層の形成方法を工程順に示す図である。
まず、図１４Ａに示すように、ＳｉＣ基板２の上に、バッファ層７、ベースドリフト層８、低抵抗ドリフト層９および表面ドリフト層１０をこの順にエピタキシャル成長させる。
次に、図１４Ｂに示すように、たとえばＣＶＤ（Chemical Vapor Deposition：化学気相成長）法により、ＳｉＣエピタキシャル層６の表面１２にＳｉＯ２からなるハードマスク３５を形成する。ハードマスク３５の厚さは、好ましくは、１μｍ〜３μｍである。続いて、公知のフォトリソグラフィ技術およびエッチング技術により、ハードマスク３５をパターニングする。このとき、ハードマスク３５の厚さに対してエッチング量（厚さ）が１〜１．５倍となるようにエッチング条件を設定する。具体的には、ハードマスク３５の厚さが１μｍ〜３μｍである場合には、エッチング量が１μｍ〜４．５μｍとなるように、エッチング条件（ガス種、エッチング温度）を設定する。これにより、ＳｉＣエピタキシャル層６に対するオーバーエッチング量を一般的な量よりも少なくすることができるので、エッチング後のハードマスク３５の開口３６の側壁下部に、ＳｉＣエピタキシャル層６の表面１２に対して角度θ１（１００°〜１７０°＞９０°）で傾斜するエッジ部３７を形成することができる。
次に、図１４Ｃに示すように、当該ハードマスク３５を介して、ＳｉＣエピタキシャル層６を表面１２から最深部が低抵抗ドリフト層９の途中部に達する深さまでドライエッチングすることにより、ストライプ状の台形トレンチ１７を形成する。このときのエッチング条件は、ガス種：Ｏ２＋ＳＦ６＋ＨＢｒ、バイアス：２０Ｗ〜１００Ｗ、装置内圧力：１Ｐａ〜１０Ｐａとする。これにより、底壁２０のエッジ部２４を湾曲する形状に形成することができる。また、ハードマスク３５の開口３６の側壁下部に所定角度θ１のエッジ部３７が形成されているので、台形トレンチ１７の側面２１を、台形トレンチ１７の底面１９に対して角度θ１で傾斜させることができる。
次に、図１４Ｄに示すように、台形トレンチ１７の形成に使用したハードマスク３５を残存させたまま、当該ハードマスク３５を介して、台形トレンチ１７へ向かってｐ型不純物（たとえば、アルミニウム（Ａｌ））を注入する。ｐ型不純物のドーピングは、たとえば、注入エネルギーが３８０ｋｅＶであり、ドーズ量が２×１０１３ｃｍ−２であるイオン注入法により達成される。不純物のドーピングの後、たとえば、１７００℃でアニール処理することにより、ｐ型層２３が形成される。
このような形成方法によれば、台形トレンチ１７の形成時に使用したハードマスク３５を用いてイオン注入するので、ｐ型層２３を形成するにあたって、マスクを形成する工程を増やす必要がない。
また、ハードマスク３５の厚さを適切に調整することにより、設計通りの台形トレンチ１７を精密に形成できるとともに、イオン注入の際には、台形トレンチ１７以外の箇所（たとえば、単位セル１８の頂部）に不純物が注入されることを防止することができる。よって、アノード電極２７とのショットキー接合のためのｎ型の領域を確保することができる。
しかも、台形トレンチ１７では、底壁２０だけでなく側壁２２の全部も台形トレンチ１７の開放端に対して対向することとなる。そのため、台形トレンチ１７を介してｐ型不純物をＳｉＣエピタキシャル層６に注入する場合に、台形トレンチ１７の開放端から台形トレンチ１７内に入射した不純物を、台形トレンチ１７の側壁２２に確実に当てることができる。その結果、ｐ型層２３を容易に形成することができる。
＜トレンチとＳｉＣ結晶構造との関係＞
次に、図１５を参照して、トレンチとＳｉＣ結晶構造との関係について説明する。
図１５は、４Ｈ−ＳｉＣの結晶構造のユニットセルを表した模式図である。
本実施形態のショットキーバリアダイオード１に使用されるＳｉＣには、結晶構造の違いにより、３Ｃ−ＳｉＣ、４Ｈ−ＳｉＣ、６Ｈ−ＳｉＣなどの種類がある。
これらのうち、４Ｈ−ＳｉＣの結晶構造は、六方晶系で近似することができ、１つのシリコン原子に対して４つの炭素原子が結合している。４つの炭素原子は、シリコン原子を中央に配置した正四面体の４つの頂点に位置している。これらの４つの炭素原子は、１つのシリコン原子が炭素原子に対して［０００１］軸方向に位置し、他の３つの炭素原子がシリコン原子族原子に対して［０００−１］軸側に位置している。
［０００１］軸および［０００−１］軸は六角柱の軸方向に沿い、この［０００１］軸を法線とする面（六角柱の頂面）が（０００１）面（Ｓｉ面）である。一方、［０００−１］軸を法線とする面（六角柱の下面）が（０００−１）面（Ｃ面）である。
［１−１００］軸を法線とする六角柱の側面がそれぞれ（１−１００）面であり、隣り合わない一対の稜線を通り、［１１−２０］軸を法線とする面が（１１−２０）面である。これらは、（０００１）面および（０００−１）面に対して直角な結晶面である。
そして、本実施形態では、（０００１）面を主面とするＳｉＣ基板２を用い、その上に（０００１）面が主面となるようにＳｉＣエピタキシャル層６を成長させることが好ましい。また、台形トレンチ１７は、側面２１の面方位が（１１−２０）面となるように形成されていることが好ましい。
＜トレンチの断面形状の変形例＞
次に、図１６（ａ）〜（ｆ）を参照して、台形トレンチ１７の断面形状の変形例について説明する。
図１６（ａ）〜（ｆ）は、トレンチの断面形状の変形例を示す図であって、図１６（ａ）が第１変形例、図１６（ｂ）が第２変形例、図１６（ｃ）が第３変形例、図１６（ｄ）が第４変形例、図１６（ｅ）が第５変形例、図１６（ｆ）が第６変形例をそれぞれ示す。
台形トレンチ１７では、たとえば、図１６（ａ）に示すように、コンタクト部２６が、ｐ型層２３と同様に、底壁２０からエッジ部２４を経て台形トレンチ１７の開口端に至るまで、台形トレンチ１７の内面全体にわたって形成されていてもよい。
また、図２および図３の説明では、台形トレンチ１７の断面形状として、各台形トレンチ１７の側面２１が底面１９に対して角度θ１（＞９０°）で傾斜する場合のみを例に挙げたが、トレンチの断面形状は、これに限らない。
たとえば、台形トレンチは、側面２１の全部が傾斜している必要はなく、たとえば、図１６（ｂ）（ｃ）の選択的台形トレンチ４１のように、側面３９の一部（側面３９の下部４２）が選択的に台形（テーパ形状）になっており、側面３９の他の部分（側面３９の上部４３）は、底面１９に対して９０°の角度を形成していてもよい。この場合、ｐ型層２３は、選択的台形トレンチ４１の底壁２０からエッジ部２４を経て側面３９の下部４２（台形部）のみに形成されている。また、コンタクト部２６は、図１６（ｂ）に示すように、選択的台形トレンチ４１の底壁２０のみに形成されていてもよいし、図１６（ｃ）に示すように、ｐ型層２３と同様に、選択的台形トレンチ４１の底壁２０からエッジ部２４を経て側面３９の下部４２の上端に至るまで形成されていてもよい。
そして、図１６（ｂ）（ｃ）の構造においても、側面３９の下部４２が選択的台形トレンチ４１の開放端に対して対向することとなるので、ｐ型層２３を容易に形成することができる。
また、図１６（ｂ）の選択的台形トレンチ４１は、たとえば、図１７Ａ〜図１７Ｄに示す工程により形成することができる。
具体的には、まず、図１７Ａに示すように、ＳｉＣ基板２の上に、バッファ層７、ベースドリフト層８、低抵抗ドリフト層９および表面ドリフト層１０をこの順にエピタキシャル成長させる。
次に、図１７Ｂに示すように、たとえばＣＶＤ法により、ＳｉＣエピタキシャル層６の表面１２にＳｉＯ２からなるハードマスク３８を形成する。ハードマスク３８の厚さは、好ましくは、１μｍ〜３μｍである。続いて、公知のフォトリソグラフィ技術およびエッチング技術により、ハードマスク３８をパターニングする。このとき、ハードマスク３８の厚さに対してエッチング量（厚さ）が１．５〜２倍となるようにエッチング条件を設定する。具体的には、ハードマスク３８の厚さが１μｍ〜３μｍである場合には、エッチング量が１．５μｍ〜６μｍとなるように、エッチング条件（ガス種、エッチング温度）を設定する。このエッチング条件は、図１４Ｂの工程でハードマスク３５をエッチングしたときに設定されたオーバーエッチング量よりも多いオーバーエッチング量を設定する条件である。これにより、エッチング後のハードマスク３８の開口４０の側壁下部に、ＳｉＣエピタキシャル層６の表面１２に対して角度θ１（９１°〜１００°＞９０°）で傾斜し、エッジ部３７（図１４Ｂ参照）よりも小さいエッジ部４４を形成することができる。
次に、図１７Ｃに示すように、当該ハードマスク３８を介して、ＳｉＣエピタキシャル層６を表面１２から最深部が低抵抗ドリフト層９の途中部に達する深さまでドライエッチングすることにより、ストライプ状の選択的台形トレンチ４１を形成する。このときのエッチング条件は、ガス種：Ｏ２＋ＳＦ６＋ＨＢｒ、バイアス：２０Ｗ〜１００Ｗ、装置内圧力：１Ｐａ〜１０Ｐａとする。これにより、底壁２０のエッジ部２４を湾曲する形状に形成することができる。また、ハードマスク３８の開口４０の側壁下部にエッジ部３７よりも小さいエッジ部４４が形成されているので、選択的台形トレンチ４１の側面３９の下部４２のみを底面１９に対して角度θ１で傾斜させ、側面３９の上部４３を底面１９に対して９０°（垂直）にすることができる。
次に、図１７Ｄに示すように、選択的台形トレンチ４１の形成に使用したハードマスク３８を残存させたまま、当該ハードマスク３８を介して、選択的台形トレンチ４１へ向かってｐ型不純物（たとえば、アルミニウム（Ａｌ））を注入する。ｐ型不純物のドーピングは、たとえば、注入エネルギーが３８０ｋｅＶであり、ドーズ量が２×１０１３ｃｍ−２であるイオン注入法により達成される。不純物のドーピングの後、たとえば、１７００℃でアニール処理することにより、ｐ型層２３が形成される。
また、トレンチは、側壁２２が傾斜している必要はなく、たとえば、図１６（ｄ）（ｅ）（ｆ）のＵ字トレンチ４５のように、底面１９に対して側面２１が９０°（垂直）であってもよい。この場合、ｐ型層２３は、図１６（ｄ）（ｅ）に示すように、Ｕ字トレンチ４５の底壁２０からエッジ部２４を経てＵ字トレンチ４５の開口端に至るまで形成されていてもよいし、図１６（ｆ）に示すように、Ｕ字トレンチ４５の底壁２０およびエッジ部２４のみに形成されていてもよい。また、コンタクト部２６は、図１６（ｄ）（ｆ）に示すように、Ｕ字トレンチ４５の底壁２０のみに形成されていてもよいし、図１６（ｅ）に示すように、ｐ型層２３と同様に、Ｕ字トレンチ４５の底壁２０からエッジ部２４を経てＵ字トレンチ４５の開口端に至るまで形成されていてもよい。
図１６（ｄ）のＵ字トレンチ４５は、たとえば、図１８Ａ〜図１８Ｇに示す工程により形成することができる。
まず、図１８Ａに示すように、ＳｉＣ基板２の上に、バッファ層７、ベースドリフト層８、低抵抗ドリフト層９および表面ドリフト層１０をこの順にエピタキシャル成長させる。
次に、図１８Ｂに示すように、たとえばＣＶＤ（Chemical Vapor Deposition：化学気相成長）法により、ＳｉＣエピタキシャル層６の表面１２にＳｉＯ２からなるハードマスク４６を形成する。ハードマスク４６の厚さは、好ましくは、１μｍ〜３μｍである。続いて、公知のフォトリソグラフィ技術およびエッチング技術により、ハードマスク４６をパターニングする。このとき、ハードマスク４６の厚さに対してエッチング量（厚さ）が２〜３倍となるようにエッチング条件を設定する。具体的には、ハードマスク４６の厚さが１μｍ〜３μｍである場合には、エッチング量が２μｍ〜６μｍとなるように、エッチング条件（ガス種、エッチング温度）を設定する。このエッチング条件は、図１７Ｂの工程でハードマスク３８をエッチングしたときに設定されたオーバーエッチング量よりも多いオーバーエッチング量を設定する条件である。これにより、エッチング後のハードマスク４６の開口４７の側壁下部を、ＳｉＣエピタキシャル層６の表面１２に対して９０°（垂直）に形成することができる。
次に、図１８Ｃに示すように、パターニングされたハードマスク４６を介して、ＳｉＣエピタキシャル層６の表面へ向かってｐ型不純物（たとえば、アルミニウム（Ａｌ））を注入する。ｐ型不純物のドーピングは、たとえば、注入エネルギーが３８０ｋｅＶであり、ドーズ量が２×１０１３ｃｍ−２であるイオン注入法により達成される。不純物のドーピングの後、たとえば、１７００℃でアニール処理することにより、ｐ型層４８が形成される。
次に、図１８Ｄに示すように、ｐ型層４８の形成に使用したハードマスク４６を残存させたまま、当該ハードマスク４６を介して、ＳｉＣエピタキシャル層６を表面１２からｐ型層４８の底部を貫通する深さまでドライエッチングすることにより、ストライプ状の中間トレンチ５３を形成する。中間トレンチ５３の側壁には、ｐ型層４８の残部（側部）が残存することとなる。
次に、図１８Ｅに示すように、中間トレンチ５３形成に使用したハードマスク４６を残存させたまま、当該ハードマスク４６を介して、中間トレンチ５３へ向かってｐ型不純物（たとえば、アルミニウム（Ａｌ））を注入する。ｐ型不純物のドーピングは、たとえば、注入エネルギーが３８０ｋｅＶであり、ドーズ量が２×１０１３ｃｍ−２であるイオン注入法により達成される。不純物のドーピングの後、たとえば、１７００℃でアニール処理することにより、注入された不純物とｐ型層４８の不純物とが混ざり合って、ｐ型層５４が形成される。
次に、図１８Ｆに示すように、ｐ型層５４の形成に使用したハードマスク４６を残存させたまま、当該ハードマスク４６を介して、ＳｉＣエピタキシャル層６を表面１２からｐ型層５４の底部を貫通する深さまでドライエッチングすることにより、ストライプ状のＵ字トレンチ４５を形成する。Ｕ字トレンチ４５の側壁２２には、ｐ型層５４の残部（側部）が残存することとなる。
次に、図１８Ｇに示すように、Ｕ字トレンチ４５の形成に使用したハードマスク４６を残存させたまま、当該ハードマスク４６を介して、Ｕ字トレンチ４５へ向かってｐ型不純物（たとえば、アルミニウム（Ａｌ））を注入する。ｐ型不純物のドーピングは、たとえば、注入エネルギーが３８０ｋｅＶであり、ドーズ量が２×１０１３ｃｍ−２であるイオン注入法により達成される。不純物のドーピングの後、たとえば、１７００℃でアニール処理することにより、注入された不純物とｐ型層５４の不純物とが混ざり合って、ｐ型層２３が形成される。
このように、ＳｉＣエピタキシャル層６の表面１２へ向かってイオン注入することにより、表面１２から所定の深さを有するｐ型層４８，５４を形成する工程と、当該ｐ型層４８，５４の底部を貫通するトレンチ５３，４５を形成するとともに、前記ｐ型層４８，５４の側部を当該トレンチ５３，４５の側壁に残存させる工程とを繰り返すことにより、Ｕ字トレンチ４５の側面２１が底面１９に対して垂直であっても、Ｕ字トレンチ４５の側壁２２にｐ型層２３を確実に形成することができる。なお、イオン注入およびトレンチ形成の繰り返しは、２回に限らず、３回、４回、それ以上であってもよい。
また、ｐ型層４８，５４およびトレンチ５３，４５の形成時に使用したハードマスク４６を連続して用いてイオン注入するので、ｐ型層２３を形成するにあたって、マスクを形成する工程を増やす必要がない。
以上、本発明の実施形態を説明したが、本発明は、他の形態で実施することもできる。
たとえば、前述のショットキーバリアダイオード１の各半導体部分の導電型を反転した構成が採用されてもよい。たとえば、ショットキーバリアダイオード１において、ｐ型の部分がｎ型であり、ｎ型の部分がｐ型であってもよい。
また、エピタキシャル層は、ＳｉＣからなるエピタキシャル層に限らず、ＳｉＣ以外のワイドバンドギャップ半導体、たとえば絶縁破壊電界が２ＭＶ／ｃｍよりも大きい半導体であって、具体的には、ＧａＮ（絶縁破壊電界が約３ＭＶ／ｃｍであり、バンドギャップの幅が約３．４２ｅＶ）、ダイヤモンド（絶縁破壊電界が約８ＭＶ／ｃｍであり、バンドギャップの幅が約５．４７ｅＶ）などであってもよい。
また、トレンチの平面形状は、ストライプ状である必要はなく、たとえば、図１９に示すような格子トレンチ５５であってよい。この場合、単位セル５６は、格子トレンチ５５の各窓部分に直方体形状に形成されることとなる。また、格子トレンチ５５は、側面の面方位が（１１−２０）面および（１−１００）面となるように形成されていることが好ましい。
また、トレンチの内面（底面および側面）の一部または全部に絶縁膜が形成されていてもよい。たとえば、図２０〜図２４では、台形トレンチ１７の側面２１および底面１９の一部または全部に、絶縁膜５７〜６１がそれぞれ形成されている。
具体的には、図２０の絶縁膜５７は、その上面がＳｉＣエピタキシャル層６の表面１２と面一になるように、台形トレンチ１７の底面１９から台形トレンチ１７の開口端まで埋め込まれており、底面１９および側面２１の全面に接している。
図２１の絶縁膜５８は、台形トレンチ１７の底面１９から、台形トレンチ１７の深さ方向中間部まで埋め込まれており、底面１９の全面および側面２１の一部に接している。
図２２の絶縁膜５９は、台形トレンチ１７の内部に空間を残すように、底壁２０からエッジ部２４を経て台形トレンチ１７の開口端に至る薄膜状に形成されている。これにより、台形トレンチ１７の底面１９および側面２１の全面に接している。
図２３の絶縁膜６０は、台形トレンチ１７の内部に空間を残すように、底壁２０からエッジ部２４を経て台形トレンチ１７の開口端の周縁部３０を表面１２側から覆う薄膜状に形成されている。これにより、台形トレンチ１７の底面１９および側面２１の全面に接している。
図２４の絶縁膜６１は、台形トレンチ１７の内部に空間を残すように、底壁２０からエッジ部２４を経て、側面２１における台形トレンチ１７の深さ方向中間部に至る薄膜状に形成されている。これにより、台形トレンチ１７の底面１９の全面および側面２１の一部に接している。
このように、台形トレンチ１７の側面２１および底面１９の一部または全部に、絶縁膜５７〜６１をそれぞれ形成することにより、容量を小さくすることができるので、スイッチング速度を高速化することができる。
さらに図２５の例においては、ｎ型の表面ドリフト層１０の一部をｐ型化したｐ型表面層１０´に置き換え、当該ｐ型表面層１０´にアノード電極２７を接触させることにより、ｐ型表面層１０´およびｎ型ＳｉＣエピタキシャル層６（低抵抗ドリフト層９）によって構成されるｐｎダイオード６２を設けることができる。これにより、図１０で示したｐｎダイオード２５と同様の効果を得ることができる。また、図２６の例においては、ｐ型層２３が台形トレンチ１７の深さ方向中間部までしか形成されておらず、当該ｐ型層２３は、絶縁膜５８によって覆い隠されている。この場合でも図２５と同様に、ｎ型の表面ドリフト層１０の一部をｐ型化したｐ型表面層１０´に置き換え、当該ｐ型表面層１０´にアノード電極２７を接触させることにより、ｐｎダイオード６２を設けることができる。
また、アノード電極としては、たとえば、前述のアルミニウム、ポリシリコンの他、たとえば、モリブデン（Ｍｏ）、チタン（Ｔｉ）などを使用することにより、ＳｉＣエピタキシャル層６に対してショットキー接合（ヘテロ接合）させることができる。
また、ｐ型層２３を形成するためのｐ型不純物としては、たとえば、Ａｌ（アルミニウム）などを使用することもできる。
本発明の半導体装置（半導体パワーデバイス）は、たとえば、電気自動車（ハイブリッド車を含む）、電車、産業用ロボットなどの動力源として利用される電動モータを駆動するための駆動回路を構成するインバータ回路に用いられるパワーモジュールに組み込むことができる。また、太陽電池、風力発電機その他の発電装置（とくに自家発電装置）が発生する電力を商用電源の電力と整合するように変換するインバータ回路に用いられるパワーモジュールにも組み込むことができる。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
１ ショットキーバリアダイオード
２ ＳｉＣ基板
６ ＳｉＣエピタキシャル層
７ バッファ層
８ ベースドリフト層
９ 低抵抗ドリフト層
１０ 表面ドリフト層
１１ （ＳｉＣエピタキシャル層の）裏面
１２ （ＳｉＣエピタキシャル層の）表面
１７ 台形トレンチ
１８ 単位セル
１９ （トレンチの）底面
２０ （トレンチの）底壁
２１ （トレンチの）側面
２２ （トレンチの）側壁
２３ ｐ型層
２４ エッジ部
２５ ｐｎダイオード
２６ コンタクト部
２７ アノード電極
２８ 第１電極
２９ 第２電極
３０ （単位セルの）周縁部
３１ （単位セルの）中央部
４１ 選択的台形トレンチ
４２ （選択的台形トレンチの）側面の下部
４３ （選択的台形トレンチの）側面の上部
４５ Ｕ字トレンチ
５５ 格子トレンチ
５６ 単位セル

Claims (16)

  1. 表面および裏面を有し、前記表面側に側壁および底壁を有するトレンチが形成されたワイドバンドギャップ半導体からなる第１導電型の半導体層と、
    前記半導体層の前記表面に接するように形成されたショットキー電極と、
    前記トレンチの前記底壁、および当該底壁の前記エッジ部に選択的に形成された第２導電型の電界緩和部とを含み、
    前記電界緩和部は、前記トレンチの前記底壁の前記エッジ部と前記トレンチ前記側壁との間に跨って形成されており、
    前記トレンチの底壁のエッジ部は、下記式（１）を満たす曲率半径Ｒを有する、半導体装置。
    ０．０１Ｌ＜Ｒ＜１０Ｌ・・・（１）
    （ただし、式（１）において、Ｌはトレンチの幅方向に沿って対向するエッジ部間の直線距離を示している。）
  2. 前記電界緩和部は、前記トレンチの前記側壁に沿って前記トレンチの開口端に至るように形成されている、請求項１に記載の半導体装置。
  3. 前記トレンチは、平面形状の前記底壁および当該平面形状の底壁に対して９０°を超える角度で傾斜した前記側壁を有するテーパトレンチを含む、請求項１または２に記載の半導体装置。
  4. 前記ショットキー電極は、前記トレンチに埋め込まれるように形成されており、
    前記電界緩和部は、前記トレンチの前記底壁に、前記トレンチに埋め込まれた前記ショットキー電極との間にオーミック接合を形成するコンタクト部を有する、請求項１〜３のいずれか一項に記載の半導体装置。
  5. 前記半導体層は、逆方向電圧印加時に第１電界がかかる第１導電型の第１部分および当該第１電界に対して相対的に高い第２電界がかかる第１導電型の第２部分を、前記電界緩和部とは異なる部分に有しており、
    前記ショットキー電極は、前記第１部分との間に第１ショットキー障壁を形成する第１電極と、前記第２部分との間に前記第１ショットキー障壁に対して相対的に高い第２ショットキー障壁を形成する第２電極とを含む、請求項１〜４のいずれか一項に記載の半導体装置。
  6. 前記半導体層の第１部分は、前記半導体層の表層部における前記トレンチの前記開口端の周縁部に形成され、前記半導体層の第２部分は、前記半導体層の前記表層部において前記周縁部と隣り合う部分に形成されている、請求項２に係る請求項５に記載の半導体装置。
  7. 前記半導体層は、第１不純物濃度を有するベースドリフト層と、前記ベースドリフト層上に形成され、前記第１不純物濃度に対して相対的に高い第２不純物濃度を有する低抵抗ドリフト層とを含み、
    前記トレンチは、その最深部が前記低抵抗ドリフト層に達するように形成され、前記半導体層の一部を単位セルとして区画している、請求項１〜６のいずれか一項に記載の半導体装置。
  8. 前記ベースドリフト層の前記第１不純物濃度は、前記半導体層の前記裏面から前記表面へ向かうにしたがって減少している、請求項７に記載の半導体装置。
  9. 前記低抵抗ドリフト層の前記第２不純物濃度は、前記半導体層の前記裏面から前記表面へ向かうにしたがって一定である、請求項７または８に記載の半導体装置。
  10. 前記低抵抗ドリフト層の前記第２不純物濃度は、前記半導体層の前記裏面から前記表面へ向かうにしたがって減少している、請求項７または８に記載の半導体装置。
  11. 前記半導体層は、前記低抵抗ドリフト層上に形成され、前記第２不純物濃度に対して相対的に低い第３不純物濃度を有する表面ドリフト層をさらに含む、請求項７〜１０のいずれか一項に記載の半導体装置。
  12. 前記半導体層を支持するワイドバンドギャップ半導体からなる第１導電型の基板をさらに含み、
    前記半導体層は、前記基板上に形成され、前記第１不純物濃度に対して相対的に高い第４不純物濃度を有するバッファ層をさらに含む、請求項７〜１１のいずれか一項に記載の半導体装置。
  13. 前記トレンチは、ストライプ状に形成されたストライプトレンチを含む、請求項１〜１２のいずれか一項に記載の半導体装置。
  14. 前記トレンチは、格子状に形成された格子トレンチを含む、請求項１〜１３のいずれか一項に記載の半導体装置。
  15. 前記ワイドバンドギャップ半導体の絶縁破壊電界が１ＭＶ／ｃｍよりも大きい、請求項１〜１４のいずれか一項に記載の半導体装置。
  16. 前記ワイドバンドギャップ半導体が、ＳｉＣ、ＧａＮ、ＡｌＮまたはダイヤモンドである、請求項１〜１５のいずれか一項に記載の半導体装置。
JP2011143179A 2011-04-06 2011-06-28 半導体装置 Active JP5881322B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2011143179A JP5881322B2 (ja) 2011-04-06 2011-06-28 半導体装置
CN201210099889.4A CN102738213B (zh) 2011-04-06 2012-04-06 半导体装置
US13/441,202 US8633560B2 (en) 2011-04-06 2012-04-06 Semiconductor device
US14/158,381 US9252210B2 (en) 2011-04-06 2014-01-17 Semiconductor device
US14/988,636 US9685503B2 (en) 2011-04-06 2016-01-05 Semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011084715 2011-04-06
JP2011084715 2011-04-06
JP2011143179A JP5881322B2 (ja) 2011-04-06 2011-06-28 半導体装置

Publications (2)

Publication Number Publication Date
JP2012227501A JP2012227501A (ja) 2012-11-15
JP5881322B2 true JP5881322B2 (ja) 2016-03-09

Family

ID=46965395

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011143179A Active JP5881322B2 (ja) 2011-04-06 2011-06-28 半導体装置

Country Status (3)

Country Link
US (3) US8633560B2 (ja)
JP (1) JP5881322B2 (ja)
CN (1) CN102738213B (ja)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013030618A (ja) 2011-07-28 2013-02-07 Rohm Co Ltd 半導体装置
JP2014053392A (ja) * 2012-09-06 2014-03-20 Sumitomo Electric Ind Ltd ワイドギャップ半導体装置およびその製造方法
JP2015032665A (ja) * 2013-08-01 2015-02-16 住友電気工業株式会社 ワイドバンドギャップ半導体装置
US9331197B2 (en) 2013-08-08 2016-05-03 Cree, Inc. Vertical power transistor device
US9029974B2 (en) 2013-09-11 2015-05-12 Infineon Technologies Ag Semiconductor device, junction field effect transistor and vertical field effect transistor
KR101490937B1 (ko) * 2013-09-13 2015-02-06 현대자동차 주식회사 쇼트키 배리어 다이오드 및 그 제조 방법
US9318597B2 (en) 2013-09-20 2016-04-19 Cree, Inc. Layout configurations for integrating schottky contacts into a power transistor device
US10600903B2 (en) 2013-09-20 2020-03-24 Cree, Inc. Semiconductor device including a power transistor device and bypass diode
US10868169B2 (en) 2013-09-20 2020-12-15 Cree, Inc. Monolithically integrated vertical power transistor and bypass diode
US20150084063A1 (en) * 2013-09-20 2015-03-26 Cree, Inc. Semiconductor device with a current spreading layer
KR102145909B1 (ko) * 2013-12-19 2020-08-19 엘지이노텍 주식회사 전력 반도체 소자 및 이를 포함하는 전력 반도체 회로
JP6757728B2 (ja) * 2014-12-08 2020-09-23 アーベーベー・シュバイツ・アーゲーＡＢＢ Ｓｃｈｗｅｉｚ ＡＧ ワイドバンドギャップジャンクションバリアショットキーダイオードの製造方法。
EP3067935A1 (en) * 2015-03-10 2016-09-14 ABB Technology AG Power semiconductor rectifier with controllable on-state voltage
US9741873B2 (en) 2015-03-27 2017-08-22 Fairchild Semiconductor Corporation Avalanche-rugged silicon carbide (SiC) power Schottky rectifier
US10026805B2 (en) 2015-03-27 2018-07-17 Farichild Semiconductor Corporation Avalanche-rugged silicon carbide (SiC) power device
CN106816372A (zh) * 2015-11-30 2017-06-09 北京北方微电子基地设备工艺研究中心有限责任公司 一种碳化硅衬底的刻蚀方法
JP6505625B2 (ja) * 2016-03-16 2019-04-24 株式会社東芝 半導体装置
CN106784023B (zh) * 2016-12-27 2019-09-20 杭州易正科技有限公司 一种结势垒肖特基二极管
CN107195693A (zh) * 2017-05-12 2017-09-22 广微集成技术（深圳）有限公司 半导体器件及制造方法
SE541290C2 (en) 2017-09-15 2019-06-11 Ascatron Ab A method for manufacturing a grid
SE541466C2 (en) 2017-09-15 2019-10-08 Ascatron Ab A concept for silicon carbide power devices
SE541291C2 (en) 2017-09-15 2019-06-11 Ascatron Ab Feeder design with high current capability
SE541402C2 (en) 2017-09-15 2019-09-17 Ascatron Ab Integration of a schottky diode with a mosfet
SE541571C2 (en) 2017-09-15 2019-11-05 Ascatron Ab A double grid structure
CN108198866A (zh) * 2017-12-14 2018-06-22 北京世纪金光半导体有限公司 一种沟槽型低势垒肖特基二极管及其制备方法
US20220181504A1 (en) 2019-03-29 2022-06-09 Kyocera Corporation Semiconductor device and production method for semiconductor device
US20220149174A1 (en) * 2019-03-29 2022-05-12 Kyocera Corporation Semiconductor device and method for manufacturing semiconductor device
IT201900007217A1 (it) * 2019-05-24 2020-11-24 Consiglio Nazionale Ricerche Dispositivo elettronico basato su sic di tipo migliorato e metodo di fabbricazione dello stesso
CN111081778A (zh) * 2019-11-28 2020-04-28 深圳第三代半导体研究院 一种碳化硅沟槽型mosfet器件及其制造方法
CN113990955A (zh) * 2020-07-27 2022-01-28 意法半导体股份有限公司 具有减小的电压降的碳化硅二极管以及其制造方法
US11677023B2 (en) * 2021-05-04 2023-06-13 Infineon Technologies Austria Ag Semiconductor device
JPWO2023026803A1 (ja) * 2021-08-25 2023-03-02
CN115117149B (zh) * 2022-08-23 2022-11-29 深圳芯能半导体技术有限公司 一种基于湿法刻蚀工艺的快恢复二极管及其制备方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61154067A (ja) * 1984-12-26 1986-07-12 Nec Corp シヨツトキバリアダイオ−ド
JPH03257870A (ja) * 1990-03-07 1991-11-18 Shindengen Electric Mfg Co Ltd ショットキバリアダイオード
US6252258B1 (en) * 1999-08-10 2001-06-26 Rockwell Science Center Llc High power rectifier
US7186609B2 (en) * 1999-12-30 2007-03-06 Siliconix Incorporated Method of fabricating trench junction barrier rectifier
JP2002009082A (ja) * 2000-06-21 2002-01-11 Fuji Electric Co Ltd 半導体装置および半導体装置の製造方法
JP3691736B2 (ja) * 2000-07-31 2005-09-07 新電元工業株式会社 半導体装置
SE0101848D0 (sv) * 2001-05-25 2001-05-25 Abb Research Ltd A method concerning a junction barrier Schottky diode, such a diode and use thereof
US6855970B2 (en) * 2002-03-25 2005-02-15 Kabushiki Kaisha Toshiba High-breakdown-voltage semiconductor device
JP2005079339A (ja) 2003-08-29 2005-03-24 National Institute Of Advanced Industrial & Technology 半導体装置、およびその半導体装置を用いた電力変換器、駆動用インバータ、汎用インバータ、大電力高周波通信機器
JP4610207B2 (ja) * 2004-02-24 2011-01-12 三洋電機株式会社 半導体装置およびその製造方法
US7352036B2 (en) * 2004-08-03 2008-04-01 Fairchild Semiconductor Corporation Semiconductor power device having a top-side drain using a sinker trench
US20060076639A1 (en) * 2004-10-13 2006-04-13 Lypen William J Schottky diodes and methods of making the same
JP2006310508A (ja) * 2005-04-28 2006-11-09 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2006339508A (ja) * 2005-06-03 2006-12-14 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
JP2006352028A (ja) * 2005-06-20 2006-12-28 Sumitomo Electric Ind Ltd 整流素子およびその製造方法
JP2007036052A (ja) * 2005-07-28 2007-02-08 Toshiba Corp 半導体整流素子
KR100761825B1 (ko) * 2005-10-25 2007-09-28 삼성전자주식회사 횡형 디모스 (ｌｄｍｏｓ) 트랜지스터 및 그 제조 방법
WO2007075996A2 (en) * 2005-12-27 2007-07-05 Qspeed Semiconductor Inc. Apparatus and method for a fast recovery rectifier structure
US8222649B2 (en) * 2006-02-07 2012-07-17 Mitsubishi Electric Corporation Semiconductor device and method of manufacturing the same
US8154073B2 (en) * 2006-07-14 2012-04-10 Denso Corporation Semiconductor device
JP5101985B2 (ja) * 2007-10-23 2012-12-19 株式会社日立製作所 ジャンクションバリアショットキーダイオード
JP2009177028A (ja) * 2008-01-25 2009-08-06 Toshiba Corp 半導体装置
US8878292B2 (en) * 2008-03-02 2014-11-04 Alpha And Omega Semiconductor Incorporated Self-aligned slotted accumulation-mode field effect transistor (AccuFET) structure and method
US8232558B2 (en) * 2008-05-21 2012-07-31 Cree, Inc. Junction barrier Schottky diodes with current surge capability
CN101609801B (zh) * 2009-07-03 2011-05-25 英属维京群岛商节能元件股份有限公司 沟槽式肖特基二极管及其制作方法
CN102754213B (zh) * 2010-02-23 2015-08-05 菅原良孝 半导体装置
JP2011009797A (ja) 2010-10-15 2011-01-13 Sumitomo Electric Ind Ltd ショットキーダイオードを有する半導体装置
JP5472462B2 (ja) * 2010-11-10 2014-04-16 トヨタ自動車株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
US9252210B2 (en) 2016-02-02
CN102738213A (zh) 2012-10-17
CN102738213B (zh) 2017-04-12
US9685503B2 (en) 2017-06-20
US8633560B2 (en) 2014-01-21
US20140131738A1 (en) 2014-05-15
US20160181356A1 (en) 2016-06-23
JP2012227501A (ja) 2012-11-15
US20120256195A1 (en) 2012-10-11

Similar Documents

Publication Publication Date Title
JP5881322B2 (ja) 半導体装置
US10964825B2 (en) Semiconductor device
JP6529567B2 (ja) 半導体装置
JP6090763B2 (ja) 半導体装置
JP6844163B2 (ja) 炭化珪素半導体装置
WO2015060441A1 (ja) 半導体装置および半導体パッケージ
JP5999678B2 (ja) 半導体装置および半導体装置の製造方法
JP2024069415A (ja) ショットキーバリアダイオード
JP2017063237A (ja) 半導体装置
JP6667584B2 (ja) ショットキーバリアダイオード

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140625

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150326

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150525

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160114

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160202

R150 Certificate of patent or registration of utility model

Ref document number: 5881322

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250