JP6505625B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6505625B2
JP6505625B2 JP2016053102A JP2016053102A JP6505625B2 JP 6505625 B2 JP6505625 B2 JP 6505625B2 JP 2016053102 A JP2016053102 A JP 2016053102A JP 2016053102 A JP2016053102 A JP 2016053102A JP 6505625 B2 JP6505625 B2 JP 6505625B2
Authority
JP
Japan
Prior art keywords
region
type
electrode
semiconductor
anode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016053102A
Other languages
English (en)
Other versions
JP2017168663A (ja
Inventor
剛志 大田
剛志 大田
陽一 堀
陽一 堀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2016053102A priority Critical patent/JP6505625B2/ja
Priority to US15/243,525 priority patent/US10566464B2/en
Publication of JP2017168663A publication Critical patent/JP2017168663A/ja
Application granted granted Critical
Publication of JP6505625B2 publication Critical patent/JP6505625B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0814—Diodes only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes

Description

本発明の実施形態は、半導体装置に関する。
ショットキーバリアダイオード（ＳＢＤ）やＳＢＤの一種のＪＢＳ（Ｊｕｎｃｔｉｏｎ Ｂａｒｒｉｅｒ Ｓｃｈｏｔｔｋｙ ｄｉｏｄｅ）において、順方向サージ耐量を向上させるため、素子領域内にＰｉＮダイオード領域を設ける場合がある。ＰｉＮダイオード領域を設けたＪＢＳはＭＰＳ（Ｍｅｒｇｅｄ ＰｉＮ−ｄｉｏｄｅ Ｓｃｈｏｔｔｋｙ−ｄｉｏｄｅ）と称される。
素子領域内にＰｉＮダイオード領域を設けることで、ＰｉＮダイオード領域の伝導度変調を利用して大きな順方向サージ電流を流すことができる。もっとも、素子領域内におけるＰｉＮダイオード領域の占有面積が増大すると、通常動作時にオン電流を流すショットキー領域の占有面積が減少する。このため、通常動作時の単位面積当たりのオン電流（オン電流密度）が低下するという問題がある。
特開２０１２−２２７４２９号公報
本発明が解決しようとする課題は、オン電流密度の増加を可能とする半導体装置を提供することにある。
実施形態の半導体装置は、第１の電極と、第２の電極と、少なくとも一部が前記第１の電極と前記第２の電極との間に設けられた半導体層と、前記半導体層内に設けられ、前記第１の電極と接する第１導電型の第１の半導体領域と、前記半導体層内の前記第１の電極と前記第１の半導体領域との間に設けられ、前記第１の電極と接する第２導電型の第２の半導体領域と、前記半導体層内の前記第１の電極と前記第２の半導体領域との間に設けられ、前記第１の電極と接し、前記第２の半導体領域の第２導電型の不純物濃度より第２導電型の不純物濃度の高い第２導電型の第３の半導体領域と、前記半導体層内の前記第１の電極と前記第１の半導体領域との間に設けられ、前記第１の電極と接し、前記第２の半導体領域の幅よりも幅が狭く、前記第１の電極と前記第１の半導体領域との第１の接触面からの前記第２の半導体領域の深さよりも前記第１の接触面からの深さが浅く、前記第３の半導体領域の第２導電型の不純物濃度より第２導電型の不純物濃度の低い第２導電型の第４の半導体領域と、を備え、前記第２の半導体領域が、第１の領域と第２の領域を有し、前記第１の領域と前記第１の半導体領域との間に前記第２の領域が設けられ、前記第２の領域の幅が前記第１の領域の幅よりも広く、隣り合う２つの前記第２の半導体領域の間に、少なくとも一つの前記第４の半導体領域が設けられる。
第１の実施形態の半導体装置の模式断面図。 第１の実施形態の半導体装置の模式上面図。 第１の実施形態の半導体装置の一部の拡大断面図。 第１の実施形態の半導体装置の作用・効果の説明図。 第１の実施形態の半導体装置の作用・効果の説明図。 第１の実施形態の半導体装置の作用・効果の説明図。 第２の実施形態の半導体装置の一部の拡大断面図。 第３の実施形態の半導体装置の一部の拡大断面図。 第４の実施形態の半導体装置の一部の拡大断面図。 第５の実施形態の半導体装置の一部の拡大断面図。 第６の実施形態の半導体装置の模式断面図。 第６の実施形態の半導体装置の一部の拡大断面図。
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一の部材等には同一の符号を付し、一度説明した部材等については適宜その説明を省略する。
また、以下の説明において、ｎ＋、ｎ、ｎ−及び、ｐ＋、ｐ、ｐ−の表記は、各導電型における不純物濃度の相対的な高低を表す。すなわちｎ＋はｎよりもｎ型の不純物濃度が相対的に高く、ｎ−はｎよりもｎ型の不純物濃度が相対的に低いことを示す。また、ｐ＋はｐよりもｐ型の不純物濃度が相対的に高く、ｐ−はｐよりもｐ型の不純物濃度が相対的に低いことを示す。なお、ｎ＋型、ｎ−型を単にｎ型、ｐ＋型、ｐ−型を単にｐ型と記載する場合もある。
不純物濃度は、例えば、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により測定することが可能である。また、不純物濃度の相対的な高低は、例えば、ＳＣＭ（Ｓｃａｎｎｉｎｇ Ｃａｐａｃｉｔａｎｃｅ Ｍｉｃｒｏｓｃｏｐｙ）で求められるキャリア濃度の高低から判断することも可能である。また、不純物領域の深さ等の距離は、例えば、ＳＩＭＳで求めることが可能である。また。不純物領域の深さ等の距離は、例えば、ＳＣＭ像とＡＦＭ（Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ）像との合成画像から求めることが可能である。
（第１の実施形態）
本実施形態の半導体装置は、第１の電極と、第２の電極と、少なくとも一部が第１の電極と第２の電極との間に設けられた半導体層と、半導体層内に設けられ、第１の電極と接する第１導電型の第１の半導体領域と、半導体層内の第１の電極と第１の半導体領域との間に設けられ、第１の電極と接する第２導電型の第２の半導体領域と、半導体層内の第１の電極と第２の半導体領域との間に設けられ、第１の電極と接し、第２の半導体領域の第２導電型の不純物濃度より第２導電型の不純物濃度の高い第２導電型の第３の半導体領域と、半導体層内の第１の電極と第１の半導体領域との間に設けられ、第１の電極と接し、第２の半導体領域の幅よりも幅が狭く、第１の電極と第１の半導体領域との第１の接触面からの第２の半導体領域の深さよりも第１の接触面からの深さが浅く、第３の半導体領域の第２導電型の不純物濃度より第２導電型の不純物濃度の低い第２導電型の第４の半導体領域と、を備える。
図１は、本実施形態の半導体装置の模式断面図である。図２は、本実施形態の半導体装置の模式上面図である。図２は、半導体層の第１の面側の不純物領域を示す。図１は、図２のＡ−Ａ’断面に相当する。図３は、本実施形態の半導体装置の一部の拡大断面図である。
本実施形態の半導体装置はＭＰＳ１００である。ＭＰＳ１００は、素子領域と終端領域を備える。素子領域は、終端領域に囲まれる。
素子領域は、ＭＰＳ１００の順バイアス時に主に電流が流れる領域として機能する。終端領域は、ＭＰＳ１００の逆バイアス時に、素子領域の端部に印加される電界の強度を緩和し、ＭＰＳ１００の素子耐圧を向上させる領域として機能する。
ＭＰＳ１００は、ＳｉＣ層（半導体層、炭化珪素層）１０、アノード電極（第１の電極）１２、カソード電極（第２の電極）１４、フィールド酸化膜１６を備える。ＳｉＣ層１０は、第１の面（図１中“Ｐ１”）と第２の面（図１中“Ｐ２”）を備える。
ＳｉＣ層１０の少なくとも一部は、アノード電極１２とカソード電極１４との間に設けられる。アノード電極１２は、ＳｉＣ層１０の第１の面上に設けられる。カソード電極１４は、ＳｉＣ層１０の第２の面上に設けられる。フィールド酸化膜１６はＳｉＣ層１０の第１の面上に設けられる。
ＳｉＣ層１０は、ｎ＋型のカソード領域１８、ｎ−型のドリフト領域（第１の半導体領域）２０、ｐ型の第１のアノード領域（第２の半導体領域）２２、ｐ＋型の第２のアノード領域（第３の半導体領域）２４、ｐ型のリサーフ領域（第５の半導体領域）２６、ｐ型領域（第４の半導体領域）２８、ｐ型のエッジ領域２３、ｐ＋型のエッジコンタクト領域２５を備える。
ｐ型の第１のアノード領域２２、ｐ＋型の第２のアノード領域２４、ｐ型領域２８、ｐ型のエッジ領域２３、及び、ｐ＋型のエッジコンタクト領域２５は、素子領域に設けられる。ｐ型のリサーフ領域２６は、終端領域に設けられる。
ＳｉＣ層１０は、単結晶のＳｉＣ（炭化珪素）である。ＳｉＣ層１０は、例えば、４Ｈ−ＳｉＣである。ＳｉＣ層１０の第１の面が（０００１）面に対し０度以上８度以下傾斜した面、第２の面が（０００−１）面に対し０度以上８度以下傾斜した面である場合を例に説明する。（０００１）面はシリコン面と称される。（０００−１）面はカーボン面と称される。
ｎ＋型のカソード領域１８は、ＳｉＣ層１０内に設けられる。ｎ＋型のカソード領域１８は、カソード電極１４とｎ−型のドリフト領域２０との間に設けられる。
ｎ＋型のカソード領域１８は、ｎ型不純物を含有する。ｎ型不純物は、例えば、窒素（Ｎ）である。ｎ＋型のカソード領域１８のｎ型不純物の不純物濃度は、ｎ−型のドリフト領域２０のｎ型不純物の不純物濃度よりも高い。ｎ型不純物の不純物濃度は、例えば、１×１０１８ｃｍ−３以上１×１０２１ｃｍ−３以下である。
ｎ−型のドリフト領域２０は、ＳｉＣ層１０内に設けられる。ｎ−型のドリフト領域２０は、ｎ＋型のカソード領域１８上に設けられる。ｎ−型のドリフト領域２０は、キャリアを流す領域として機能する。
ｎ−型のドリフト領域２０の一部は、第１の面でアノード電極１２に接する。アノード電極１２とｎ−型のドリフト領域２０との接触面を、第１の接触面（図３中“ＣＰ１”）と称する。
アノード電極１２とｎ−型のドリフト領域２０とのコンタクトはショットキーコンタクトである。アノード電極１２とｎ−型のドリフト領域２０とが接する領域が、順方向バイアス時にオン電流を流すショットキー領域となる。
ｎ−型のドリフト領域２０は、ｎ型不純物を含有する。ｎ型不純物は、例えば、窒素（Ｎ）である。ｎ型不純物の不純物濃度は、例えば、１×１０１５ｃｍ−３以上２×１０１６ｃｍ−３以下である。ｎ−型のドリフト領域２０の厚さは、例えば、３μｍ以上３０μｍ以下である。
なお、ｎ＋型のカソード領域１８と、ｎ−型のドリフト領域２０との間に、ｎ型のバッファ層（図示せず）が設けられても構わない。ｎ型のバッファ層のｎ型不純物の不純物濃度は、ｎ＋型のカソード領域１８の不純物濃度と、ｎ−型のドリフト領域２０の不純物濃度との間の濃度のである。
ｐ型の第１のアノード領域２２は、ＳｉＣ層１０内に設けられる。ｐ型の第１のアノード領域２２は、アノード電極１２とｎ−型のドリフト領域２０との間に設けられる。ｐ型の第１のアノード領域２２は、アノード電極１２に接する。
ｐ型の第１のアノード領域２２は、例えば、図２に示すようにｐ＋型の第２のアノード領域２４を囲むように設けられる。
ｐ型の第１のアノード領域２２は、ｐ型不純物を含有する。ｐ型不純物は、例えば、アルミニウム（Ａｌ）である。ｐ型不純物の不純物濃度は、例えば、１×１０１６ｃｍ−３以上５×１０１８ｃｍ−３以下である。
ｐ型の第１のアノード領域２２は、第１の領域２２ａと第２の領域２２ｂとを備える。第１の領域２２ａとドリフト領域２０との間に、第２の領域２２ｂが設けられる。
第２の領域２２ｂのｐ型不純物の不純物濃度は、第１の領域２２ａのｐ型不純物の不純物濃度より低い。第１の領域２２ａのｐ型不純物の不純物濃度は、例えば、５×１０１６ｃｍ−３以上５×１０１８ｃｍ−３以下である。第２の領域２２ｂのｐ型不純物の不純物濃度は、例えば、１×１０１６ｃｍ−３以上１×１０１７ｃｍ−３以下である。
ｐ型の第１のアノード領域２２の幅（図１、図３中の“ｗ１”）は、例えば、３．０μｍ以上１５．０μｍ以下である。
ｐ型の第１のアノード領域２２の第１の接触面（図３中“ＣＰ１”）からの深さ（図３中“ｄ”１）をｄ１（μｍ）、ｎ−型のドリフト領域２０のｎ型不純物の不純物濃度をＤ（ａｔｏｍｓ／ｃｍ３又はｃｍ−３）とした場合に下記式が充足される。
ｄ１≧−５Ｅ−３４Ｄ２＋１Ｅ−１６Ｄ＋０．０７４・・・（式）
ｐ型の第１のアノード領域２２の第１の接触面ＣＰ１からの深さｄ１は、例えば、０．７μｍ以上２．０μｍ以下である。
ｐ＋型の第２のアノード領域２４は、ＳｉＣ層１０内に設けられる。ｐ＋型の第２のアノード領域２４は、アノード電極１２とｐ型の第１のアノード領域２２との間に設けられる。ｐ＋型の第２のアノード領域２４は、ｐ型の第１のアノード領域２２の中に設けられる。
ｐ＋型の第２のアノード領域２４は、アノード電極１２に接する。アノード電極１２とｐ＋型の第２のアノード領域２４とのコンタクトはオーミックコンタクトである。
ｐ＋型の第２のアノード領域２４は、ｐ型不純物を含有する。ｐ型不純物は、例えば、アルミニウム（Ａｌ）である。ｐ＋型の第２のアノード領域２４の不純物濃度は、ｐ型の第１のアノード領域２２の不純物濃度よりも高い。ｐ型不純物の不純物濃度は、例えば、１×１０１９ｃｍ−３以上１×１０２１ｃｍ−３以下である。
ｐ＋型の第２のアノード領域２４の幅は、ｐ型の第１のアノード領域２２の幅ｗ１よりも狭い。ｐ＋型の第２のアノード領域２４の幅は、例えば、２．０μｍ以上１２．０μｍ以下である。
ｐ＋型の第２のアノード領域２４の第１の接触面ＣＰ１からの深さは、例えば、０．０５μｍ以上０．５μｍ以下である。
ｐ型の第１のアノード領域２２とｐ＋型の第２のアノード領域２４が存在する領域が、ＰｉＮダイオード領域を形成する。ＰｉＮダイオード領域は、順方向サージ電流が生じた場合に、ホール注入による伝導度変調を利用して大量の電流を流す。これにより、ＭＰＳ１００が発熱等により破壊することを抑制する機能を有する。
ｐ型領域２８は、ＳｉＣ層１０内に設けられる。ｐ型領域２８は、アノード電極１２とｎ−型のドリフト領域２０との間に設けられる。ｐ型領域２８は、第１の面において、アノード電極１２に接する。
ｐ型領域２８は、例えば、図２に示すようにストライプ形状である。ｐ型領域２８の一部は、ｐ型の第１のアノード領域２２に接する。
ｐ型領域２８は、ｐ型のリサーフ領域２６に囲まれて設けられる。ｐ型領域２８は、例えば、ｐ型の第１のアノード領域２２の第１の領域２２ａと同一のプロセスステップで、同時形成される。
ｐ型領域２８は、逆バイアス時のリーク電流を抑制する機能を有する。逆バイアス時に２つのｐ型領域２８の間のドリフト領域２０に空乏層が広がり、アノード電極１２とｎ−型のドリフト領域２０間の電界を緩和する。これによりＭＰＳ１００のリーク電流を抑制する。
ｐ型領域２８の幅（図１、図３中の“ｗ２”）は、ｐ型の第１のアノード領域２２の幅（図１、図３中の“ｗ１”）よりも狭い。すなわち、ｗ２＜ｗ１である。ｐ型領域２８の幅ｗ２は、例えば、１．０μｍ以上３．０μｍ以下である。ｐ型領域２８とｐ型領域２８との間隔は、例えば、１．０μｍ以上５．０μｍ以下である。
ｐ型領域２８の第１の接触面ＣＰ１からの深さ（図３中“ｄ２”）は、ｐ型の第１のアノード領域２２の第１の接触面ＣＰ１からの深さｄ１よりも浅い。すなわち、ｄ２＜ｄ１である。ｐ型領域２８の第１の接触面ＣＰ１からの深さｄ２は、例えば、０．４μｍ以上１．０μｍ以下である。
ｐ型領域２８は、ｐ型不純物を含有する。ｐ型不純物は、例えば、アルミニウム（Ａｌ）である。
ｐ型領域２８のｐ型不純物の不純物濃度は、ｐ＋型の第２のアノード領域２４のｐ型不純物の不純物濃度よりも低い。ｐ型領域２８のｐ型不純物の不純物濃度は、ｐ型の第１のアノード領域２２の第１の領域２２ａのｐ型不純物の不純物濃度と略同一である。ｐ型領域２８のｐ型不純物の不純物濃度は、例えば、５×１０１６ｃｍ−３以上５×１０１８ｃｍ−３以下である。
ｐ型のエッジ領域２３は、ＳｉＣ層１０内に設けられる。ｐ型のエッジ領域２３は、アノード電極１２とｎ−型のドリフト領域２０との間に設けられる。
ｐ型のエッジ領域２３は、例えば、図２に示すように素子領域の外周部に環状に設けられる。ｐ型のエッジ領域２３は、例えば、ｐ型の第１のアノード領域２２と同一のプロセスステップで、同時形成される。
ｐ型のエッジ領域２３は、ｐ型不純物を含有する。ｐ型不純物は、例えば、アルミニウム（Ａｌ）である。ｐ型不純物の不純物濃度は、例えば、５×１０１６ｃｍ−３以上５×１０１８ｃｍ−３以下である。
ｐ型のエッジ領域２３の第１の接触面ＣＰ１からの深さは、例えば、０．７μｍ以上２．０μｍ以下である。ｐ型のエッジ領域２３の深さは、ｐ型の第１のアノード領域２２に等しい。
ｐ＋型のエッジコンタクト領域２５は、ＳｉＣ層１０内に設けられる。ｐ＋型のエッジコンタクト領域２５は、アノード電極１２とｐ型のエッジ領域２３との間に設けられる。ｐ＋型のエッジコンタクト領域２５は、ｐ型のエッジ領域２３の中に設けられる。
ｐ＋型のエッジコンタクト領域２５は、アノード電極１２に接する。アノード電極１２とｐ＋型のエッジコンタクト領域２５とのコンタクトはオーミックコンタクトである。
ｐ＋型のエッジコンタクト領域２５は、例えば、図２に示すように素子領域の外周部に環状に設けられる。ｐ＋型のエッジコンタクト領域２５は、例えば、ｐ＋型の第２のアノード領域２４と同一のプロセスステップで、同時形成される。
ｐ＋型のエッジコンタクト領域２５は、ｐ型不純物を含有する。ｐ型不純物は、例えば、アルミニウム（Ａｌ）である。ｐ＋型のエッジコンタクト領域２５のｐ型不純物の不純物濃度は、ｐ型のエッジ領域２３のｐ型不純物の不純物濃度よりも高い。ｐ型不純物の不純物濃度は、例えば、１×１０１９ｃｍ−３以上１×１０２１ｃｍ−３以下である。
ｐ＋型のエッジコンタクト領域２５の第１の接触面ＣＰ１からの深さは、例えば、０．０５μｍ以上０．５μｍ以下である。
ｐ型のリサーフ領域２６は、ＳｉＣ層１０内に設けられる。ｐ型のリサーフ領域２６は、ｐ型の第１のアノード領域２２とｐ型領域２８とを囲んで設けられる。ｐ型のリサーフ領域２６は、アノード電極１２と電気的に接続される。
ｐ型のリサーフ領域２６とカソード電極１４との距離は、ｐ型の第１のアノード領域２２とカソード電極１４との距離よりも長い。言い換えれば、ｐ型のリサーフ領域２６の第１の接触面ＣＰ１からの深さは、ｐ型の第１のアノード領域２２の第１の接触面ＣＰ１からの深さｄ１よりも浅い。
ｐ型のリサーフ領域２６は、ＭＰＳ１００の耐圧を向上させるためのＪＴＥ（Ｊｕｎｃｔｉｏｎ Ｔｅｒｍｉｎａｔｉｏｎ Ｅｘｔｅｎｔｉｏｎ）構造である。
ｐ型のリサーフ領域２６は、ｐ型不純物を含有する。ｐ型不純物は、例えば、アルミニウム（Ａｌ）である。ｐ型不純物の不純物濃度は、例えば、１×１０１６ｃｍ−３以上１×１０１８ｃｍ−３以下である。
ｐ型のリサーフ領域２６のｐ型不純物の不純物濃度は、ｐ型のエッジコンタクト領域２５のｐ型不純物の不純物濃度よりも低い。
フィールド酸化膜１６は、ｐ型のリサーフ領域２６上に設けられる。フィールド酸化膜１６は、例えば、シリコン酸化膜である。フィールド酸化膜１６は、開口部を備える。フィールド酸化膜１６の膜厚は、例えば、０．２μｍ以上１．０μｍ以下である。
アノード電極１２は、フィールド酸化膜１６の開口部で、ｎ−型のドリフト領域２０、ｐ型の第１のアノード領域２２、ｐ＋型の第２のアノード領域２４、ｐ型のエッジ領域２３、及び、ｐ＋型のエッジコンタクト領域２５に接する。
アノード電極１２は金属である。アノード電極１２は、例えば、チタン（Ｔｉ）とアルミニウム（Ａｌ）の積層膜である。
アノード電極１２はシリサイド領域１２ａを含む。シリサイド領域１２ａは、アノード電極１２がｐ＋型の第２のアノード領域２４と接する領域に位置する。また、シリサイド領域１２ａは、アノード電極１２がｐ＋型のエッジコンタクト領域２５と接する領域に位置する。
シリサイド領域１２ａを備えることにより、アノード電極１２と、ｐ＋型の第２のアノード領域２４及びｐ＋型のエッジコンタクト領域２５とのオーミックコンタクトの実現が容易となる。
シリサイド領域１２ａは、例えば、ニッケルシリサイド、又は、チタンシリサイドである。シリサイド領域１２ａの厚さは、例えば、０．０５μｍ以上０．３μｍ以下である。
カソード電極１４は、ｎ＋型のカソード領域１８に接して設けられる。カソード電極１４とｎ＋型のカソード領域１８とのコンタクトは、オーミックコンタクトである。
カソード電極１４は金属である。カソード電極１４は、例えば、チタン（Ｔｉ）とアルミニウム（Ａｌ）の積層膜である。
次に、本実施形態のＭＰＳ１００の作用及び効果について説明する。
図４、図５、図６は、本実施形態の作用・効果の説明図である。
図４は、各種の半導体整流装置の順方向電圧とオン電流密度の関係の説明図である。ショットキーバリアダイオード（ＳＢＤ）、ＰｉＮダイオード、ＭＰＳの場合を示す。
一点鎖線で示されるＳＢＤのオン電流密度は、矢印ａで示される電圧で立ち上がる。この立ち上がり電圧は、アノード電極とｎ型不純物領域との間のショットキー接合のショットキー障壁高さ（φＢ）で決定される。ＳｉＣの場合は１．０Ｖ程度である。
一方、点線で示されるＰｉＮダイオードのオン電流密度は、矢印ｂで示される電圧で立ち上がる。この立ち上がり電圧は、ｐｎ接合のビルトインポテンシャル（Ｖｂｉ）で決定される。ＳｉＣの場合は約２．５Ｖである。
ショットキー接合とｐｎ接合の両方を備えるＭＰＳの場合、実線で示されるオン電流密度は、矢印ａで示される電圧で立ち上がり、矢印ｃで示されるホール注入が生ずる電圧、すなわちホール注入電圧に達した時に、伝導度変調が生じ急峻な増加を示す。このホール注入電圧を下げることによって、発熱エネルギーが抑えられ、順方向のサージ電流が生じた際のＭＰＳの破壊率が低減できる。
また、両矢印ｅで示されるＭＰＳとＳＢＤのオン電流密度の差は、ＭＰＳに設けられるＰｉＮダイオード領域の占有面積の割合が大きくなるほど大きくなる。順方向電流を流すショットキー領域の占有面積の割合が相対的に減少するからである。両矢印ｅで示されるオン電流密度の差が縮まれば、通常動作時のオン電流密度が上昇することになる。
また、両矢印ｆで示されるＭＰＳとＰｉＮダイオードのオン電流密度の差は、ＰｉＮダイオード領域の占有面積の割合が大きくなるほど小さくなる。ＰｉＮダイオード領域で流せる電流量が増加するためである。両矢印ｆで示されるオン電流密度の差が縮まれば、順方向サージ耐量が向上する。
したがって、順方向サージ耐量を向上させるためには、ＰｉＮダイオード領域の占有面積を上げることが有効であるが、ショットキー領域の占有面積が減ることになり、通常動作時のオン電流密度を犠牲にすることになる。
図５は、アノード電極とカソード電極との間に順方向バイアスが印加された状態での静電ポテンシャル分布を示す。図中点線が等電位線を示す。
図５（ａ）がｐ型アノード領域（ｐ型の第１のアノード領域２２に相当）の深さが浅い場合、図５（ｂ）がｐ型アノード領域（ｐ型の第１のアノード領域２２に相当）の深さが深い場合を示す。
図５（ａ）に示すように、ｐ型アノード領域の深さが浅い場合、静電ポテンシャルのｐ型アノード領域の底部への回り込みが大きい。これは、ｐ型アノード領域の底部に回り込んで流れる順方向電流による電圧降下が生じるためである。
静電ポテンシャルのｐ型アノード領域の底部への回り込みが生じた部分では、ｐｎ接合に十分な電圧が印加されないため、順方向のサージ電流が生じた際にホール注入電圧に到達しづらくなる。このため、ｐ型アノード領域の幅（本実施形態のｗ１に相当）を所定の値よりも大きくする必要がある。この所定の値は、例えば、１５μｍ以上である。
順方向サージ電流耐量を上げるために、ｐ型アノード領域の幅を広くすると、ＰｉＮダイオード領域の占有面積が大きくなる。したがって、上述のように通常動作時のオン電流密度を犠牲にすることになり問題となる。
もっとも、図５（ｂ）に示すように、ｐ型アノード領域の深さが深い場合、静電ポテンシャルのｐ型アノード領域の底部への回り込みが抑制される。したがって、ｐ型アノード領域の幅（本実施形態の“ｗ１”に相当）をｐ型アノード領域の深さが浅い場合と比較して狭くすることが可能である。よって、ｐ型アノード領域の深さが浅い場合と比較して、ＰｉＮダイオード領域の占有面積を低減して、通常動作時のオン電流密度を増加させることが可能となる。
本実施形態のＭＰＳ１００では、ｐ型の第１のアノード領域２２の深さｄ１を、ｐ型領域２８の深さｄ２より深くする。これにより、静電ポテンシャルのｐ型の第１のアノード領域２２底部への回り込みを抑制する。したがって、ｐ型の第１のアノード領域２２の幅ｗ１を縮小し、通常動作時のオン電流密度を増加させることが可能となる
図６は、ｎ−型のドリフト領域２０のｎ型不純物の不純物濃度と、ｐ型アノード領域（ｐ型の第１のアノード領域２２に相当）の深さ（本実施形態の“ｄ１”に相当）との関係を示す図である。静電ポテンシャルの回り込みを抑制するために必要とされるｐ型アノード領域の深さを示す。
シミュレーションにより、アノード電極１２とカソード電極１４間に４．０Ｖを印加し、ｐ型アノード領域の底部に３．８Ｖの等電位線が回り込まない深さ（図６中の黒丸印）を求めている。また、ｐ型アノード領域の底部への３．８Ｖの等電位線の回り込みが１μｍとなる深さ（図６中の白丸印）を求めている。
ｐ型アノード領域の底部に３．８Ｖ未満の領域が生じるとこの領域でホール注入が阻害される恐れがある。言い換えれば、静電ポテンシャル３．８Ｖが、ホール注入量が大きい領域と、ホール注入量が小さい領域との境界となる。現状製造可能な微細化をはかった場合のｐ型アノード領域の幅は３〜６μｍ程度であり、その場合ｐ型アノード領域の底部への３．８Ｖの等電位線の回り込みが１μｍ以下であれば、ホール注入の阻害が抑制できる。また、ｐ型アノード領域の底部への３．８Ｖの等電位線が回り込まなければ、更に、ホール注入の阻害が抑制できる。
図６に示すように、ｐ型アノード領域の底部への３．８Ｖの等電位線の回り込みが１μｍの場合（図６中の白丸印）は、ｐ型アノード領域の深さをｄ１（μｍ）、ｎ−型のドリフト領域２０のｎ型不純物の不純物濃度をＤ（ｃｍ−３）とした場合に下記式が充足される。
ｄ１＝−５Ｅ−３４Ｄ２＋１Ｅ−１６Ｄ＋０．０７４・・・（式）
したがって、本実施形態において、静電ポテンシャルの回り込みを抑制する観点から、ｐ型の第１のアノード領域２２の第１の接触面（図３中“ＣＰ１”）からの深さ（図中“ｄ１”）をｄ１（μｍ）、ｎ−型のドリフト領域２０のｎ型不純物の不純物濃度をＤ（ｃｍ−３）とした場合に下記不等式が充足されることが望ましい。
ｄ１≧−５Ｅ−３４Ｄ２＋１Ｅ−１６Ｄ＋０．０７４・・・（式）
また、図６に示すように、ｐ型アノード領域の底部への３．８Ｖの等電位線の回り込みがない場合（図６中の黒丸印）は、ｐ型アノード領域の深さをｄ１（μｍ）、ｎ−型のドリフト領域２０のｎ型不純物の不純物濃度をＤ（ｃｍ−３）とした場合に下記式が充足される。
ｄ１＝−１Ｅ−３３Ｄ２＋２Ｅ−１６Ｄ＋０．３４８４・・・（式）
したがって、本実施形態において、静電ポテンシャルの回り込みを更に抑制する観点から、ｐ型の第１のアノード領域２２の第１の接触面（図３中“ＣＰ１”）からの深さ（図中“ｄ１”）をｄ１（μｍ）、ｎ−型のドリフト領域２０のｎ型不純物の不純物濃度をＤ（ｃｍ−３）とした場合に下記不等式が充足されることが望ましい。
ｄ１≧−１Ｅ−３３Ｄ２＋２Ｅ−１６Ｄ＋０．３４８４・・・（式）
なお、ｐ型の第１のアノード領域２２の深さを深くすると、実効的なｎ−型のドリフト領域２０の厚さが薄くなる。したがって、ＭＰＳ１００の耐圧が低下する恐れがある。
本実施形態のＭＰＳ１００では、ｐ型の第１のアノード領域２２の底部に、ｐ型不純物の不純物濃度の低い第２の領域２２ｂを設ける。第２の領域２２ｂを設けることで、ｐｎジャンクションのプロファイルを緩やかにしてＭＰＳ１００の耐圧の低下を抑制している。
また、本実施形態のＭＰＳ１００では、ｐ型領域２８の深さｄ２は、ｐ型の第１のアノード領域２２の深さｄ１より浅くなっている。ｐ型領域２８の深さｄ２は順方向サージ電流耐量の向上とは無関係であるため、あえて深くする必要はない。
そして、ｐ型領域２８の深さｄ２を、ｐ型の第１のアノード領域２２の深さｄ１より浅くすることにより、逆バイアス時のアバランシェ降伏を、ｐ型領域２８よりも、ｐ型の第１のアノード領域２２で起こりやすくしている。言い換えれば、ｐ型領域２８でアバランシェ降伏が生じることを抑制している。
ＰｉＮダイオード領域は、アノード電極１２とのコンタクトがオーミックでありコンタクト抵抗が低い。したがって、アバランシェ降伏が生じた際のホール引き抜き能力が、ｐ型領域２８よりも高い。アバランシェ降伏をｐ型領域２８よりもｐ型の第１のアノード領域２２で生じやすい構造にすることにより、アバランシェ降伏による発熱等でＭＰＳ１００が破壊することが抑制される。よって、ＭＰＳ１００のアバランシェ耐量が向上する。
また、アバランシェ耐量を向上させる観点から、アバランシェ降伏は、終端構造よりもＰｉＮダイオード領域で生じさせることが望ましい。アバランシェ降伏が、終端構造よりも分散した領域で生じ、アバランシェ降伏による発熱等が抑制されるからである。
このため、本実施形態のＭＰＳ１００において、ｐ型のリサーフ領域２６とカソード電極１４との距離を、ｐ型の第１のアノード領域２２とカソード電極１４との距離よりも長くすることが望ましい。ｐ型のリサーフ領域２６部分のｎ−型のドリフト領域２０の厚さが、ｐ型の第１のアノード領域２２よりも厚くなる。したがって、ＰｉＮダイオード領域よりもｐ型のリサーフ領域２６部分での耐圧が向上する。よって、アバランシェ降伏が終端構造よりもＰｉＮダイオード領域で生じやすくなる。
また、本実施形態のＭＰＳ１００では、ｐ型領域２８の一部は、ｐ型の第１のアノード領域２２に接する。ｐ型領域２８がＰｉＮダイオード領域のｐ型の第１のアノード領域２２に接することにより、順方向のサージ電流が生じた場合、ＰｉＮダイオード領域からｐ型領域２８にホールが伝播され幅の狭いｐ型領域２８でも、ホールが注入される。したがって、素子領域の広い範囲にわたってホール注入を分散させることができる。よって、発熱領域を分散でき順方向サージ耐量を一層向上させることが可能である。
なお、第１の領域２２ａと第２の領域２２ｂとのｐ型不純物の不純物濃度を略同一とする構成とすることも可能である。
本実施形態によれば、高い順方向サージ耐量を備え、通常動作時のオン電流密度の増加を可能とするＭＰＳ１００が実現される。また、アバランシェ耐量の向上したＭＰＳ１００が実現される。
（第２の実施形態）
本実施形態の半導体装置は、第２の半導体領域の第２の領域の幅が第１の領域の幅よりも広い点で、第１の実施形態と異なっている。以下、第１の実施形態と重複する内容については、記述を省略する。
図７は、本実施形態の半導体装置の一部の拡大断面図である。
本実施形態のＭＰＳ２００は、ｐ型の第１のアノード領域２２が、第１の領域２２ａと第２の領域２２ｂとを備える。第１の領域２２ａとドリフト領域２０との間に、第２の領域２２ｂが設けられる。
第２の領域２２ｂのｐ型不純物の不純物濃度は、第１の領域２２ａのｐ型不純物の不純物濃度より低い。第１の領域２２ａのｐ型不純物の不純物濃度は、例えば、５×１０１６ｃｍ−３以上５×１０１８ｃｍ−３以下である。第２の領域２２ｂのｐ型不純物の不純物濃度は、例えば、１×１０１６ｃｍ−３以上１×１０１７ｃｍ−３以下である。
第２の領域２２ｂの幅（図７中の“ｗ１ｂ”）は、第１の領域２２ａの幅（図７中の“ｗ１ａ”）よりも広い。第２の領域２２ｂの幅ｗ１ｂと第１の領域２２ａの幅ｗ１ａとの差分（ｗ１ｂ−ｗ１ａ）は、例えば、１μｍ以上４μｍ以下である。
第２の領域２２ｂの幅ｗ１ｂを第１の領域２２ａの幅ｗ１ａよりも広くすることで、第２の領域２２ｂの底部への静電ポテンシャルの回り込みを、第１の実施形態よりも抑制できる。したがって、第１の実施形態よりも、更に、ｐ型の第１のアノード領域２２の幅ｗ１を縮小し、通常動作時のオン電流密度を増加させることが可能となる
なお、第１の領域２２ａと第２の領域２２ｂとのｐ型不純物の不純物濃度を略同一とする構成とすることも可能である。
本実施形態によれば、高い順方向サージ耐量を備え、通常動作時のオン電流密度の増加を可能とするＭＰＳ２００が実現される。第１の実施の形態よりも、更に通常動作時のオン電流密度の増加させることが可能となる。
（第３の実施形態）
本実施形態の半導体装置は、第１の電極と第３の半導体領域との第２の接触面から第２の電極までの距離が、第１の接触面と第２の電極までの距離よりも短い点で、第１の実施形態と異なっている。以下、第１の実施形態と重複する内容については、記述を省略する。
図８は、本実施形態の半導体装置の一部の拡大断面図である。
本実施形態のＭＰＳ３００は、アノード電極１２とｐ＋型の第２のアノード領域２４との第２の接触面（図８中“ＣＰ２”）からカソード電極１４までの距離（図８中“ｍ１”）が、アノード電極１２とｎ−型のドリフト領域２０との第１の接触面（図８中“ＣＰ１”）からカソード電極１４までの距離（図８中“ｍ２”）よりも短い。
ｐ＋型の第２のアノード領域２４及びｐ型の第１のアノード領域２２の一部は、ＳｉＣ層１０の第１の面Ｐ１に形成されたトレンチ４０の底部に形成される。ｐ＋型の第２のアノード領域２４及びｐ型の第１のアノード領域２２は、例えば、トレンチ４０を形成した後のｐ型不純物のイオン注入により形成される。トレンチ４０の側面のｐ型の第１のアノード領域２２は、例えば、トレンチ４０を形成した後のｐ型不純物の斜めイオン注入により形成される。
本実施形態によれば、トレンチ４０を形成した後にイオン注入を行うことで深いｐ型の第１のアノード領域２２を、高加速エネルギーのイオン注入を用いることなく実現できるしたがって、深いｐ型の第１のアノード領域２２を、コストの低い製造方法で形成することが可能となる。
本実施形態によれば、第１の実施形態同様、高い順方向サージ耐量を備え、通常動作時のオン電流密度の増加を可能とするＭＰＳ３００が実現される。また、オン電流密度の増加を可能とするＭＰＳ３００を、低コストで製造することが可能となる。
（第４の実施形態）
本実施形態の半導体装置は、第１の電極と接する部分の第２の半導体領域の第１の接触面からの深さが、第３の半導体領域と第１の半導体領域に挟まれる部分の第２の半導体領域の第１の接触面からの深さよりも深い点で、第１の実施形態と異なっている。以下、第１の実施形態と重複する内容については、記述を省略する。
図９は、本実施形態の半導体装置の一部の拡大断面図である。
本実施形態のＭＰＳ４００は、アノード電極１２と接する部分のｐ型の第１のアノード領域２２の第１の接触面ＣＰ１からの深さ（図９中“ｄ１ａ”）が、ｐ＋型の第２のアノード領域２４とｎ−型のドリフト領域２０に挟まれる部分のｐ型の第１のアノード領域２２の第１の接触面ＣＰ１からの深さ（図９中“ｄ１ｂ”）よりも深い。言い換えれば、ｐ型の第１のアノード領域２２の第１の面Ｐ１からの深さが、端部で深く中央部で浅い。
本実施形態によれば、深さの深いｐ型の第１のアノード領域２２の端部で、ｐ型の第１のアノード領域２２の底部への静電ポテンシャルの回り込みを抑制できる。
本実施形態によれば、第１の実施形態同様、高い順方向サージ耐量を備え、通常動作時のオン電流密度の増加を可能とするＭＰＳ４００が実現される。
（第５の実施形態）
本実施形態の半導体装置は、第１の電極と、第２の電極と、少なくとも一部が第１の電極と第２の電極との間に設けられた半導体層と、半導体層内に設けられ、第１の電極と接する第１導電型の第１の半導体領域と、半導体層内の第１の電極と第１の半導体領域との間に設けられ、第１の電極と接し、第１の電極と第１の半導体領域との第１の接触面からの深さをｄ１（μｍ）、第１の半導体領域の第１導電型の不純物濃度をＤ（ｃｍ−３）とした場合に下記式が充足される第２導電型の第２の半導体領域と、半導体層内の第１の電極と第２の半導体領域との間に設けられ、第１の電極と接し、第２の半導体領域の第２導電型の不純物濃度より第２導電型の不純物濃度の高い第２導電型の第３の半導体領域と、半導体層内の第１の電極と第１の半導体領域との間に設けられ、第１の電極と接し、第２の半導体領域の幅よりも幅が狭く、第３の半導体領域の第２導電型の不純物濃度より第２導電型の不純物濃度の低い第２導電型の第４の半導体領域と、を備える。
ｄ１≧−５Ｅ−３４Ｄ２＋１Ｅ−１６Ｄ＋０．０７４・・・（式）
本実施形態の半導体装置は、第２の半導体領域の深さと、第４の半導体領域の深さとが、略同一である点で、第１の実施形態と異なっている。以下、第１の実施形態と重複する内容については、記述を省略する。
図１０は、本実施形態の半導体装置の一部の拡大断面図である。
ＭＰＳ５００において、ｐ型の第１のアノード領域２２の第１の接触面（図１０中“ＣＰ１”）からの深さ（図１０中“ｄ１”）をｄ１（μｍ）、ｎ−型のドリフト領域２０のｎ型不純物の不純物濃度をＤ（ｃｍ−３）とした場合に下記式が充足される。
ｄ１≧−５Ｅ−３４Ｄ２＋１Ｅ−１６Ｄ＋０．０７４・・・（式）
ｐ型領域２８は、第１の領域２８ａと第２の領域２８ｂとを備える。第１の領域２８ａとドリフト領域２０との間に、第２の領域２８ｂが設けられる。
第２の領域２８ｂのｐ型不純物の不純物濃度は、第１の領域２８ａのｐ型不純物の不純物濃度より低い。第１の領域２８ａのｐ型不純物の不純物濃度は、例えば、５×１０１６ｃｍ−３以上５×１０１８ｃｍ−３以下である。第２の領域２８ｂのｐ型不純物の不純物濃度は、例えば、１×１０１６ｃｍ−３以上１×１０１７ｃｍ−３以下である。
また、ｐ型の第１のアノード領域２２の第１の接触面ＣＰ１からの深さｄ１と、ｐ型領域２８の第１の接触面ＣＰ１からの深さ（図１０中“ｄ２”）とが略同一である。ｐ型領域２８は、例えば、ｐ型の第１のアノード領域２２と同一のプロセスステップで、同時形成される。
本実施形態によれば、第１の実施形態同様、高い順方向サージ耐量を備え、通常動作時のオン電流密度の増加を可能とするＭＰＳ５００が実現される。
（第６の実施形態）
本実施形態の半導体装置は、第４の半導体領域を備えない点以外は、第５の実施形態と同様である。したがって、第５の実施形態と重複する内容については、記述を省略する。
図１１は、本実施形態の半導体装置の模式断面図である。図１２は、本実施形態の半導体装置の一部の拡大断面図である。
本実施形態の半導体装置はＳＢＤである。本実施形態のＳＢＤ６００は、第５の実施形態のＭＰＳ５００と異なり、ｐ型領域２８を備えない。
ＳＢＤ６００において、ｐ型の第１のアノード領域２２の第１の接触面（図１２中“ＣＰ１”）からの深さ（図１２中“ｄ１”）をｄ１（μｍ）、ｎ−型のドリフト領域２０のｎ型不純物の不純物濃度をＤ（ｃｍ−３）とした場合に下記式が充足される。
ｄ１≧−５Ｅ−３４Ｄ２＋１Ｅ−１６Ｄ＋０．０７４・・・（式）
本実施形態によれば、第１及び第５の実施形態と同様の作用により、高い順方向サージ耐量を備え、通常動作時のオン電流密度の増加を可能とするＳＢＤ６００が実現される。
第１乃至第６の実施形態では、半導体層としてＳｉＣ層を例に説明したが、ＳｉＣ層にかえて、例えば、Ｓｉ（シリコン）層を用いたダイオードにも、本発明を適用することが可能である。
また、第１乃至第６の実施形態では、ＳｉＣとして４Ｈ−ＳｉＣの場合を例示したが、３Ｃ−ＳｉＣ、６Ｈ−ＳｉＣ等、その他の結晶形を用いることも可能である。
また、第１乃至第６の実施形態では、半導体層がＳｉＣ層の場合に、第１の面として（０００１）面に対し０度以上８度以下傾斜した面、第２の面として（０００−１）面に対し０度以上８度以下傾斜した面である場合を例に説明したが、その他の面方位の面を用いることも可能である。
また、第１乃至第６の実施形態では、ｎ型不純物として窒素（Ｎ）を例示したが、リン（Ｐ）、砒素（Ａｓ）、アンチモン（Ｓｂ）等を適用することも可能である。また、ｐ型不純物としてアルミニウム（Ａｌ）を例示したが、ボロン（Ｂ）を用いることも可能である。
また、第１乃至第６の実施形態では、第１導電型としてｎ型、第２導電型としてｐ型を例に説明したが、第１導電型をｐ型、第２導電型をｎ型とすることも可能である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０ ＳｉＣ層（半導体層、炭化珪素層）
１２ アノード電極（第１の電極）
１４ カソード電極（第２の電極）
２０ ｎ−型のドリフト領域（第１の半導体領域）
２２ ｐ型の第１のアノード領域（第２の半導体領域）
２２ａ 第１の領域
２２ｂ 第２の領域
２４ ｐ＋型の第２のアノード領域（第３の半導体領域）
２８ ｐ型領域（第４の半導体領域）
１００ ＭＰＳ（半導体装置）
２００ ＭＰＳ（半導体装置）
３００ ＭＰＳ（半導体装置）
４００ ＭＰＳ（半導体装置）
５００ ＭＰＳ（半導体装置）
６００ ＳＢＤ（半導体装置）
ＣＰ１ 第１の接触面
ＣＰ２ 第２の接触面

Claims (8)

  1. 第１の電極と、
    第２の電極と、
    少なくとも一部が前記第１の電極と前記第２の電極との間に設けられた半導体層と、
    前記半導体層内に設けられ、前記第１の電極と接する第１導電型の第１の半導体領域と、
    前記半導体層内の前記第１の電極と前記第１の半導体領域との間に設けられ、前記第１の電極と接する第２導電型の第２の半導体領域と、
    前記半導体層内の前記第１の電極と前記第２の半導体領域との間に設けられ、前記第１の電極と接し、前記第２の半導体領域の第２導電型の不純物濃度より第２導電型の不純物濃度の高い第２導電型の第３の半導体領域と、
    前記半導体層内の前記第１の電極と前記第１の半導体領域との間に設けられ、前記第１の電極と接し、前記第２の半導体領域の幅よりも幅が狭く、前記第１の電極と前記第１の半導体領域との第１の接触面からの前記第２の半導体領域の深さよりも前記第１の接触面からの深さが浅く、前記第３の半導体領域の第２導電型の不純物濃度より第２導電型の不純物濃度の低い第２導電型の第４の半導体領域と、
    を備え、
    前記第２の半導体領域が、第１の領域と第２の領域を有し、前記第１の領域と前記第１の半導体領域との間に前記第２の領域が設けられ、前記第２の領域の幅が前記第１の領域の幅よりも広く、
    隣り合う２つの前記第２の半導体領域の間に、少なくとも一つの前記第４の半導体領域が設けられた半導体装置。
  2. 前記第２の領域の第２導電型の不純物濃度が前記第１の領域の第２導電型の不純物濃度より低い請求項１記載の半導体装置。
  3. 前記第１の電極と前記第３の半導体領域との第２の接触面から前記第２の電極までの距離が、前記第１の接触面と前記第２の電極までの距離よりも短い請求項１又は請求項２記載の半導体装置。
  4. 前記第１の電極と接する部分の前記第２の半導体領域の前記第１の接触面からの深さが、前記第３の半導体領域と前記第１の半導体領域に挟まれる部分の前記第２の半導体領域の前記第１の接触面からの深さよりも深い請求項１乃至請求項３いずれか一項記載の半導体装置。
  5. 前記第３の半導体領域は前記第２の半導体領域に接する請求項１乃至請求項４いずれか一項記載の半導体装置。
  6. 前記第２の半導体領域の前記第１の接触面からの深さをｄ１（μｍ）、前記第１の半導体領域の第１導電型の不純物濃度をＤ（ｃｍ−３）とした場合に下記式が充足される請求項１乃至請求項５いずれか一項記載の半導体装置。
    ｄ１≧−５Ｅ−３４Ｄ２＋１Ｅ−１６Ｄ＋０．０７４・・・（式）
  7. 前記第１の電極と前記第１の半導体領域との間のコンタクトは、ショットキーコンタクトである請求項１乃至請求項６いずれか一項記載の半導体装置。
  8. 前記半導体層は炭化珪素層である請求項１乃至請求項７いずれか一項記載の半導体装置。
JP2016053102A 2016-03-16 2016-03-16 半導体装置 Active JP6505625B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016053102A JP6505625B2 (ja) 2016-03-16 2016-03-16 半導体装置
US15/243,525 US10566464B2 (en) 2016-03-16 2016-08-22 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016053102A JP6505625B2 (ja) 2016-03-16 2016-03-16 半導体装置

Publications (2)

Publication Number Publication Date
JP2017168663A JP2017168663A (ja) 2017-09-21
JP6505625B2 true JP6505625B2 (ja) 2019-04-24

Family

ID=59847706

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016053102A Active JP6505625B2 (ja) 2016-03-16 2016-03-16 半導体装置

Country Status (2)

Country Link
US (1) US10566464B2 (ja)
JP (1) JP6505625B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11502205B2 (en) 2020-03-24 2022-11-15 Kabushiki Kaisha Toshiba Semiconductor device having Schottky barrier diode

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109473482A (zh) * 2017-09-08 2019-03-15 创能动力科技有限公司 肖特基器件及其制造方法
DE102017121878A1 (de) * 2017-09-21 2019-03-21 Infineon Technologies Austria Ag Leistungsdiode
JP6827433B2 (ja) * 2018-03-02 2021-02-10 株式会社東芝 半導体装置
JP6995725B2 (ja) * 2018-09-19 2022-01-17 株式会社東芝 半導体装置
US11171248B2 (en) * 2019-02-12 2021-11-09 Semiconductor Components Industries, Llc Schottky rectifier with surge-current ruggedness
CN113728441A (zh) * 2019-04-19 2021-11-30 罗姆股份有限公司 SiC半导体装置
CN113228236A (zh) * 2019-07-29 2021-08-06 富士电机株式会社 碳化硅半导体装置以及碳化硅半导体装置的制造方法
CN113299732A (zh) * 2020-02-24 2021-08-24 珠海格力电器股份有限公司 半导体器件、芯片、设备和制造方法
CN112909098A (zh) * 2021-02-24 2021-06-04 光华临港工程应用技术研发(上海)有限公司 一种肖特基二极管及其制备方法
EP4290579A1 (en) * 2022-06-10 2023-12-13 Nexperia B.V. Semiconductor component and method of manufacturing thereof
CN117747429A (zh) * 2022-09-15 2024-03-22 无锡华润华晶微电子有限公司 一种jbs二极管结构及其制备方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3169604B2 (ja) 1990-11-30 2001-05-28 株式会社日立製作所 半導体装置
JP3943749B2 (ja) * 1999-02-26 2007-07-11 株式会社日立製作所 ショットキーバリアダイオード
JP4892787B2 (ja) * 2001-04-09 2012-03-07 株式会社デンソー ショットキーダイオード及びその製造方法
JP5101985B2 (ja) * 2007-10-23 2012-12-19 株式会社日立製作所 ジャンクションバリアショットキーダイオード
JP5612256B2 (ja) * 2008-10-16 2014-10-22 株式会社東芝 半導体装置
JP5428435B2 (ja) 2009-03-24 2014-02-26 株式会社デンソー ショットキーバリアダイオードを備えた半導体装置およびその製造方法
JP5175872B2 (ja) * 2010-01-21 2013-04-03 株式会社東芝 半導体整流装置
JP2011233614A (ja) * 2010-04-26 2011-11-17 Mitsubishi Electric Corp 炭化珪素半導体装置およびその製造方法
JP5550589B2 (ja) 2011-03-23 2014-07-16 株式会社東芝 半導体装置
JP5881322B2 (ja) * 2011-04-06 2016-03-09 ローム株式会社 半導体装置
JP2012227429A (ja) 2011-04-21 2012-11-15 Sanken Electric Co Ltd 半導体装置
JP5981859B2 (ja) * 2013-02-15 2016-08-31 株式会社豊田中央研究所 ダイオード及びダイオードを内蔵する半導体装置
JP2014236120A (ja) * 2013-06-03 2014-12-15 トヨタ自動車株式会社 半導体装置及びその製造方法
CN104282732B (zh) 2013-07-01 2017-06-27 株式会社东芝 半导体装置
JP2015032627A (ja) * 2013-07-31 2015-02-16 株式会社東芝 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11502205B2 (en) 2020-03-24 2022-11-15 Kabushiki Kaisha Toshiba Semiconductor device having Schottky barrier diode

Also Published As

Publication number Publication date
US10566464B2 (en) 2020-02-18
JP2017168663A (ja) 2017-09-21
US20170271528A1 (en) 2017-09-21

Similar Documents

Publication Publication Date Title
JP6505625B2 (ja) 半導体装置
US9577046B1 (en) Semiconductor device
JP5787853B2 (ja) 電力用半導体装置
US9337268B2 (en) SiC devices with high blocking voltage terminated by a negative bevel
JP6496992B2 (ja) 半導体装置
JP5665912B2 (ja) 半導体装置及びその製造方法
US9577117B2 (en) Super-junction schottky oxide pin diode having thin P-type layers under the schottky contact
JP6995725B2 (ja) 半導体装置
JP7305591B2 (ja) 半導体装置
TW201635560A (zh) 半導體裝置及其製造方法
US20200321478A1 (en) Trench junction barrier schottky diode with voltage reducing layer and manufacturing method thereof
US9224844B2 (en) Semiconductor device
JP7030665B2 (ja) 半導体装置
JP6460127B2 (ja) 半導体装置
JP6072349B2 (ja) 半導体素子
JP6523886B2 (ja) 半導体装置
JP5377548B2 (ja) 半導体整流装置
JP5692947B1 (ja) 半導体素子
JP5476439B2 (ja) ジャンクションバリアショットキーダイオード
JP2020047683A (ja) 半導体装置
US20160276441A1 (en) Semiconductor device
JP2008227113A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170912

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170914

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20170915

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180712

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180724

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180925

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190226

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190327

R150 Certificate of patent or registration of utility model

Ref document number: 6505625

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150