JP6072349B2 - 半導体素子 - Google Patents

半導体素子 Download PDF

Info

Publication number
JP6072349B2
JP6072349B2 JP2016505637A JP2016505637A JP6072349B2 JP 6072349 B2 JP6072349 B2 JP 6072349B2 JP 2016505637 A JP2016505637 A JP 2016505637A JP 2016505637 A JP2016505637 A JP 2016505637A JP 6072349 B2 JP6072349 B2 JP 6072349B2
Authority
JP
Japan
Prior art keywords
type semiconductor
semiconductor substrate
concentration
semiconductor
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016505637A
Other languages
English (en)
Other versions
JPWO2016071969A1 (ja
Inventor
冨田　昌明
昌明 冨田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Application granted granted Critical
Publication of JP6072349B2 publication Critical patent/JP6072349B2/ja
Publication of JPWO2016071969A1 publication Critical patent/JPWO2016071969A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Description

本発明は、半導体素子に関し、詳しくは、逆サージ耐量を改善する技術に関する。
半導体素子の一例であるダイオード、例えばショットキーバリアダイオード（以下、ＳＢＤと称する場合がある）は、半導体層と金属層とをショットキー接合させたショットキー障壁の整流作用を利用した半導体素子である。ＳＢＤは、一般的なｐｎ接合ダイオードよりも高速動作が可能で、順方向電圧降下が小さいという特性を持つ。
例えば、こうしたＳＢＤを備えたスイッチング電源では、非常時における緊急停止などを行うと、ｎ型半導体層から金属層に向けて印加される逆方向電圧が、ＳＢＤの耐圧上限（逆方向耐圧特性）を超えてしまうことがある。逆方向電圧が耐圧上限を超えてしまうとＳＢＤの特性が低下する懸念がある。
図７は、従来のショットキーバリアダイオードの一例を示す断面図である。図７に示すショットキーバリアダイオード１では、例えば、ｎ型半導体である半導体基板２を有する。半導体基板２は、例えばＳｉＣ（炭化ケイ素）から構成されている。半導体基板２の一主面２ａ側の一部には、半導体基板２の厚み方向に向かって所定の深さに設定された、ｐ型半導体からなるガードリング６が形成されている。そして、このガードリング６の一部と電気的に接続されるように、半導体基板２の一主面２ａ側に金属層３が形成されている。金属層３は、その底面３ａの一部がガードリング６に接し、それ以外の部分が一主面２ａに接することで、半導体基板２に対してショットキー接合されている。
ガードリング６は、互いに不純物濃度が異なるｐ＋型半導体部６ａおよびｐ−型半導体部６ｂから構成されている。ｐ−型半導体部６ｂは、ｐ＋型半導体部６ａの側面、および底面を覆うように形成されている。そして、ｐ＋型半導体部６ａが半導体基板２の一主面２ａ側に露出した部分のうちの一部、およびｐ−型半導体部６ｂが半導体基板２の一主面２ａ側に露出した部分のうちの一部が、それぞれ金属層３の底面３ａの一部に接している。
これによって、金属層３と半導体基板２との接合部の逆方向耐圧特性を改善することができる。
ここで、図７に示すダイオードとは別な構成として、例えば、非特許文献１に示すショットキーバリアダイオードがある。この非特許文献１では、逆サージ耐量の改善に関する記述がある。
Material Science Forum Vols.527-529(2006),pp1155-1158
しかしながら、非特許文献１とは異なる構成によって逆サージ耐量を改善することも考えられる。
本発明は、上述した技術とは異なる構成によって、半導体素子、例えばショットキーバリアダイオードにおける、ショットキー接合部の逆サージ耐量を改善することを目的とする。
前記課題を解決するために、本発明の一態様による半導体素子は、第一導電型である半導体基板と、前記半導体基板の一主面側の一部に形成された、前記第一導電型とは逆導電型の第二導電型である第一部位と、前記第一部位の一部と電気的に接続されるようにして、前記半導体基板の一主面側にショットキー接合された導電性の第二部位と、を少なくとも備え、
前記第一部位は、互いに不純物濃度が異なる第一濃度部と第二濃度部とからなり、前記第一濃度部および前記第二濃度部は、前記半導体基板の一主面側の一部に形成され、かつ、前記第一濃度部と前記第二濃度部の側面どうしが接してなり、さらに、前記第二部位の一部と電気的に接続されるようにして、前記第一部位の側面およびこれに連結する底面と接するように形成された第三部位を備えており、前記第三部位は、イントリンシックな部位であり、前記第一部位よりも電気抵抗値が高いことを特徴とする。
上記本発明の一態様による半導体素子において、例えば、前記第一濃度部および前記第二濃度部は、一方の側面全体と、他方の側面の一部とが接していてもよい。
上記本発明の一態様による半導体素子において、例えば、前記半導体基板はｎ型半導体であり、前記第一濃度部はｐ＋型半導体であり、前記第二濃度部はｐ−型半導体であり、前記第三部位は、ｐ−−型半導体、ｎ−−型半導体、またはｉ型半導体であってもよい。
また、本発明の他の一態様による半導体素子は、第一導電型である半導体基板と、前記半導体基板の一主面側の一部に形成された、前記第一導電型とは逆導電型の第二導電型である第一部位と、前記第一部位の一部と電気的に接続されるようにして、前記半導体基板の一主面側にショットキー接合された導電性の第二部位を含む半導体素子であって、 前記第一部位は、互いに不純物濃度が異なる第一濃度部と第二濃度部とからなり、前記第一濃度部および前記第二濃度部は、前記半導体基板の一主面側の一部に形成され、かつ、前記第一濃度部と前記第二濃度部の側面どうしが接してなり、さらに、前記第二部位の一部と電気的に接続されるようにして、前記第一部位の側面およびこれに連結する底面と接するように形成された第三部位を備えており、前記第三部位は、前記第一導電型または前記第二導電型であり、かつ、前記半導体基板および前記第一部位より不純物濃度が低く、前記第一部位および前記第三部位からなる構造体が、前記半導体基板の外周縁側に向かって、複数、互いに離間して配列され、前記複数の構造体は、前記半導体基板の外周縁側に近いものほど、半導体基板の厚み方向に向かって深いことを特徴とする。
上記本発明の他の一態様による半導体素子において、前記半導体基板はｎ型半導体であってもよく、前記第三部位の不純物濃度は、前記半導体基板よりも低くてもよい。
また、前記複数の構造体の各構造体において、前記第一部位の前記第一濃度部は平面視で前記第二濃度部に囲まれていてもよく、前記第一部位の前記第二濃度部は平面視で前記第三部位に囲まれていてもよく、前記各構造体は、平面視で他のいずれの構造体にも囲まれていなくてもよい。
さらに、前記第三部位は、前記第一導電型または前記第二導電型であってもよく、不純物濃度が０より大きく、かつ１×１０１５ｃｍ−３以下の範囲であってもよい。
また、本発明の他の一態様による半導体素子は、第一導電型である半導体基板と、前記半導体基板の一主面側の一部に形成された、前記第一導電型とは逆導電型の第二導電型である第一部位と、前記第一部位の一部と電気的に接続されるようにして、前記半導体基板の一主面側にショットキー接合された導電性の第二部位を含む半導体素子であって、前記半導体基板は炭化ケイ素からなり、前記第二部位の一部と電気的に接続されるようにして、前記第一部位の側面およびこれに連結する底面と接するように形成された第三部位を備えており、前記第三部位は、前記第一導電型または前記第二導電型であり、かつ、前記半導体基板および前記第一部位より不純物濃度が低く、不純物濃度が０より大きく、かつ１×１０１４ｃｍ−３以下の範囲であることを特徴とする。
上記本発明の他の一態様による半導体素子において、前記第三部位は、半導体基板の外周縁側に向かって丸みを帯びるように厚みを漸減させた構成を有していてもよい。
本発明の半導体素子によれば、第一部位の側面およびこれに連結する底面に接するように、第一部位よりも電気抵抗値が高い、イントリンシックな部位からなる第三部位を形成した。これにより、ショットキー接合された部分の半導体基板の電気抵抗値を、第三部位が形成された部分の半導体基板の電気抵抗値よりも小さくすることができる。よって、サージ電流を、より電気抵抗値の小さいショットキー接合部分に向けて確実に流すことができる。その結果、半導体素子の逆サージ耐量を改善することが可能になる。
また、本発明の半導体素子によれば、第二部位の一部と電気的に接続され、かつ第一部位の側面およびこれに連結する底面と接するように第三部位を形成し、この第三部位の不純物濃度を半導体基板あるいは第一部位の不純物濃度よりも低くした。これにより、ショットキー接合された部分の半導体基板の電気抵抗値を、第三部位が形成された部分の半導体基板の電気抵抗値よりも小さくすることができる。よって、サージ電流を、より電気抵抗値の小さいショットキー接合部分に向けて確実に流すことができる。その結果、半導体素子の逆サージ耐量を改善することが可能になる。
また、本発明の半導体素子によれば、半導体基板は炭化ケイ素からなり、また、第二部位の一部と電気的に接続されるようにして、第一部位の側面およびこれに連結する底面と接するように第三部位を形成し、この第三部位を、第一導電型または第二導電型として、不純物濃度を０より大きく、かつ１×１０１４ｃｍ−３以下の範囲にした。これにより、ショットキー接合された部分の半導体基板の電気抵抗値を、第三部位が形成された部分の半導体基板の電気抵抗値よりも小さくすることができる。よって、サージ電流を、より電気抵抗値の小さいショットキー接合部分に向けて確実に流すことができる。その結果、半導体素子の逆サージ耐量を改善することが可能になる。
本発明に係る半導体素子の一例であるショットキーバリアダイオードの第一実施形態およびその変形例における要部拡大断面図である。 本発明に係るショットキーバリアダイオードの第二実施形態およびその変形例における要部拡大断面図である。 従来のＪＢＳ（ジャンクションバリアショットキー）ダイオードにＰＲＳＭ（定格サージ逆電力）試験を実施した場合の、基板の周縁領域における電流の流れを示す分布図である。 従来のＪＢＳダイオードにＰＲＳＭ試験を実施した場合の、基板の周縁領域における温度の上昇を示す分布図である。 本発明に係るショットキーバリアダイオードにＰＲＳＭ試験を実施した場合の、基板の周縁領域における電流の流れを示す分布図である。 本発明に係るショットキーバリアダイオードにＰＲＳＭ試験を実施した場合の、基板の周縁領域における温度の上昇を示す分布図である。 従来のショットキーバリアダイオードの周縁領域の要部拡大断面図である。 本発明に係るショットキーバリアダイオードの他の実施形態の周縁領域の要部拡大断面図である。 本発明に係るショットキーバリアダイオードの他の実施形態の周縁領域の要部拡大断面図である。 本発明に係るショットキーバリアダイオードの他の実施形態の周縁領域の要部拡大断面図である。 本発明に係るショットキーバリアダイオードの他の実施形態の周縁領域の要部拡大断面図である。 本発明に係るショットキーバリアダイオードの他の実施形態の周縁領域の要部拡大平面図である。 本発明に係るショットキーバリアダイオードの他の実施形態の周縁領域の要部拡大平面図である。
次に図面を参照しながら、本発明の実施の形態の具体例としての実施例を説明するが、本発明は以下の実施例に限定されるものではない。
また、以下の図面を使用した説明において、図面は模式的なものであり、各寸法の比率等は現実のものとは異なることに留意すべきであり、理解の容易のために説明に必要な部材以外の図示は適宜省略されている。なお、以後の説明の理解を容易にするために、図面において、ダイオードの断面厚み方向をＺ軸方向、Ｚ軸方向と直交する平面方向をＸ軸方向およびＹ軸方向とする。
まず最初に、本実施形態で説明する半導体素子の一例として挙げるショットキーバリアダイオードについて、全体構成の概要を説明する。ショットキーバリアダイオードは、例えばｎ−型半導体からなる半導体基板の一主面に、金属層（バリアメタル）が形成されている。この金属層は、半導体基板に対してショットキー接合されている。この金属層の周縁部を環状に取り囲むように、半導体基板の周縁領域の一主面側にガードリングがある。
以下、本発明の特徴であるガードリングの内部構造を備えた半導体素子について図面を参照して詳細に説明する。
以下に説明する本発明の半導体素子の一例として挙げるショットキーバリアダイオードは、上述したショットキーバリアダイオードの全体構成のうち、ガードリング（ｐ型リサーフ層）を含むショットキーバリアダイオードの周縁領域における一構成例を挙げて説明するものである。よって、これら周縁領域よりも中心側の構成は特に限定されるものではない。
以下において、イントリンシックな（真性な）部位とは、ドーパント（不純物）を全く含まないか、ドーパントの濃度がｐ−型半導体やｎ−型半導体よりも、１桁以上低い半導体領域を意味する。イントリンシックな部位として、ｐ−−型半導体、ｎ−−型半導体、ｉ型半導体（真性半導体）を例示する。これらイントリンシックな部位は、具体的な不純物濃度の範囲として、０〜１×１０１５ｃｍ−３程度である。一方、ｐ−型半導体や、ｎ−型半導体は、不純物濃度の範囲として、１×１０１６ｃｍ−３以上である。こうした不純物濃度の違いにより、イントリンシックな部位（ｐ−−型半導体、ｎ−−型半導体、ｉ型半導体）は、ｐ−型半導体やｎ−型半導体と比べて電気抵抗値が１０倍以上高くなる。
（１）ショットキー接合部の第一実施形態
図１（ａ）は、本発明に係る半導体素子の一例であるショットキーバリアダイオードの周縁領域における一実施形態を示すＺ軸方向に沿った要部断面図である。
本実施形態に係るショットキーバリアダイオード（半導体素子）１０は、ｎ型（第一導電型）である半導体基板１１と、この半導体基板１１の一主面１１ａ側の一部に形成された、ｎ型とは逆導電型のｐ型（第二導電型）であるｐ型半導体部位（第一部位）１４と、ｐ型半導体部位１４の一部と電気的に接続されるようにして、半導体基板１１の一主面１１ａ側に形成された導電性の金属部位（第二部位）１２と、ｐ型半導体部位１４の一部と電気的に接続されるようにして、ｐ型半導体部位１４の側面およびこれに連結する底面と接するように形成されるとともに、半導体基板１１の一主面１１ａ側における金属部位１２の底面の一部と電気的に接続されるようにして形成された高抵抗部位（第三部位）１６と、を少なくとも備えている。高抵抗部位１６は、ｐ型半導体部位１４における半導体基板１１の一主面１１ａ側を除いた両側面とこれに連結する底面に接するように形成されている。
ｐ型半導体部位１４は、互いに不純物濃度が異なるｐ＋型半導体部（第一濃度部）１４ａと、ｐ−型半導体部（第二濃度部）１４ｂとからなる。ｐ＋型半導体部１４ａは、半導体基板１１の一主面１１ａ側の一部が金属部位１２と接している。ｐ−型半導体部１４ｂは、ｐ＋型半導体部１４ａの両側面に接している。更に、この両側面に連結する底面に接している。また、ｐ＋型半導体部１４ａのうち、半導体基板１１の一主面１１ａ側の一部が金属部位１２と接している。
ｐ−型半導体部１４ｂの一部には、半導体基板１１の一主面１１ａから所定の深さに広がる凹状部１４ｂ１が形成されている。そしてこの凹状部１４ｂ１を埋めるように、ｐ＋型半導体部１４ａが形成されている。ｐ＋型半導体部１４ａは、その一方の側面１４ａ１が、ｐ−型半導体部１４ｂの凹状部１４ｂ１の一方の側面１４ｂ２と接している。また、ｐ＋型半導体部１４ａの他方の側面１４ａ２が、ｐ−型半導体部１４ｂの凹状部１４ｂ１の他方の側面１４ｂ３と接している。更に、ｐ＋型半導体部１４ａの底面１４ａ３が、ｐ−型半導体部１４ｂの凹状部１４ｂ１の底面１４ｂ４と接している。
ここで、ｐ＋型半導体部１４ａとｐ−型半導体部１４ｂとが接する側面１４ａ１および側面１４ｂ２は、本明細書において、図示例のように垂直に延びる場合について説明する。しかし、側面は、垂直に延びる場合に限られるものではなく、少なくとも、側方に向いてｐ＋型半導体部１４ａとｐ−型半導体部１４ｂとが相互に接する面であればよく、例えば、傾斜面や湾曲面などであってもよい。この場合、底面は、これら傾斜面や湾曲面の底部付近の領域であればよい。
また、こうしたｐ＋型半導体部１４ａやｐ−型半導体部１４ｂは、一般に半導体基板１１の一主面１１ａ側から不純物をドープすることによって形成されている。そのため、これらｐ−型半導体部１４ｂの凹状部１４ｂ１と、ｐ＋型半導体部１４ａとの間に、必ずしも明瞭な界面が形成されているわけではない。図１（ａ）の断面図におけるｐ＋型半導体部１４ａとｐ−型半導体部１４ｂとの境目を実線によって表しているが、この実線は、各部の構成を明確にするために便宜的に描かれているものである。そのため、実際には、互いに異なる不純物濃度の領域が明瞭な界面をもたずに広がっている。こうした互いに不純物濃度の異なる領域の実際の状態は、後述する変形例、あるいは実施形態においても同様であり、図面において各部を区画する線のように図示されていても、実際に明瞭な界面が存在するとは限らない。
高抵抗部位１６は、ｐ−型半導体部１４ｂにおける半導体基板１１の一主面１１ａ側を除いた両側面１４ｂ５、１４ｂ６と、これに連結する底面１４ｂ７に接するように形成されている。また、高抵抗部位１６における半導体基板１１の一主面１１ａ側の一部は、金属部位１２の底面１２ａの一部と接している。ｐ型半導体部位１４は、その底面が半導体基板１１の一主面１１ａから所定の深さに位置するように形成されている。そして、高抵抗部位１６は、その底面がｐ型半導体部位１４の底面よりも半導体基板１１の厚み方向（Ｚ軸方向）に深い位置に形成されている。
本実施形態においては、高抵抗部位１６は、ｐ−型半導体部１４ｂを構成するｐ−型半導体よりも不純物濃度が低くなるように形成されたイントリンシックな部位の一例であるｐ−−型半導体から構成される。高抵抗部位１６は、不純物濃度の範囲として、１×１０１５ｃｍ−３以下である。一方、高抵抗部位１６に隣接するｐ＋型半導体部１４ａや、ｐ−型半導体部１４ｂは、不純物濃度の範囲として、例えば１×１０１６ｃｍ−３以上である。こうした不純物濃度の違いによって、高抵抗部位１６の電気抵抗値は、ｐ＋型半導体部１４ａやｐ−型半導体部１４ｂの電気抵抗値と比べて、例えば１０倍以上高くすることができる。
こうした構成によって、金属部位１２に対してショットキー接合された部分における半導体基板１１の電気抵抗値を、高抵抗部位（第三部位）１６が形成された部分における半導体基板１１の電気抵抗値よりも小さくすることができる。
半導体基板１１は、ＳｉＣ（炭化ケイ素）基板やＳｉ（ケイ素）基板を用いることができる。特に、ＳｉＣ基板を用いて構成されたショットキーバリアダイオードは、Ｓｉ基板を用いて構成されたショットキーバリアダイオードと比較して、逆回復時間が極めて短く高速スイッチングが可能であり、また、逆回復時間が小さいため、スイッチング損失を低減できる。さらに、Ｓｉ基板を用いて構成されたショットキーバリアダイオードの逆回復時間は、温度上昇に伴って長くなるのに対して、ＳｉＣ基板を用いて構成されたショットキーバリアダイオードの逆回復時間は、温度に依存せずほぼ一定であるため、高温動作時であってもスイッチング損失が増加しない。よって、半導体基板１１は、Ｓｉ基板を用いる場合に比べてＳｉＣ基板を用いる場合のほうがより有用である。
なお、本実施形態では、ｎ型半導体である半導体基板１１と金属部位１２とがショットキー接合される場合について説明している。しかし、半導体基板１１の一主面１１ａ側に、例えば低濃度の不純物を含んだｎ−型半導体をエピタキシャル成長などによって積層し、このｎ−型半導体と金属部位１２とがショットキー接合された構成であってもよい。
金属部位１２を構成する材料としては、例えば、Ａｌ（アルミニウム）、Ｍｏ（モリブデン）、Ｔｉ（チタン）等が知られており、これらの金属単体、あるいはこれら金属のうち少なくとも１つを含む合金から形成されている。
図１に示すショットキーバリアダイオード１０によれば、ｐ型半導体部位１４を構成するｐ−型半導体部１４ｂの両側面およびこれに連結する底面を、ｐ−型半導体部１４ｂよりも電気抵抗値が高い高抵抗部位１６で覆うことによって、金属部位１２がｐ型半導体部位１４と接する部分よりも、金属部位１２と半導体基板１１とがショットキー接合された部分のほうが、電気抵抗値を小さくできる。
従来のショットキーバリアダイオードにおいては、半導体基板と金属層とのショットキー接合部から空乏層が広がりきってしまうと、ショットキーバリアダイオードの周縁領域への電界集中が緩和されず、逆サージ耐量は低下する。
しかし、上述したような構成の本発明のショットキーバリアダイオード１０によれば、ｐ型半導体部位１４における半導体基板１１の一主面１１ａ側を除いた両側面およびこれに連結する底面を高抵抗部位１６で覆うことによって、金属部位１２と半導体基板１１とがショットキー接合された接合部の電気抵抗値を、金属部位１２とｐ型半導体部位１４とが接する部分や、金属部位１２と高抵抗部位１６とが接する部分よりも小さくすることができるため、サージ電流は、より電気抵抗値の小さいショットキー接合部に向けて流れる。その結果、ショットキーバリアダイオード１０の逆サージ耐量を改善することが可能になる。このような本発明のショットキーバリアダイオード１０を、例えばスイッチング電源に適用すれば、非常時における緊急停止などによって過大な逆方向電圧が生じても、ショットキーバリアダイオード１０の機能低下を防止することが可能になる。
（２）ショットキー接合部の第一実施形態の変形例
上述した第一実施形態のショットキーバリアダイオードの変形例を図１（ｂ）〜（ｅ）に示す。なお、図１（ａ）に示す第一実施形態と同様の構成には同一の番号を付し、その説明は省略する。
図１（ｂ）に示すショットキーバリアダイオード１０では、ｐ＋型半導体部１４ａにおける半導体基板１１の一主面１１ａ側の一部に対し、金属部位１２の底面の一部が接している。そして、ｐ−型半導体部１４ｂは、半導体基板１１の周縁側の側面の下部からｐ＋型半導体部１４ａの底面の一部までを覆い、金属部位１２には接しない構成となっている。そして、高抵抗部位１６は、ｐ＋型半導体部１４ａの一方の側面およびこれに連結する底面の一部、ｐ−型半導体部１４ｂの一方の側面の一部およびこれに連結する底面全体および他方の側面全体を、それぞれ覆う構成となっている。このような構成にした場合には、ｐ−型半導体部１４ｂの体積は、図１（ａ）に示した構成と比較して小さくなる。これにより、ｐ−型半導体部１４ｂを形成する際のドーパントの打ち込みによって受けるダメージの範囲を狭め、結晶構造の乱れ等の発生を少なくすることができる。
図１（ｃ）に示すショットキーバリアダイオード１０では、ｐ＋型半導体部１４ａにおける半導体基板１１の一主面１１ａ側の一部に対し、金属部位１２の底面の一部が接している。また、半導体基板１１の一主面１１ａ側においてｐ＋型半導体部１４ａの側面の一部と接するようにｐ−型半導体部１４ｂが形成されている。ｐ−型半導体部１４ｂは、ｐ＋型半導体部１４ａよりも半導体基板１１の周縁側に形成され、金属部位１２およびｐ＋型半導体部１４ａの底面には接しない構成となっている。また、ｐ−型半導体部１４ｂは、ｐ＋型半導体部１４ａの厚みよりも薄くなるように形成されている。高抵抗部位１６は、ｐ＋型半導体部１４ａの一方の側面およびこれに連結する底面全体とこれに連結する他方の側面の一部、ｐ−型半導体部１４ｂの底面全体および他方の側面全体を、それぞれ覆う構成となっている。このように、ｐ−型半導体部１４ｂをｐ＋型半導体部１４ａの厚みよりも薄くなるように形成した場合には、ｐ−型半導体部１４ｂを形成する際のドーパントの打ち込みによって受けるダメージの深さ方向の範囲を狭め、結晶構造の乱れ等の発生を少なくすることができる。
図１（ｄ）に示すショットキーバリアダイオード１０では、ｐ＋型半導体部１４ａにおける半導体基板１１の一主面１１ａ側の一部に対し、金属部位１２の底面の一部が接している。また、半導体基板１１の一主面１１ａ側においてｐ＋型半導体部１４ａの側面の一部と接するようにｐ−型半導体部１４ｂが形成されている。ｐ−型半導体部１４ｂは、ｐ＋型半導体部１４ａよりも半導体基板１１の周縁側に形成され、金属部位１２およびｐ＋型半導体部１４ａの底面には接しない構成となっている。また、ｐ−型半導体部１４ｂは、ｐ＋型半導体部１４ａの厚みよりも厚くなるように形成されている。高抵抗部位１６は、ｐ＋型半導体部１４ａの一方の側面およびこれに連結する底面全体、ｐ−型半導体部１４ｂの一方の側面の一部とこれに連結される底面全体および他方の側面全体を、それぞれ覆う構成となっている。このように、ｐ−型半導体部１４ｂをｐ＋型半導体部１４ａの厚みよりも厚くなるように形成した場合には、半導体基板１１の一主面１１ａ側を平坦化させるために、半導体基板１１の一主面１１ａ側の厚みを減じるなどの工程を行った場合でも、ｐ−型半導体部１４ｂの厚みをｐ＋型半導体部１４ａの厚みよりも厚くなるように保つことができるので、ｐ−型半導体部１４ｂが必要以上に薄厚化されて漏れ電流が増大することを防止できる。また、ｐ−型半導体部１４ｂをｐ＋型半導体部１４ａの厚みよりも厚くなるように形成した場合には、半導体基板１１の周縁領域での漏れ電流をより一層低減することができる。
図１（ｅ）に示すショットキーバリアダイオード１０では、半導体基板１１はＳｉＣから形成されている。そして、半導体基板１１の一主面１１ａ側の一部にｐ型半導体部位１４が形成されている。また、ｐ＋型半導体部１４ａにおける半導体基板１１の一主面１１ａ側の一部に対し、金属部位１２の底面の一部が接している。このｐ型半導体部位１４は、半導体基板１１の周縁に接しないように形成されている。そして、ｐ型半導体部位１４における半導体基板１１の一主面１１ａ側を除いた両側面およびこれに連結する底面全体が、高抵抗部位１６によって覆われている。高抵抗部位１６は、不純物濃度が０より大きく、かつ１×１０１４ｃｍ−３以下の範囲となるように形成されている。
この実施形態においては、ｐ型半導体部１４をｐ−型半導体やｐ＋型半導体などに分けずに１つの部位で構成している。この実施形態におけるｐ型半導体部１４の不純物濃度は、例えばｐ−型半導体と同一であればよい。このような実施形態では、ｐ型半導体部１４を不純物濃度の異なる複数の部位にするのではなく、１つの部位で構成することによって、製造工程を簡略にすることができる。また、ドーパントを打ち込みむ範囲も小さくなるので、結晶構造の乱れ等の発生を少なくすることができる。
（３）ショットキー接合部の第二実施形態
次に、第二実施形態に係るショットキーバリアダイオードについて説明する。なお、上述した第一実施形態に係るショットキーバリアダイオードと同一の構成要素には同一の符号を付して、その詳細な説明は省略する。
図２（ａ）は、本発明に係るショットキーバリアダイオードの周縁領域における要部断面図である。
上述した第一実施形態においては、高抵抗部位１６としてｐ−−型半導体を用いているが、以下の第二実施形態に係るショットキーバリアダイオード２０では、高抵抗部位１７としてｎ−−型半導体を用いている。
第二実施形態に係るショットキーバリアダイオード２０は、ｎ型である半導体基板１１と、この半導体基板１１の一主面１１ａ側の一部に形成された、ｎ型とは逆導電型のｐ型（であるｐ型半導体部位１４と、ｐ型半導体部位１４の一部と電気的に接続されるようにして、半導体基板１１の一主面１１ａ側に形成された導電性の金属部位１２と、ｐ型半導体部位１４の一部と電気的に接続されるようにして、ｐ型半導体部位１４の側面およびこれに連結する底面と接するように形成されるとともに、半導体基板１１の一主面１１ａ側における金属部位１２の底面の一部と電気的に接続されるようにして形成された高抵抗部位１７と、を少なくとも備えている。高抵抗部位１７は、ｐ型半導体部位１４における半導体基板１１の一主面１１ａ側を除いた両側面とこれに連結する底面に接するように形成されている。
ｐ型半導体部位１４は、互いに不純物濃度が異なるｐ＋型半導体部１４ａと、ｐ−型半導体部１４ｂとからなる。ｐ＋型半導体部１４ａは、半導体基板１１の一主面１１ａ側の一部が金属部位１２と接している。ｐ＋型半導体部１４ａは、ｐ＋型半導体部１４ａにおける半導体基板１１の一主面１１ａ側を除いた両側面とこれに連結する底面に接するように形成されている。また、ｐ＋型半導体部１４ａにおける半導体基板１１の一主面１１ａ側の一部は、金属部位１２と接している。
高抵抗部位１７は、ｐ−型半導体部１４ｂにおける半導体基板１１の一主面１１ａ側を除いた両側面とこれに連結する底面に接するように形成されている。また、高抵抗部位１７における半導体基板１１の一主面１１ａ側の一部は、金属部位１２の底面の一部と接している。ｐ型半導体部位１４は、その底面が半導体基板１１の一主面１１ａから所定の深さに位置するように形成されている。そして、高抵抗部位１７は、その底面がｐ型半導体部位１４の底面よりも半導体基板１１の厚み方向（Ｚ軸方向）に深い位置に形成されている。
本実施形態においては、高抵抗部位１７は、ｐ−型半導体部１４ｂを構成するｐ−型半導体よりも不純物濃度が低くなるように形成されたイントリンシックな部位の一例であるｐ−−型半導体から構成される。高抵抗部位１７は、不純物濃度の範囲として、１×１０１５ｃｍ−３以下である。一方、高抵抗部位１７に隣接するｐ＋型半導体部１４ａや、ｐ−型半導体部１４ｂは、不純物濃度の範囲として、例えば１×１０１６ｃｍ−３以上である。こうした不純物濃度の違いによって、高抵抗部位１６の電気抵抗値は、ｐ＋型半導体部１４ａやｐ−型半導体部１４ｂの電気抵抗値と比べて、例えば１０倍以上高くすることができる。
なお、本実施形態では、ｎ型半導体である半導体基板１１と金属部位１２とがショットキー接合される場合について説明している。しかし、半導体基板１１の一主面１１ａ側に、例えば低濃度の不純物を含んだｎ−型半導体をエピタキシャル成長などによって積層し、このｎ−型半導体と金属部位１２とがショットキー接合された構成であってもよい。
金属部位１２を構成する材料としては、例えば、Ａｌ、Ｍｏ、Ｔｉ等が知られており、これらの金属単体、あるいはこれら金属のうち少なくとも１つを含む合金から形成されている。
図２に示すショットキーバリアダイオード２０によれば、ｐ型半導体部位１４を構成するｐ−型半導体部１４ｂの両側面およびこれに連結する底面を、半導体基板１１を構成するｎ−型半導体よりも電気抵抗値が高いｐ−−型半導体からなる高抵抗部位１７で覆うことによって、金属部位１２がｐ型半導体部位１４と接する部分よりも、金属部位１２と半導体基板１１とがショットキー接合された部分のほうが、電気抵抗値を小さくできる。よって、サージ電流は、より電気抵抗値の小さいショットキー接合部に向けて流れる。その結果、ショットキーバリアダイオード１０の逆サージ耐量を改善することが可能になる。
（２）ショットキー接合部の第二実施形態の変形例
上述した第二実施形態のショットキーバリアダイオードの変形例を図２（ｂ）〜（ｅ）に示す。なお、図２（ａ）に示す第二実施形態と同様の構成には同一の番号を付し、その説明は省略する。
図２（ｂ）に示すショットキーバリアダイオード２０では、ｐ＋型半導体部１４ａにおける半導体基板１１の一主面１１ａ側の一部に対し、金属部位１２の底面の一部が接している。そして、ｐ−型半導体部１４ｂは、半導体基板１１の周縁側の側面の下部からｐ＋型半導体部１４ａの底面の一部まで覆い、金属部位１２には接しない構成となっている。そして、高抵抗部位１７は、ｐ＋型半導体部１４ａの一方の側面およびこれに連結する底面の一部、ｐ−型半導体部１４ｂの一方の側面の一部およびこれに連結する底面全体および他方の側面全体を、それぞれ覆う構成となっている。このような構成にした場合には、ｐ−型半導体部１４ｂの体積は、図２（ａ）に示した構成と比較して小さくなる。これにより、ｐ−型半導体部１４ｂを形成する際のドーパントの打ち込みによって受けるダメージの範囲を狭め、結晶構造の乱れ等の発生を少なくすることができる。
図２（ｃ）に示すショットキーバリアダイオード２０では、ｐ＋型半導体部１４ａにおける半導体基板１１の一主面１１ａ側の一部に対し、金属部位１２の底面の一部が接している。また、半導体基板１１の一主面１１ａ側においてｐ＋型半導体部１４ａの側面の一部と接するようにｐ−型半導体部１４ｂが形成されている。ｐ−型半導体部１４ｂは、ｐ＋型半導体部１４ａよりも半導体基板１１の周縁側に形成され、金属部位１２およびｐ＋型半導体部１４ａの底面には接しない構成となっている。また、ｐ−型半導体部１４ｂは、ｐ＋型半導体部１４ａの厚みよりも薄くなるように形成されている。高抵抗部位１７は、ｐ＋型半導体部１４ａの一方の側面およびこれに連結する底面全体とこれに連結する他方の側面の一部、ｐ−型半導体部１４ｂの底面全体および他方の側面全体を、それぞれ覆う構成となっている。このように、ｐ−型半導体部１４ｂをｐ＋型半導体部１４ａの厚みよりも薄くなるように形成した場合には、ｐ−型半導体部１４ｂを形成する際のドーパントの打ち込みによって受けるダメージの深さ方向の範囲を狭め、結晶構造の乱れ等の発生を少なくすることができる。
図２（ｄ）に示すショットキーバリアダイオード２０では、ｐ＋型半導体部１４ａにおける半導体基板１１の一主面１１ａ側の一部に対し、金属部位１２の底面の一部が接している。また、半導体基板１１の一主面１１ａ側においてｐ＋型半導体部１４ａの側面の一部と接するようにｐ−型半導体部１４ｂが形成されている。ｐ−型半導体部１４ｂは、ｐ＋型半導体部１４ａよりも半導体基板１１の周縁側に形成され、金属部位１２およびｐ＋型半導体部１４ａの底面には接しない構成となっている。また、ｐ−型半導体部１４ｂは、ｐ＋型半導体部１４ａの厚みよりも厚くなるように形成されている。高抵抗部位１７は、ｐ＋型半導体部１４ａの一方の側面およびこれに連結する底面全体、ｐ−型半導体部１４ｂの一方の側面の一部とこれに連結される底面全体および他方の側面全体を、それぞれ覆う構成となっている。このように、ｐ−型半導体部１４ｂをｐ＋型半導体部１４ａの厚みよりも厚くなるように形成した場合には、半導体基板１１の一主面１１ａ側を平坦化させるために、半導体基板１１の一主面１１ａ側の厚みを減じるなどの工程を行った場合でも、ｐ−型半導体部１４ｂの厚みをｐ＋型半導体部１４ａの厚みよりも厚くなるように保つことができるので、ｐ−型半導体部１４ｂが必要以上に薄厚化されて漏れ電流が増大することを防止できる。また、ｐ−型半導体部１４ｂをｐ＋型半導体部１４ａの厚みよりも厚くなるように形成した場合には、半導体基板１１の周縁領域での漏れ電流をより一層低減することができる。
図２（ｅ）に示すショットキーバリアダイオード２０では、半導体基板１１はＳｉＣから形成されている。そして、半導体基板１１の一主面１１ａ側の一部にｐ型半導体部位１４が形成されている。また、ｐ型半導体部１４における半導体基板１１の一主面１１ａ側の一部に対し、金属部位１２の底面の一部が接している。このｐ型半導体部位１４は、半導体基板１１の周縁に接しないように形成されている。そして、ｐ型半導体部位１４における半導体基板１１の一主面１１ａ側を除いた両側面およびこれに連結する底面全体が、高抵抗部位１７によって覆われている。高抵抗部位１６は、不純物濃度が０より大きく、かつ１×１０１４ｃｍ−３以下の範囲となるように形成されている。
この実施形態においては、ｐ型半導体部１４をｐ−型半導体やｐ＋型半導体などに分けずに１つの部位で構成している。この実施形態におけるｐ型半導体部１４の不純物濃度は、例えばｐ−型半導体と同一であればよい。このような実施形態では、ｐ型半導体部１４を不純物濃度の異なる複数の部位にするのではなく、１つの部位で構成することによって、製造工程を簡略にすることができる。また、ドーパントを打ち込みむ範囲も小さくなるので、結晶構造の乱れ等の発生を少なくすることができる。
（５）ショットキー接合部の他の実施形態
以下、本発明に係る半導体素子の一例であるショットキーバリアダイオードのショットキー接合部について、幾つかの変形例を例示するが、本発明はこれらの形態に限定されるものではない。なお、上述した第一実施形態に係るショットキーバリアダイオードと同一の構成要素には同一の符号を付して、その詳細な説明は省略する。
図８に示すショットキーバリアダイオード３０は、ｎ型である半導体基板１１と、この半導体基板１１の一主面１１ａ側の一部に形成された、ｎ型とは逆導電型のｐ型であるｐ型半導体部位１４と、ｐ型半導体部位１４の一部と電気的に接続されるようにして、半導体基板１１の一主面１１ａ側に形成された導電性の金属部位１２と、ｐ型半導体部位の一部と電気的に接続されるようにして、ｐ型半導体部位１４の側面およびこれに連結する底面と接するように形成された高抵抗部位１７と、を少なくとも備えている。
また、ｐ型半導体部位１４は、互いに不純物濃度が異なるｐ＋型半導体部１４ａと、ｐ−型半導体部１４ｂとからなる。そして、高抵抗部位１７は、ｐ−型半導体部１４ｂにおける半導体基板１１の一主面１１ａ側を除いた両側面とこれに連結する底面に接するように形成されている。
そして、本実施形態においては、高抵抗部位１７は、ｐ−型半導体部１４ｂを構成するｐ−型半導体よりも不純物濃度が低くなるように形成されたイントリンシックな部位の一例であるｎ−−型半導体から構成される。こうしたイントリンシックな部位である高抵抗部位１７は、不純物濃度の範囲として、１×１０１５ｃｍ−３以下である。一方、隣接するｐ＋型半導体部１４ａやｐ−型半導体部１４ｂは、不純物濃度の範囲として、例えば１×１０１６ｃｍ−３以上である。こうした不純物濃度の違いによって、高抵抗部位１７の電気抵抗値は、ｐ＋型半導体部１４ａやｐ−型半導体部１４ｂの電気抵抗値と比べて、例えば１０倍以上高い。
さらに、本実施形態においては、これらｐ＋型半導体部１４ａ、ｐ−型半導体部１４ｂ、および高抵抗部位１７からなる構造体を、半導体基板１１の周縁側に向かって、複数、互いに離間させて配列した構成としている。これら構造体は、半導体基板１１の周縁領域よりも中心側に形成されたものだけが金属部位１２に接し、それよりも周縁側に形成された構造体は、金属部位１２に接しない構成となっている。また、金属部位１２に接する構造体よりも周縁側に形成された構造体のほうが幅が狭くなるように形成されている。そして、高抵抗部位１７は、それぞれの構造体におけるｐ−型半導体部１４ｂにおける半導体基板１１の一主面１１ａ側を除いた両側面とこれに連結する底面に接するように形成されている。
ｐ−型半導体部１４ｂの不純物濃度と耐圧との関係において、ｐ−型半導体部１４ｂ、および高抵抗部位１７からなる構造体を、半導体基板１１の周縁側に向かってより多く配列するほど、ｐ−型半導体部１４ｂの不純物濃度と耐圧との関係において、耐圧が最も高い値をとる不純物濃度の範囲が広っていく。このため、本実施形態のように、ｐ−型半導体部１４ｂ、および高抵抗部位１７からなる構造体を、半導体基板１１の周縁側に向かって複数配列することにより、半導体基板１１に含まれる不純物濃度の面内分布にばらつきがあったとしても、耐圧を高く保つことができる。一方で、こうしたｐ−型半導体部１４ｂ、および高抵抗部位１７からなる構造体の数を多くすると、ショットキーバリアダイオード３０のサイズが大きくなってしまうため、半導体基板１１のサイズに応じた数にすることが好ましい。例えば、本実施形態のように２つ程度の構造体を設けることができる。
図９に示すショットキーバリアダイオード４０は、図８のショットキーバリアダイオード３０の構成と一部が同じである。本実施形態では、ｐ＋型半導体部（第一濃度部）１４ａ、ｐ−型半導体部（第二濃度部）１４ｂ、および高抵抗部位１７からなる構造体を、Ｘ軸方向に沿った半導体基板１１の周縁側に向かって、複数、互いに離間させて配列した構成としている。さらに、これら構造体は、半導体基板１１の周縁領域に近いものほど、半導体基板１１の厚み方向に向かって深くなるように形成したものである。そして、高抵抗部位１７は、それぞれの構造体におけるｐ−型半導体部（第二濃度部）１４ｂにおける半導体基板１１の一主面１１ａ側を除いた両側面とこれに連結する底面に接するように形成されている。
本実施形態では、図８に示す実施形態と比較して、ｐ＋型半導体部１４ａ、ｐ−型半導体部１４ｂ、および高抵抗部位１７からなる構造体を、半導体基板１１の周縁領域に近いものほど、半導体基板１１の厚み方向に向かって深くなるように形成している。例えば、半導体基板１１におけるこの構造体を形成した部分以外に、これらそれぞれの構造体と同じ深さまでドーパントを打ち込む工程がある場合に、この工程と一緒にこれらそれぞれの深さの構造体を形成することで、製造工程を複雑化せずに、これら構造体を容易に形成することができる。
図１３に示すショットキーバリアダイオード８０は、図８のショットキーバリアダイオード３０の構成と一部が同じである。本実施形態では、ｐ型半導体部１４を、Ｘ軸方向に沿った半導体基板１１の周縁側に向かって、複数、互いに離間させて配列し、金属部位１２に接するｐ＋型半導体部１４ａ、ｐ−型半導体部１４ｂとともに、１つの高抵抗部位１７で覆っている。
こうした図１３に示すようなショットキーバリアダイオード８０は、図８のショットキーバリアダイオード３０と比較して、金属部位１２に接するｐ型半導体部１４以外のｐ型半導体部１４をｐ−型半導体部やｐ＋型半導体部などに分けずに１層で構成している。これによって、製造工程を簡略にすることができる。なお、この実施形態におけるｐ型半導体部１４の不純物濃度は、例えばｐ−型半導体部と同一であればよい。
図１０に示すショットキーバリアダイオード５０は、ｎ型（第一導電型）である半導体基板１１と、この半導体基板１１の一主面１１ａ側の一部に形成された、ｎ型とは逆導電型のｐ型（第二導電型）であるｐ型半導体部位（第一部位）１４と、ｐ型半導体部位１４の一部と電気的に接続されるようにして、半導体基板１１の一主面１１ａ側に形成された導電性の金属部位（第二部位）１２とを備えている。そして、高抵抗部位１７は、ｐ型半導体部１４における半導体基板１１の一主面１１ａ側を除いた両側面とこれに連結する底面に接するように形成されている。
また、ｐ型半導体部位１４は、互いに不純物濃度が異なるｐ＋型半導体部（第一濃度部）１４ａと、ｐ−型半導体部（第二濃度部）１４ｂとからなる。高抵抗部位１７は、ｐ＋型半導体部（第一濃度部）１４ａと、ｐ−型半導体部（第二濃度部）１４ｂとからなるｐ型半導体部位１４における半導体基板１１の一主面１１ａ側を除いた両側面とこれに連結する底面に接するように形成されている。
そして、本実施形態においては、これらｐ＋型半導体部（第一濃度部）１４ａ、ｐ−型半導体部（第二濃度部）１４ｂからなる構造体を、Ｘ軸方向に沿った半導体基板１１の周縁側に向かって、複数、互いに離間させて配列した構成としている。これら構造体は、半導体基板１１の周縁領域よりも中心側に形成されたものだけが金属部位１２に接し、それよりも周縁側に形成された構造体は、金属部位１２に接しない構成となっている。また、金属部位１２に接する構造体よりも周縁側に形成された構造体のほうが幅が狭くなるように形成されている。
さらに、それぞれの構造体におけるｐ−型半導体部（第二濃度部）１４ｂにおける半導体基板１１の一主面１１ａ側を除いた両側面とこれに連結する底面に接するように複数の構造体に共通な高抵抗部位１７が形成されている。高抵抗部位１７は、ｎ−−型半導体から構成されている。そして、この高抵抗部位１７は、半導体基板１１の周縁側に向かって丸みを帯びるように厚みを漸減させた構成となっている。
図１１に示すショットキーバリアダイオード６０は、図１０のショットキーバリアダイオード５０の構成と一部が同じである。このショットキーバリアダイオード６０においては、高抵抗部位１７は、Ｘ軸方向に沿った半導体基板１１の周縁領域の端部において、半導体基板１１の周縁側から所定の距離だけ離れた位置に向かって丸みを帯びるように膨らませ、厚みを増加させた構成となっている。
図１２に示すショットキーバリアダイオード７０では、半導体基板１１の一主面１１ａを上から平面視（Ｘ軸方向およびＹ軸方向）した時に、ｐ＋型半導体部（第一濃度部）１４ａ、ｐ−型半導体部（第二濃度部）１４ｂ、および高抵抗部位１７からなる構造体を、半導体基板１１の周縁側に沿って、島状に複数、配列形成したものである。
以下、本発明の効果を検証した実施例を従来例との対比で示す。
本検証においては、逆サージ耐量の指標として、ＰＲＳＭ試験を実施した場合の、基板の周縁領域における電流の流れと温度の上昇をシミュレーションした。
図３、図４は、従来例として図７に示した従来のＪＢＳ構造のショットキーバリアダイオードにＰＲＳＭ試験を行った場合の、基板の周縁領域における電流の流れ（図３）と、温度上昇の分布（図４）とを時間の経過（５μｓｅｃ，８μｓｅｃ，２０μｓｅｃ）とともに示した分布図である。
図３、図４に示す分布図において、上部中央に金属層３が示され、その両側にガードリング６が示されている。この図３、図４におけるショットキーバリアダイオードは、図７に示す従来のショットキーバリアダイオードに対応する。
図３、図４に示すシミュレーション結果によれば、試験開始から時間が５μｓｅｃ、８μｓｅｃ、１１μｓｅｃと経過しても、電流の流れはＸ軸方およびＹ軸方向のショットキー接合面全体には広がらず、ガードリング６が形成された部分に集中している（図３）。そして、電流の流れはＸ軸方およびＹ軸方向のショットキー接合面全体に広がらないため、試験開始から時間が５μｓｅｃ、８μｓｅｃ、１１μｓｅｃと経過するに従って、半導体基板のガードリング６付近での温度が、電流の集中によって大きく上昇した（図４）。半導体基板のガードリング６付近での温度は、最も高い部分で６００〜７００℃となった。
なお、定格サージ逆電力としては０．１ｋｗないし０．２ｋｗであった。
図５、図６は、本発明の実施例として、図１（ａ）に示したショットキーバリアダイオード（半導体素子）に、同様に定格サージ逆電力（ＰＲＳＭ）試験を行った場合の、基板の周縁領域における電流の流れ（図５）と温度上昇の分布（図６）をシミュレーションして、時間の経過（５μｓｅｃ，８μｓｅｃ，２０μｓｅｃ）とともに示した分布図である。なお、本実施例のショットキーバリアダイオードにおいて、ｐ＋型半導体部１４の側面と底面とを覆うｐ−−型半導体からなる高抵抗部位１６を形成した場合を想定した。図５、図６に示す分布図において、上部中央に金属部位１２が示され、その両側にガードリングであるｐ型半導体部位１４が示されている。この図５、図６におけるショットキーバリアダイオードは、図１（ａ）に示す本発明のショットキーバリアダイオードに対応する。
図６に示した結果によれば、時間が５μｓｅｃ、８μｓｅｃ、２０μｓｅｃと経過するにつれて、電流の流れは金属部位１２が形成されたショットキー接合面全体に広がり、ｐ型半導体部位１４への電流の集中が緩和された。この電流の流れのショットキー接合面全体への広がりに伴って、ショットキー接合面全体の温度分布が均一化された。これによって、ｐ型半導体部位１４の近傍の温度上昇が、図３、図４に示す従来例に対して緩和された（図６）。半導体基板のガードリング６付近での温度は、図４に示す従来例と比べて５０〜１００℃程度低下した。
以上の結果から、従来例のショットキーバリアダイオードではガードリング付近での温度上昇によって特性低下が生じる虞があるが、本発明のショットキーバリアダイオードでは、ショットキー接合面全体の温度分布の均一化によって、特性低下が生じないというシミュレーション結果が得られた。また、定格サージ逆電力としては１ｋｗないし２ｋｗとなり、従来例に対して大きく改善された。
１０・・ショットキーバリアダイオード（半導体素子）、１１・・半導体基板、１２・・金属部位（第二部位）、１４・・ｐ型半導体部位（第一部位）、１４ａ・・ｐ＋型半導体部（第一濃度部）、１４ｂ・・ｐ−型半導体部（第二濃度部）、１６・・高濃度部位（第三部位：ｐ−−型半導体）、１７・・高濃度部位（第三部位：ｎ−−型半導体）。

Claims (9)

  1. 第一導電型である半導体基板と、前記半導体基板の一主面側の一部に形成された、前記第一導電型とは逆導電型の第二導電型である第一部位と、前記第一部位の一部と電気的に接続されるようにして、前記半導体基板の一主面側にショットキー接合された導電性の第二部位と、を少なくとも備え、
    前記第一部位は、互いに不純物濃度が異なる第一濃度部と第二濃度部とからなり、
    前記第一濃度部および前記第二濃度部は、前記半導体基板の一主面側の一部に形成され、かつ、前記第一濃度部と前記第二濃度部の側面どうしが接してなり、
    さらに、前記第二部位の一部と電気的に接続されるようにして、前記第一部位の側面およびこれに連結する底面と接するように形成された第三部位を備えており、
    前記第三部位は、イントリンシックな部位であり、前記第一部位よりも電気抵抗値が高いことを特徴とする半導体素子。
  2. 前記第一濃度部および前記第二濃度部は、一方の側面全体と、他方の側面の一部とが接してなることを特徴とする請求項１記載の半導体素子。
  3. 前記半導体基板はｎ型半導体であり、前記第一濃度部はｐ＋型半導体であり、前記第二濃度部はｐ−型半導体であり、前記第三部位は、ｐ−−型半導体、ｎ−−型半導体、またはｉ型半導体であることを特徴とする請求項１または２記載の半導体素子。
  4. 第一導電型である半導体基板と、前記半導体基板の一主面側の一部に形成された、前記第一導電型とは逆導電型の第二導電型である第一部位と、前記第一部位の一部と電気的に接続されるようにして、前記半導体基板の一主面側にショットキー接合された導電性の第二部位を含む半導体素子であって、
    前記第一部位は、互いに不純物濃度が異なる第一濃度部と第二濃度部とからなり、
    前記第一濃度部および前記第二濃度部は、前記半導体基板の一主面側の一部に形成され、かつ、前記第一濃度部と前記第二濃度部の側面どうしが接してなり、
    さらに、前記第二部位の一部と電気的に接続されるようにして、前記第一部位の側面およびこれに連結する底面と接するように形成された第三部位を備えており、
    前記第三部位は、前記第一導電型または前記第二導電型であり、かつ、前記半導体基板および前記第一部位より不純物濃度が低く、
    前記第一部位および前記第三部位からなる構造体が、前記半導体基板の外周縁側に向かって、複数、互いに離間して配列され、
    前記複数の構造体は、前記半導体基板の外周縁側に近いものほど、半導体基板の厚み方向に向かって深いことを特徴とする半導体素子。
  5. 前記半導体基板はｎ型半導体であり、前記第三部位の不純物濃度は、前記半導体基板よりも低いことを特徴とする請求項４記載の半導体素子。
  6. 前記複数の構造体の各構造体において、前記第一部位の前記第一濃度部は平面視で前記第二濃度部に囲まれ、前記第一部位の前記第二濃度部は平面視で前記第三部位に囲まれ、前記各構造体は、平面視で他のいずれの構造体にも囲まれていないことを特徴とする請求項４記載の半導体素子。
  7. 前記第三部位は、前記第一導電型または前記第二導電型であり、不純物濃度が０より大きく、かつ１×１０１５ｃｍ−３以下の範囲であることを特徴とする請求項４記載の半導体素子。
  8. 第一導電型である半導体基板と、前記半導体基板の一主面側の一部に形成された、前記第一導電型とは逆導電型の第二導電型である第一部位と、前記第一部位の一部と電気的に接続されるようにして、前記半導体基板の一主面側にショットキー接合された導電性の第二部位を含む半導体素子であって、
    前記半導体基板は炭化ケイ素からなり、
    前記第二部位の一部と電気的に接続されるようにして、前記第一部位の側面およびこれに連結する底面と接するように形成された第三部位を備えており、
    前記第三部位は、前記第一導電型または前記第二導電型であり、かつ、前記半導体基板および前記第一部位より不純物濃度が低く、不純物濃度が０より大きく、かつ１×１０１４ｃｍ−３以下の範囲であることを特徴とする半導体素子。
  9. 前記第三部位は、半導体基板の外周縁側に向かって丸みを帯びるように厚みを漸減させた構成を有していることを特徴とする請求項１または８に記載の半導体素子。
JP2016505637A 2014-11-05 2014-11-05 半導体素子 Active JP6072349B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2014/079334 WO2016071969A1 (ja) 2014-11-05 2014-11-05 半導体素子

Publications (2)

Publication Number Publication Date
JP6072349B2 true JP6072349B2 (ja) 2017-02-08
JPWO2016071969A1 JPWO2016071969A1 (ja) 2017-04-27

Family

ID=55908724

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016505637A Active JP6072349B2 (ja) 2014-11-05 2014-11-05 半導体素子

Country Status (4)

Country Link
US (1) US9947806B2 (ja)
JP (1) JP6072349B2 (ja)
CN (1) CN106796961B (ja)
WO (1) WO2016071969A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6649198B2 (ja) * 2016-07-14 2020-02-19 トヨタ自動車株式会社 半導体装置とその製造方法
TWI604619B (zh) 2016-09-02 2017-11-01 新唐科技股份有限公司 二極體、接面場效電晶體以及半導體元件
JP2018137394A (ja) * 2017-02-23 2018-08-30 トヨタ自動車株式会社 半導体装置の製造方法
JP2020057451A (ja) * 2018-09-28 2020-04-09 東芝ライテック株式会社 電源装置
CN109309120A (zh) * 2018-10-26 2019-02-05 深圳市鹏朗贸易有限责任公司 一种功率器件终端结构及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009277807A (ja) * 2008-05-13 2009-11-26 Shindengen Electric Mfg Co Ltd 半導体装置
JP2009277806A (ja) * 2008-05-13 2009-11-26 Shindengen Electric Mfg Co Ltd 半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5949713B2 (ja) * 1979-12-25 1984-12-04 日本電信電話株式会社 シヨツトキバリヤダイオ−ド
JP2009094392A (ja) * 2007-10-11 2009-04-30 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法
JP5455973B2 (ja) * 2011-05-27 2014-03-26 三菱電機株式会社 炭化珪素半導体装置の製造方法
JP2013074148A (ja) * 2011-09-28 2013-04-22 Mitsubishi Electric Corp 半導体装置およびその製造方法
WO2013046908A1 (ja) * 2011-09-28 2013-04-04 三菱電機株式会社 半導体装置
US9508792B2 (en) * 2012-10-11 2016-11-29 Mitsubishi Electric Corporation Semiconductor device including an electric field buffer layer and method for manufacturing same
JP5692947B1 (ja) * 2013-03-25 2015-04-01 新電元工業株式会社 半導体素子

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009277807A (ja) * 2008-05-13 2009-11-26 Shindengen Electric Mfg Co Ltd 半導体装置
JP2009277806A (ja) * 2008-05-13 2009-11-26 Shindengen Electric Mfg Co Ltd 半導体装置

Also Published As

Publication number Publication date
US20170278983A1 (en) 2017-09-28
US9947806B2 (en) 2018-04-17
CN106796961B (zh) 2020-06-19
JPWO2016071969A1 (ja) 2017-04-27
WO2016071969A1 (ja) 2016-05-12
CN106796961A (zh) 2017-05-31

Similar Documents

Publication Publication Date Title
JP6277814B2 (ja) 半導体装置
JP6072349B2 (ja) 半導体素子
CN109314143B (zh) 半导体装置
JP5919033B2 (ja) ショットキーバリアダイオード
JP6505625B2 (ja) 半導体装置
JP6496992B2 (ja) 半導体装置
JP5474218B2 (ja) 半導体装置
JP6206862B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
TWI466183B (zh) 肖特基二極體及其製造方法
JP6415749B2 (ja) 炭化珪素半導体装置
US9178079B2 (en) Semiconductor diode device
JP2010186805A (ja) 半導体装置
JP6064547B2 (ja) 半導体装置
JP6833848B2 (ja) 面積効率の良いフローティングフィールドリング終端
KR101416361B1 (ko) 쇼트키 배리어 다이오드 및 그 제조 방법
JP7420485B2 (ja) 炭化珪素半導体装置およびその製造方法
JP5692947B1 (ja) 半導体素子
JP5377548B2 (ja) 半導体整流装置
KR101438620B1 (ko) 쇼트키 배리어 다이오드 및 그 제조 방법
JP4623259B2 (ja) ショットキバリアを有する半導体装置
JP2019054193A (ja) 半導体装置
JP7091714B2 (ja) 半導体装置
JP2016162776A (ja) 半導体装置
JP2022100379A (ja) 半導体装置とその製造方法
JP2014192433A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161031

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161227

R150 Certificate of patent or registration of utility model

Ref document number: 6072349

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150