JP2009277807A - 半導体装置 - Google Patents

Abstract

【課題】静特性を損なうことなく、逆方向サージ破壊耐量を従来よりも高くすることが可能な半導体装置を提供する。
【解決手段】ｎ⁻型炭化珪素エピタキシャル層１０４と、バリアメタル層１０６とを備え、ｎ⁻型炭化珪素エピタキシャル層１０４の表面には、平面的に見てバリアメタル層１０６の端部を含むようにｐ型不純物領域１０８が形成され、ｐ型不純物領域１０８の表面には、平面的に見てバリアメタル層１０６の一部を含むように、ｐ^＋＋不純物領域１１０が形成された半導体装置において、平面的に見てｐ^＋＋型不純物領域１１０の一部の領域にはｐ^＋型不純物領域１１２が形成され、ｐ型不純物領域１０８のｐ^＋＋型不純物領域１１０との界面よりも深い領域にはｐ⁻型不純物領域１１４が形成され、ｎ⁻型炭化珪素エピタキシャル層１０４のｐ型不純物領域１０８との界面よりも深い領域にはｎ型不純物領域１１６が形成されている半導体装置１。
【選択図】図１

Description

本発明は、半導体装置に関し、特にショットキー接合を有する半導体装置に関する。

炭化珪素を半導体材料として用いた半導体装置は、高耐圧、低損失、低リーク電流、高温動作可能、高速動作可能などの優れた特徴を有する。従来、このような半導体装置として、ショットキー接合を有する半導体装置が知られている（例えば、特許文献１参照。）。図１１は、従来の半導体装置９０１を説明するために示す図である。図１１（ａ）は半導体装置９０１の平面図であり、図１１（ｂ）は図１１（ａ）におけるＡ−Ａ断面図である。

従来の半導体装置９０１は、図１１に示すように、ｎ⁻型炭化珪素エピタキシャル層９０４を有する炭化珪素半導体基体９００と、ｎ⁻型炭化珪素エピタキシャル層９０４の表面上の一部に形成され、ｎ⁻型炭化珪素エピタキシャル層９０４との界面でショトキー接合を形成するバリアメタル層９０６とを備え、ｎ⁻型炭化珪素エピタキシャル層９０４の表面には、平面的に見てバリアメタル層９０６の端部を含むようにｐ型不純物領域９０８が形成され、ｐ型不純物領域９０８の表面には、平面的に見てバリアメタル層９０６の一部を含むようにｐ^＋＋型不純物領域９１０が形成されている。なお、ｎ⁻型炭化珪素エピタキシャル層９０４は、ｎ⁻型炭化珪素エピタキシャル層９０４よりも高濃度のｎ型不純物を含有するｎ^＋型炭化珪素単結晶基板９０２上に形成されている。また、ｎ^＋型炭化珪素単結晶基板９０２の裏面には裏面電極９２０が形成されている。

このため、従来の半導体装置９０１によれば、逆バイアス時にｐ型不純物領域９０８が空乏化し、ｐ^＋＋型不純物領域９１０端の電界を緩和して高耐圧を得ることができる。

特開２００３−１０１０３９号公報（図１０）

ところで、このような半導体装置は通常高耐圧が要求される用途に用いられるため、このような半導体装置においては、逆方向サージ破壊耐量を従来よりも高くすることが求められている。もちろん、このような場合であっても、半導体装置の静特性を損なってはいけないことは言うまでもない。

そこで、本発明は、このような事情に鑑みてなされたもので、静特性を損なうことなく、逆方向サージ破壊耐量を従来よりも高くすることが可能な半導体装置を提供することを目的とする。

本発明の半導体装置は、第１導電型の炭化珪素層と、前記炭化珪素層の表面上の一部に形成され、前記炭化珪素層との界面でショットキー接合を形成するバリアメタル層とを備え、前記炭化珪素層の表面又は表面近傍には、平面的に見て前記バリアメタル層の端部の全部又は一部を含むように第１の第２導電型不純物領域が形成され、前記第１の第２導電型不純物領域の表面又は表面近傍には、平面的に見て前記バリアメタル層の一部を含むように、前記第１の第２導電型不純物領域よりも高濃度の第２導電型不純物を含有する第２の第２導電型不純物領域が形成された半導体装置において、平面的に見て前記第２の第２導電型不純物領域の一部の領域には、前記第２の第２導電型不純物領域よりも低濃度の第２導電型不純物を含有する第３の第２導電型不純物領域が形成され、平面的に見て前記一部の領域における、前記第１の第２導電型不純物領域の第２の第２導電型不純物領域との界面よりも深い領域には、前記第１の第２導電型不純物領域よりも低濃度の第２導電型不純物を含有する第４の第２導電型不純物領域が形成され、平面的に見て前記一部の領域における、前記炭化珪素層の前記第１の第２導電型不純物領域との界面よりも深い領域には、前記炭化珪素層よりも高濃度の第１導電型不純物を含有する第１導電型不純物領域が形成されていることを特徴とする。

ところで、従来の半導体装置９０１においては、逆方向サージ電流の大部分はｐ^＋＋型不純物領域９１０（本発明の第２の第２導電型不純物領域に相当。）の端部を流れるため、狭い領域に多大な熱が発生することにより温度が上昇し易く、その結果、逆方向サージ破壊耐量を高くすることは容易ではない。
これに対して、本発明の半導体装置によれば、平面的に見て前記一部の領域における、前記炭化珪素層の前記第１の第２導電型不純物領域側との界面よりも深い領域には、前記炭化珪素層よりも高濃度の第１導電型不純物を含有する第１導電型不純物領域（後述する図１（ｂ）の符号１１６参照。）。が形成されているため、逆バイアス時には、当該第１導電型不純物領域近傍の電界強度が高くなり、逆方向サージ電流は、当該第１導電型不純物領域に誘導されて流れるようになる。その結果、逆方向サージ電流の流れる面積を従来よりも広くすることができるため、従来よりも温度が上昇し難くなり、その結果、逆方向サージ破壊耐量を高くすることが可能となる。

また、本発明の半導体装置によれば、炭化珪素層と、上記した第１導電型不純物領域とでドリフト層を構成することが可能となるため、炭化珪素層単独でドリフト層を構成する場合と比較して、ドリフト層の抵抗を低くすることが可能となる。このため、ドリフト層における逆方向サージ電流によるジュール熱の発生を抑制することが可能となるため、このことによっても、逆方向サージ破壊耐量を高くすることが可能となる。

また、本発明の半導体装置によれば、半導体装置の静特性を決めるショットキー接合の部分については従来の半導体装置の場合と同じ構造を有するため、静特性を損なうこともない。

従って、本発明の半導体装置は、静特性を損なうことなく、逆方向サージ破壊耐量を従来よりも高くすることが可能な半導体装置となる。

本発明の半導体装置においては、前記第３の第２導電型不純物領域、前記第４の第２導電型不純物領域及び第１導電型不純物領域は、前記第１の第２導電型不純物領域の底面を越える深さまで、第１導電型不純物を導入することにより形成されていることが好ましい。

このような構成とすることにより、本発明の半導体装置を比較的簡易なプロセスで製造することが可能となる。

本発明の半導体装置においては、前記一部の領域は、前記第２の第２導電型不純物領域の端部を除く領域であることが好ましい。

このような構成とすることにより、逆方向サージ電流は、上記した第１導電型不純物領域に確実に誘導されて流れるようになるため、逆方向サージ破壊耐量を高くすることが可能となる。

本発明の半導体装置においては、前記バリアメタル層の端部は、前記第３の第２導電型不純物領域上に位置してもよいし、前記第３の第２導電型不純物領域の外側における第２の第２導電型不純物領域上に位置してもよいし、前記第２の第２導電型不純物領域の外側における第１の第２導電型不純物領域上に位置してもよい。

これらのような構成とすることにより、逆方向サージ電流は、上記した第１導電型不純物領域に確実に誘導されて流れるようになるため、逆方向サージ破壊耐量を高くすることが可能となる。

本発明の半導体装置においては、前記一部の領域の幅は、前記第２の第２導電型不純物領域における残余の幅よりも広いことが好ましい。

このような構成とすることにより、逆方向サージ電流の流れる面積をさらに広くすることで逆方向サージ破壊耐量をさらに高くすることが可能となる。

本発明の半導体装置においては、前記炭化珪素層における前記バリアメタル層が形成される面とは反対の面側に位置し、前記炭化珪素層よりも高濃度の第１導電型不純物を含有する第１導電型の第２炭化珪素層をさらに備えることとしてもよいし、当該第２炭化珪素層の裏面に形成された裏面電極をさらに備えることとしてもよい。

以下、本発明の半導体装置について、図に示す実施の形態に基づいて説明する。

［実施形態］
［実施形態１］
１．実施形態１に係る半導体装置１の構成
図１は、実施形態１に係る半導体装置１を説明するために示す図である。図１（ａ）は半導体装置１の平面図であり、図１（ｂ）は図１（ａ）におけるＡ−Ａ断面図である。

実施形態１に係る半導体装置１は、図１に示すように、従来の半導体装置９０１の場合と同様に、ｎ⁻型炭化珪素エピタキシャル層（炭化珪素層）１０４を有する炭化珪素半導体基体１００と、ｎ⁻型炭化珪素エピタキシャル層１０４の表面上の一部に形成され、ｎ⁻型炭化珪素エピタキシャル層１０４との界面でショットキー接合を形成するバリアメタル層１０６とを備え、ｎ⁻型炭化珪素エピタキシャル層１０４の表面に、平面的に見てバリアメタル層１０６の端部を含むようにｐ型不純物領域（第１の第２導電型不純物領域）１０８が形成された半導体装置（ショットキーバリアダイオード）である。

ｎ⁻型炭化珪素エピタキシャル層１０４は、ｎ⁻型炭化珪素エピタキシャル層１０４よりも高濃度のｎ型不純物を含有するｎ^＋型炭化珪素単結晶基板（第２炭化珪素層）１０２上に形成されている。また、ｐ型不純物領域１０８の表面には、平面的に見てバリアメタル層１０８の一部を含むように、ｐ型不純物領域１０８よりも高濃度のｐ型不純物（第２導電型不純物）を含有するｐ^＋＋型不純物領域（第２の第２導電型不純物領域）１１０が形成されている。

平面的に見てｐ^＋＋型不純物領域１１０の一部の領域には、ｐ^＋＋型不純物領域１１０よりも低濃度のｐ型不純物を含有するｐ^＋型不純物領域１１２（第３の第２導電型不純物領域）が形成されている。また、平面的に見て上記一部の領域における、ｐ型不純物領域１０８のｐ^＋＋型不純物領域１１０との界面よりも深い領域には、ｐ型不純物領域１０８よりも低濃度のｐ型不純物を含有するｐ⁻型不純物領域１１４（第４の第２導電型不純物領域）が形成されている。また、平面的に見て上記一部の領域における、ｎ⁻型炭化珪素エピタキシャル層１０４のｐ型不純物領域１０８との界面よりも深い領域には、ｎ⁻型炭化珪素エピタキシャル層１０４よりも高濃度のｎ型不純物を含有するｎ型不純物領域１１６（第１導電型不純物領域）が形成されている。
ｐ^＋＋型不純物領域１１２、ｐ⁻型不純物領域１１４及びｎ型不純物領域１１６は、ｐ型不純物領域１０８の底面を越える深さまで、ｎ型不純物（第１導電型不純物）を導入することにより形成されている。ｎ^＋型炭化珪素単結晶基板１０２の裏面には裏面電極１３０が形成されている。

ｎ^＋型炭化珪素単結晶基板１０２としては、ｎ型不純物濃度が例えば５×１０^１７ｃｍ^−３〜５×１０^１９ｃｍ^−３程度、厚さが例えば３０μｍ〜４００μｍ程度のものを用いることができる。また、ｎ^＋型炭化珪素単結晶基板１０２の結晶多形としては例えば４Ｈのものを用いることができる。

ｎ⁻型炭化珪素エピタキシャル層１０４としては、ｎ型不純物濃度が例えば１×１０^１５ｃｍ^−３〜１×１０^１８ｃｍ^−３程度、厚さが例えば３μｍ〜２０μｍ程度のものを用いることができる。

バリアメタル層１０６としては、ｎ⁻型炭化珪素エピタキシャル層１０４との間でショットキー接合を形成する金属（例えば、チタン。）からなるバリアメタル層を用いることができる。バリアメタル層１０６をそのままアノード電極として用いてもよいし、バリアメタル層１０６とオーミック接続可能な金属膜（例えば、チタン及びアルミニウムが積層された積層膜又はニッケル膜。）をアノード電極として用いてもよい。

裏面電極１３０としては、例えばチタン、ニッケル及び銀が積層された積層膜からなるものを用いることができる。裏面電極１３０はカソード電極となる。

ｐ型不純物領域１０８は、深さが例えば０．２μｍ〜１．０μｍ程度であり、ｐ型不純物濃度が例えば１×１０^１５ｃｍ^−３〜１×１０^１８ｃｍ^−３程度である。ｐ型不純物領域１０８は、ｎ⁻型炭化珪素エピタキシャル層１０４の表面に環状に形成されている（図１（ａ）参照。）。

ｐ^＋＋型不純物領域１１０は、深さが例えば０．１μｍ〜０．５μｍ程度であり、ｐ型不純物濃度が例えば１×１０^１７ｃｍ^−３〜１×１０^１９ｃｍ^−３程度である。

ｎ型不純物は、ｐ型不純物領域１０８の底面を０．１〜０．５μｍだけ越える深さまでイオン注入されている。また、ｎ型不純物は、図１に示すように、平面的に見てｐ^＋＋型不純物領域１１０におけるｐ^＋＋型不純物領域１１０の端部を除く領域に、イオン注入されている。その結果、ｐ^＋＋型不純物領域１１０の中央部に、ｐ^＋型不純物領域１１２が形成され、ｐ型不純物領域１０８におけるｐ^＋型不純物領域１１２よりも深い位置にｐ⁻型不純物領域１１４が形成され、ｐ⁻型不純物領域１１４よりも深い位置におけるｎ⁻型炭化珪素エピタキシャル層１０４中にｎ型不純物領域１１６が形成されている。ｐ^＋型不純物領域１１２におけるｐ型不純物濃度は、例えば１×１０^１６ｃｍ^−３〜３×１０^１８ｃｍ^−３程度であり、ｐ⁻型不純物領域１１４におけるｐ型不純物濃度は、例えば１×１０^１４ｃｍ^−３〜１×１０^１７ｃｍ^−３程度であり、ｎ^＋型不純物領域１１６におけるｎ型不純物濃度は、例えば１×１０^１６ｃｍ^−３〜１×１０^１９ｃｍ^−３程度である。

２．実施形態１に係る半導体装置１を製造する方法
図２及び図３は、実施形態１に係る半導体装置１を製造する方法を説明するために示す図である。図２（ａ）〜図２（ｃ）及び図３（ａ）〜図３（ｄ）は各工程図である。

実施形態１に係る半導体装置１は、図２及び図３に示すように、以下の工程（Ｓ１）〜工程（Ｓ７）を行うことによって製造することができる。

（Ｓ１）半導体基体準備工程
ｎ^＋型炭化珪素単結晶基板１０２（厚さ：４００μｍ、不純物濃度：１×１０^１９ｃｍ^−３）の上面にｎ⁻型炭化珪素エピタキシャル層１０４（厚さ：１０μｍ、不純物濃度：１×１０^１６ｃｍ^−３）が形成された炭化珪素半導体基体１００を準備する（図２（ａ）参照。）。

（Ｓ２）第１のｐ型不純物導入工程
まず、炭化珪素半導体基体１００の表面を清浄化する。その後、炭化珪素半導体基体１００の表面に、ｐ型不純物領域１０８に対応する部分に開口を有するマスクＭ１を形成する。その後、当該マスクＭ１を介して、ｎ⁻型炭化珪素エピタキシャル層１０４の所定部位１０７にｐ型不純物としてのボロンイオンを比較的少量打ち込む（図２（ｂ）参照。）。なお、第１のｐ型不純物導入工程においては、マスクＭ１の開口に薄いシリコン酸化膜などが存在する条件下でボロンイオンの打ち込みを行ってもよい。

（Ｓ３）第２のｐ型不純物導入工程
まず、マスクＭ１を除去する。その後、炭化珪素半導体基体１００の表面に、ｐ^＋＋型不純物領域１１０に対応する部分に開口を有するマスクＭ２を形成する。その後、当該マスクＭ２を介してｎ⁻型炭化珪素エピタキシャル層１０４の所定部位１０９にｐ型不純物としてのボロンイオンを第１のｐ型不純物導入工程においてよりも低エネルギー量でかつ第１のｐ型不純物導入工程においてよりも多量打ち込む（図２（ｃ）参照。）。なお、第２のｐ型不純物導入工程においては、マスクＭ２の開口に薄いシリコン酸化膜などが存在する条件下でボロンイオンの打ち込みを行ってもよい。

（Ｓ４）ｎ型不純物導入工程
まず、マスクＭ２を除去する。その後、炭化珪素半導体基体１００の表面に、ｐ^＋型不純物領域１１２に対応する部分に開口を有するマスクＭ３を形成する。その後、当該マスクＭ３を介してｎ⁻型炭化珪素エピタキシャル層１０４の所定部位１１１，１１３，１１５にｎ型不純物としてのリンイオンを幅広いエネルギー量範囲で打ち込む（図３（ａ）参照。）。なお、ｎ型不純物導入工程においては、マスクＭ３の開口に薄いシリコン酸化膜などが存在する条件下でリンイオンの打ち込みを行ってもよい。

（Ｓ５）不純物活性化工程
まず、マスクＭ３を除去する。その後、炭化珪素半導体基体１００の表面及び裏面に保護レジスト層（図示せず。）を形成した後、当該保護レジスト層を炭化してグラファイトマスクＭ４，Ｍ５を形成する（図３（ｂ）参照。）。その後、炭化珪素半導体基体１００を１６００℃以上の温度に加熱することによりｐ型不純物及びｎ型不純物の活性化を行い、ｐ型不純物領域１０８（深さ：０．５μｍ、表面ｐ型不純物濃度：１．０×１０^１７ｃｍ^−３）、ｐ^＋＋型不純物領域１１０（深さ：０．２μｍ、表面ｐ型不純物濃度：１．０×１０^１９ｃｍ^−３）、ｐ^＋型不純物領域１１２（深さ：０．２μｍ、表面ｐ型不純物濃度：１．０×１０^１８ｃｍ^−３）、ｐ⁻型不純物領域１１４（ｐ型不純物濃度：１．０×１０^１６ｃｍ^−３）及びｎ型不純物領域１１６（ｎ型不純物濃度：１．０×１０^１８ｃｍ^−３）を形成する（図３（ｂ）参照。）。

（Ｓ６）バリアメタル層形成工程
まず、グラファイトマスクＭ４，Ｍ５を除去する。その後、炭化珪素半導体基体１００の表面の一部に、チタンからなるバリアメタル層１０６を形成する（図３（ｃ）参照。）。

（Ｓ７）裏面電極形成工程
炭化珪素半導体基体１００の裏面にチタン、ニッケル及び銀が積層された積層膜からなる裏面電極１３０を形成する（図３（ｄ）参照。）。

以上の工程を行うことによって、実施形態１に係る半導体装置１を製造することができる。

３．実施形態１に係る半導体装置１の効果
図４は、実施形態１に係る半導体装置１の効果を説明するために示す図である。図４（ａ）は実施形態１に係る半導体装置１における逆方向サージ電流の電流経路を模式的に示す図であり、図４（ｂ）は比較例１に係る半導体装置９０１（従来の半導体装置９０１に相当。）における逆方向サージ電流の電流経路を模式的に示す図である。

実施形態１に係る半導体装置１によれば、平面的に見てｐ^＋＋型不純物領域１１０の一部の領域における、ｎ⁻型炭化珪素エピタキシャル層１０４のｐ型不純物領域１０８との界面よりも深い領域には、ｎ⁻型炭化珪素エピタキシャル層１０４よりも高濃度のｎ型不純物を含有するｎ型不純物領域１１６が形成されているため、逆バイアス時には、ｎ型不純物領域１１６近傍の電界強度が高くなり、図４に示すように、逆方向サージ電流は、当該ｎ型不純物領域１１６に誘導されて流れるようになる。その結果、逆方向サージ電流の流れる面積を従来よりも広くすることができるため、従来よりも温度が上昇し難くなり、その結果、逆方向サージ破壊耐量を高くすることが可能となる。

また、実施形態１に係る半導体装置１によれば、ｎ⁻型炭化珪素エピタキシャル層１０４とｎ型不純物領域１１６とでドリフト層を構成することが可能となるため、ｎ⁻型炭化珪素エピタキシャル層単独でドリフト層を構成する場合と比較して、ドリフト層の抵抗を低くすることが可能となる。このため、ドリフト層における逆方向サージ電流によるジュール熱の発生を抑制することが可能となるため、このことによっても、逆方向サージ破壊耐量を高くすることが可能となる。

また、実施形態１に係る半導体装置１によれば、半導体装置の静特性を決めるショットキー接合の部分については従来の半導体装置９０１の場合と同じ構造を有するため、静特性を損なうこともない。

従って、実施形態１に係る半導体装置１は、静特性を損なうことなく、逆方向サージ破壊耐量を従来よりも高くすることが可能な半導体装置となる。

また、実施形態１に係る半導体装置１によれば、ｐ^＋型不純物領域１１２、ｐ⁻型不純物領域１１４及びｎ型不純物領域１１６は、ｐ型不純物領域１０８の底面を越える深さまでｎ型不純物を導入することにより形成されているため、実施形態１に係る半導体装置を比較的簡易なプロセスで製造することが可能となる。

また、実施形態１に係る半導体装置１によれば、上記一部の領域は、ｐ^＋＋型不純物領域１１０の端部を除く領域であるため、逆方向サージ電流は、ｎ型不純物領域１１６に確実に誘導されて流れるようになるため、逆方向サージ破壊耐量を高くすることが可能となる。その結果、本発明の効果が確実に得られるようになる。

また、実施形態１に係る半導体装置１においては、バリアメタル層１０６の端部は、ｐ^＋型不純物領域１１２上に位置しているため、逆方向サージ電流は、ｐ^＋型不純物領域１１２を介してｎ型不純物領域１１６に確実に誘導されて流れるようになる。その結果、本発明の効果が確実に得られるようになる。

また、実施形態１に係る半導体装置１においては、ｐ^＋型不純物領域１１２の幅（ｎ型不純物領域１１６の幅）は、ｐ^＋＋型不純物領域１１０の幅よりも広いため、逆方向サージ電流の流れる面積をさらに広することで逆方向サージ破壊耐量をさらに高くすることが可能となる。

［実施形態２］
図５は、実施形態２に係る半導体装置２の部分断面図である。
実施形態２に係る半導体装置２は、基本的には実施形態１に係る半導体装置１と同様の構成を有するが、バリアメタル層１０６の端部の位置が実施形態１に係る半導体装置１の場合とは異なる。すなわち、実施形態２に係る半導体装置２においては、図５に示すように、バリアメタル層１０６の端部の位置は、ｐ^＋型不純物領域１１２の外側におけるｐ^＋＋型不純物領域１１０上に位置する。

このように、実施形態２に係る半導体装置２は、バリアメタル層１０６の端部の位置が実施形態１に係る半導体装置１の場合とは異なるが、実施形態１に係る半導体装置１の場合と同様に、平面的に見てｐ^＋＋型不純物領域１１０の一部の領域における、ｎ⁻型炭化珪素エピタキシャル層１０４のｐ型不純物領域１０８との界面よりも深い領域には、ｎ⁻型炭化珪素エピタキシャル層１０４よりも高濃度のｎ型不純物を含有するｎ型不純物領域１１６が形成されているため、静特性を損なうことなく、逆方向サージ破壊耐量を従来よりも高くすることが可能な半導体装置となる。

なお、実施形態２に係る半導体装置２は、バリアメタル層１０６の端部の位置以外の点については、実施形態１に係る半導体装置１と同様の構成を有するため、実施形態１に係る半導体装置１が有する効果のうち該当する効果を有する。

［実施形態３］
図６は、実施形態３に係る半導体装置３の部分断面図である。
実施形態３に係る半導体装置３は、基本的には実施形態１に係る半導体装置１と同様の構成を有するが、バリアメタル層１０６の端部の位置が実施形態１に係る半導体装置１の場合とは異なる。すなわち、実施形態３に係る半導体装置３においては、図６に示すように、バリアメタル層１０６の端部の位置は、ｐ^＋＋型不純物領域１１０の外側におけるｐ型不純物領域１０８上に位置する。

このように、実施形態３に係る半導体装置３は、バリアメタル層１０６の端部の位置が実施形態１に係る半導体装置１の場合とは異なるが、実施形態１に係る半導体装置１の場合と同様に、平面的に見てｐ^＋＋型不純物領域１１０の一部の領域における、ｎ⁻型炭化珪素エピタキシャル層１０４のｐ型不純物領域１０８との界面よりも深い領域には、ｎ⁻型炭化珪素エピタキシャル層１０４よりも高濃度のｎ型不純物を含有するｎ型不純物領域１１６が形成されているため、静特性を損なうことなく、逆方向サージ破壊耐量を従来よりも高くすることが可能な半導体装置となる。

なお、実施形態３に係る半導体装置３は、バリアメタル層１０６の端部の位置以外の点については、実施形態１に係る半導体装置１と同様の構成を有するため、実施形態１に係る半導体装置１が有する効果のうち該当する効果を有する。

以上、本発明の半導体装置を上記の実施形態に基づいて説明したが、本発明は上記の実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の態様において実施することが可能であり、例えば次のような変形も可能である。

（１）上記した各実施形態においては、ｐ型不純物領域１０８の表面にｐ^＋＋型不純物領域１１０が形成された半導体基体の所定位置にｎ型不純物を導入した半導体装置を例にとって本発明の半導体装置を説明したが、本発明はこれに限定されるものではない。図７は、変形例１に係る半導体装置４の部分断面図である。図８は、変形例２に係る半導体装置５の部分断面図である。図７及び図８に示すように、ｐ型不純物領域１０８の表面における平面的に見てｐ^＋＋型不純物領域１１０の外側にｐ^＋型不純物領域１１０と離隔してｐ^＋＋型不純物領域１１８がさらに形成された半導体基体の所定位置にｎ型不純物を導入した半導体装置であってもよいし、ｎ⁻型炭化珪素エピタキシャル層１０４の表面における平面的に見てｐ型不純物領域１０８の外側にｐ型不純物領域１０８と離隔してｐ型不純物領域１２０がさらに形成された半導体基体の所定位置にｎ型不純物を導入した半導体装置であってもよい。

（２）上記した各実施形態においては、第１のｐ型不純物導入工程及び第２のｐ型不純物導入工程を実施した後にｎ型不純物導入工程を実施する場合を例にとって、本発明の半導体装置を説明したが、本発明はこれに限定されるものではない。図９及び図１０は、変形例３に係る半導体装置の製造方法を説明するために示す図である。図９（ａ）〜図９（ｃ）及び図１０（ａ）〜図１０（ｄ）は各工程図である。図９及び図１０に示すように、第１のｐ型不純物導入工程及び第２のｐ型不純物導入工程を実施するのに先立ってｎ型不純物導入工程を実施することとしてもよい。

（３）上記した各実施形態においては、平面的に見てｐ^＋＋型不純物領域１１０における一部の領域に、イオン注入によりｎ型不純物が導入されているが、本発明はこれに限定されるものではない。例えば、不純物拡散その他の方法によりｎ型不純物を導入することもできる。

（４）上記した各実施形態においては、ｎ⁻型炭化珪素エピタキシャル層１０４の表面にｐ型不純物領域１０８が形成された半導体装置を例にとって本発明の半導体装置を説明したが、本発明はこれに限定されるものではない。例えば、ｎ⁻型炭化珪素エピタキシャル層の表面近傍にｐ型不純物領域が形成された半導体装置に本発明を適用することもできる。

（５）上記した各実施形態においては、ｐ型不純物領域１０８の表面にｐ^＋＋型不純物領域１１０が形成された半導体装置を例にとって本発明の半導体装置を説明したが、本発明はこれに限定されるものではない。例えば、ｐ型不純物領域の表面近傍にｐ^＋＋型不純物領域が形成された半導体装置に本発明を適用することもできる。

（６）上記した各実施形態においては、第１導電型をｎ型とし第２導電型をｐ型として、本発明の半導体装置を説明したが、本発明はこれに限定されるものではない。例えば、第１導電型をｐ型とし第２導電型をｎ型としてもよい。

（７）上記した各実施形態においては、ｎ^＋型炭化珪素単結晶基板として結晶多形が４Ｈであるものを用いたが、本発明はこれに限定されるものではない。例えば、ｎ^＋型炭化珪素単結晶基板として結晶多形が６Ｈ又は３Ｃであるものを用いることもできる。

実施形態１に係る半導体装置１を説明するために示す図である。 実施形態１に係る半導体装置１を製造する方法を説明するために示す図である。 実施形態１に係る半導体装置１を製造する方法を説明するために示す図である。 実施形態１に係る半導体装置１の効果を説明するために示す図である。 実施形態２に係る半導体装置２の部分断面図である。 実施形態３に係る半導体装置３の部分断面図である。 変形例１に係る半導体装置４の部分断面図である。 変形例２に係る半導体装置５の部分断面図である。 変形例３に係る半導体装置の製造方法を説明するために示す図である。 変形例３に係る半導体装置の製造方法を説明するために示す図である。 従来の半導体装置９０１を説明するために示す図である。

符号の説明

１，２，３，４，５，９０１…半導体装置、１００，９００…炭化珪素半導体基体、１０２，９０２…ｎ^＋型炭化珪素単結晶基板、１０４，９０４…ｎ⁻型炭化珪素エピタキシャル層、１０６，９０６…バリアメタル層、１０７，１０９，１１１，１１３，１１５…（ｎ⁻型炭化珪素エピタキシャル層の）所定部位、１０８，１２０，９０８…ｐ型不純物領域、１１０，１１８，９１０…ｐ^＋＋型不純物領域、１１２…ｐ^＋型不純物領域、１１４…ｐ⁻型不純物領域、１１６…ｎ^＋型不純物領域、１３０，９３０…裏面電極、Ｍ１，Ｍ２，Ｍ３…マスク、Ｍ４，Ｍ５…グラファイトマスク

Claims (9)

1. 第１導電型の炭化珪素層と、
   前記炭化珪素層の表面上の一部に形成され、前記炭化珪素層との界面でショットキー接合を形成するバリアメタル層とを備え、
   前記炭化珪素層の表面又は表面近傍には、平面的に見て前記バリアメタル層の端部の全部又は一部を含むように第１の第２導電型不純物領域が形成され、
   前記第１の第２導電型不純物領域の表面又は表面近傍には、平面的に見て前記バリアメタル層の一部を含むように、前記第１の第２導電型不純物領域よりも高濃度の第２導電型不純物を含有する第２の第２導電型不純物領域が形成された半導体装置において、
   平面的に見て前記第２の第２導電型不純物領域の一部の領域には、前記第２の第２導電型不純物領域よりも低濃度の第２導電型不純物を含有する第３の第２導電型不純物領域が形成され、
   平面的に見て前記一部の領域における、前記第１の第２導電型不純物領域の第２の第２導電型不純物領域との界面よりも深い領域には、前記第１の第２導電型不純物領域よりも低濃度の第２導電型不純物を含有する第４の第２導電型不純物領域が形成され、
   平面的に見て前記一部の領域における、前記炭化珪素層の前記第１の第２導電型不純物領域側との界面よりも深い領域には、前記炭化珪素層よりも高濃度の第１導電型不純物を含有する第１導電型不純物領域が形成されていることを特徴とする半導体装置。
2. 請求項１に記載の半導体装置において、
   前記第３の第２導電型不純物領域、前記第４の第２導電型不純物領域及び第１導電型不純物領域は、前記第１の第２導電型不純物領域の底面を越える深さまで、第１導電型不純物を導入することにより形成されていることを特徴とする半導体装置。
3. 請求項１又は２に記載の半導体装置において、
   前記一部の領域は、前記第２の第２導電型不純物領域の端部を除く領域であることを特徴とする半導体装置。
4. 請求項１〜３のいずれかに記載の半導体装置において、
   前記バリアメタル層の端部は、前記第３の第２導電型不純物領域上に位置することを特徴とする半導体装置。
5. 請求項１〜３のいずれかに記載の半導体装置において、
   前記バリアメタル層の端部は、前記第３の第２導電型不純物領域の外側における第２の第２導電型不純物領域上に位置することを特徴とする半導体装置。
6. 請求項１〜３のいずれかに記載の半導体装置において、
   前記バリアメタル層の端部は、前記第２の第２導電型不純物領域の外側における第１の第２導電型不純物領域上に位置することを特徴とする半導体装置。
7. 請求項１〜６のいずれかに記載の半導体装置において、
   前記一部の領域の幅は、前記第２の第２導電型不純物領域における残余の幅よりも広いことを特徴とする半導体装置。
8. 請求項１〜７のいずれかに記載の半導体装置において、
   前記炭化珪素層における前記バリアメタル層が形成される面とは反対の面側に位置し、前記炭化珪素層よりも高濃度の第１導電型不純物を含有する第１導電型の第２炭化珪素層をさらに備えることを特徴とする半導体装置。
9. 請求項８に記載の半導体装置において、
   前記炭化珪素層の裏面に形成された裏面電極をさらに備えることを特徴とする半導体装置。

Images