JP2014045211A - ＳｉＣ半導体装置 - Google Patents

Abstract

【課題】アバランシェ降伏時の電流集中を緩和することができ、耐圧およびアバランシェ耐量をともに向上させることができる、ＳｉＣ半導体装置を提供すること。
【解決手段】ｎ^＋型のＳｉＣ基板２上に、ｎ⁻型のＳｉＣエピタキシャル層４を形成し、ＳｉＣエピタキシャル層４上に、フィールド絶縁膜５を形成する。このフィールド絶縁膜５を貫通して、ＳｉＣエピタキシャル層４の表面に、アノード電極７をショットキー接合させる。一方、ＳｉＣ基板２の裏面には、カソード電極３をオーミック接触させる。これにより、ショットキーバリアダイオード１を形成する。このショットキーバリアダイオード１において、ＳｉＣエピタキシャル層４の表層部に、アノード電極７のショットキーメタル９に接するガードリング１３を形成する。そして、このガードリング１３の表層部１７におけるｐ型不純物濃度を、ｎ型不純物濃度よりも小さくする。
【選択図】図１

Description

本発明は、ＳｉＣ半導体装置に関する。

Ｓｉ半導体に比べて高耐圧化、大電流化、低オン抵抗化などを実現できるＳｉＣ（シリコンカーバイド：炭化ケイ素）半導体が注目されている。
ＳｉＣが採用された各種パワーデバイス（ダイオード、ＭＩＳＦＥＴなど）は、たとえば、モータ制御システム、電力変換システムなど、各種パワーエレクトロニクス分野におけるシステムに主として使用される。

ところが、高耐圧のＳｉＣパワーデバイスであっても、使用時に絶縁破壊する場合がある。そのため、近年では、ＳｉＣパワーデバイスの耐圧対策が種々提案されている。
たとえば、ｎ型のＳｉＣ半導体層と、当該ＳｉＣ半導体層にショットキー接合されたショットキー電極とを有するＳｉＣショットキーバリアダイオードにおいて、ショットキー電極の終端部に接するように、ＳｉＣ半導体層にｐ型のガードリングが形成された構造が提案されている（たとえば、特許文献１参照）。これにより、ショットキー電極の終端部付近にｐｎ接合による空乏層が広がり、ショットキー電極の終端部への電界集中が緩和される。

特開２００８−５３４１８号公報

しかしながら、特許文献１に開示された構造による耐圧対策を施しても、デバイスのアバランシェ降伏時に、ショットキー電極の終端部に電流集中が起こってデバイスが破壊するという問題がある。
本発明の目的は、アバランシェ降伏時の電流集中を緩和することができ、耐圧およびアバランシェ耐量をともに向上させることができる、ＳｉＣ半導体装置を提供することである。

上記目的を達成するための請求項１記載の発明は、第１導電型のＳｉＣ半導体層と、前記ＳｉＣ半導体層の表面に形成され、前記ＳｉＣ半導体層の前記表面を露出させる開口を有するフィールド絶縁膜と、前記フィールド絶縁膜の前記開口を介して前記ＳｉＣ半導体層に接合された電極と、前記ＳｉＣ半導体層の表層部に形成され、前記電極における前記ＳｉＣ半導体層との接合部分の終端部に接する第２導電型のガードリングとを含み、前記ガードリングにおける前記電極と接する表層部の前記第２導電型の不純物濃度が、前記第１導電型の不純物濃度よりも小さい、ＳｉＣ半導体装置である。

この構成によれば、フィールド絶縁膜の開口を介して、電極がＳｉＣ半導体層に接合されている。第１導電型のＳｉＣ半導体層の表層部には、電極におけるＳｉＣ半導体層との接合部分の終端部（開口内における電極の外縁部）に接するように、第２導電型のガードリングが形成されている。そして、当該ガードリングにおいて、電極と接する表層部の第２導電型の不純物濃度が、第１導電型の不純物濃度よりも小さい。つまり、ガードリングの表層部では、第２導電型の不純物濃度＜第１導電型の不純物濃度となっており、当該表層部は、第２導電型の性質というよりもむしろ第１導電型の性質を示す。

これにより、ＳｉＣ半導体層内に電流が流れたときに、ＳｉＣ半導体層内における電流密度を分散させることができるか、電流密度の分散とともに、電流密度が比較的高い部分を、電極の終端部よりも内側の位置にシフトさせることができる。その結果、アバランシェ降伏が生じても、電極の終端部へ向かう電流の密度を緩和することができる。よって、アバランシェ降伏によるデバイス破壊を防止することができる。

また、ＳｉＣ半導体層とガードリングとのｐｎ接合により、電極の終端部付近に空乏層が広がるため、当該空乏層により電極の終端部への電界集中を抑制することができる。よって、デバイスの耐圧を向上させることもできる。
また、請求項２に記載のように、前記ガードリングが、２０００Å以上の深さを有している場合、当該ガードリングにおける前記ＳｉＣ半導体層の前記表面から１０００Åの深さ位置までの部分の前記第２導電型の不純物濃度が、前記第１導電型の不純物濃度よりも小さいことが好ましい。

また、前記電極は、請求項３に記載のように、前記フィールド酸化膜における前記開口の周縁部を覆うように形成されていてもよい。
また、前記電極が、請求項４に記載のように、前記ＳｉＣ半導体層との接合により電位障壁を形成する障壁形成電極を含んでいてもよい。その場合、当該障壁形成電極は、請求項５記載のように、前記ＳｉＣ半導体層との接合によりショットキー接合を形成する金属からなっていてもよく、請求項６記載のように、前記ＳｉＣ半導体層との接合によりヘテロ接合を形成するポリシリコンからなっていてもよい。

また、請求項７記載の発明は、第１導電型のＳｉＣ半導体層と、前記ＳｉＣ半導体層に形成され、前記第１導電型のソース領域と、前記ソース領域に接する第２導電型のボディ領域と、前記ボディ領域に接する前記第１導電型のドリフト領域と、ゲート絶縁膜を介して前記ボディ領域に対向し、前記ドリフト領域と前記ソース領域との間に電流を流すために前記ボディ領域にチャネルを形成するためのゲート電極とを有するＭＩＳトランジスタ構造と、前記ＳｉＣ半導体層の表層部に形成され、前記ＭＩＳトランジスタ構造を取り囲む前記第２導電型のガードリングと、前記ＳｉＣ半導体層の表面に形成され、前記ソース領域および前記ガードリングをそれぞれ露出させる開口を有するフィールド絶縁膜と、前記フィールド絶縁膜の前記開口を介して、前記ソース領域および前記ガードリングにそれぞれ接合されたソース電極とを含み、前記ガードリングにおける前記ソース電極と接する表層部の前記第２導電型の不純物濃度が、前記第１導電型の不純物濃度よりも小さい、ＳｉＣ半導体装置である。

この構成によれば、第１導電型のＳｉＣ半導体層に、ＳｉＣからなるＭＩＳ（Metal Insulator Semiconductor）トランジスタ構造が形成されており、このＭＩＳトランジスタ構造を取り囲むように第２導電型のガードリングが形成されている。
ＭＩＳトランジスタ構造（トランジスタ素子）の周囲にガードリングが形成されているため、ＳｉＣ半導体層とガードリングとのｐｎ接合により、トランジスタ素子の周囲に空乏層が広がる。これにより、素子表面での電界強度を緩和することができる。よって、デバイスの耐圧を向上させることができる。

また、ＭＩＳトランジスタ構造を動作させるためのソース電極が、ソース領域だけでなく、ＭＩＳトランジスタ構造を取り囲むガードリングにも接合されている。これにより、ＭＩＳトランジスタにアバランシェ降伏が生じたときに、その降伏電流を、トランジスタの周囲にあるガードリングの方向へ流れるように迂回させることができる。その場合、ソース電極におけるガードリングとの接合部分の終端部（フィールド絶縁膜の開口内におけるソース電極の外縁部）に電流集中が起こってデバイスが破壊するおそれがある。

しかしながら、本発明では、当該ガードリングにおいて、ソース電極と接する表層部の第２導電型の不純物濃度が、第１導電型の不純物濃度よりも小さい。つまり、ガードリングの表層部では、第２導電型の不純物濃度＜第１導電型の不純物濃度となっており、当該表層部は、第２導電型の性質というよりもむしろ第１導電型の性質を示す。
これにより、アバランシェ降伏時、ガードリング付近の電流密度を分散させることができるか、電流密度の分散とともに、電流密度が比較的高い部分を、フィールド絶縁膜の開口内におけるソース電極の外縁部よりも内側の位置にシフトさせることができる。その結果、アバランシェ降伏が生じても、ソース電極におけるガードリングとの接合部分の外縁部へ向かう電流の密度を緩和することができる。よって、アバランシェ降伏によるデバイス破壊を防止することができる。

図１（ａ）（ｂ）は、本発明の第１実施形態に係るショットキーバリアダイオードの模式図であって、図１（ａ）は平面図、図１（ｂ）は断面図をそれぞれ示す。 図２は、本発明の第１実施形態のガードリングにおけるｎ型およびｐ型不純物濃度それぞれのプロファイルを示す図である（第１例）。 図３は、本発明の第１実施形態のガードリングにおけるｎ型およびｐ型不純物濃度それぞれのプロファイルを示す図である（第２例）。 図４は、ガードリングにおけるｎ型およびｐ型不純物濃度それぞれのプロファイルを示す図である（参考例）。 図５（ａ）（ｂ）は、本発明の第２実施形態に係る電界効果トランジスタの模式図であって、図５（ａ）は平面図、図５（ｂ）は内部拡大図をそれぞれ示す。 図６は、本発明の第２実施形態に係る電界効果トランジスタの模式断面図であって、図５（ｂ）の切断線ＶＩ−ＶＩでの切断面を示す。 図７（ａ）（ｂ）は、本発明の第３実施形態に係るヘテロジャンクションダイオードの模式図であって、図７（ａ）は平面図、図７（ｂ）は断面図をそれぞれ示す。 図８は、実施例１のショットキーバリアダイオードにおける電流密度の分布図である。 図９は、実施例２のショットキーバリアダイオードにおける電流密度の分布図である。 図１０は、実施例３のショットキーバリアダイオードにおける電流密度の分布図である。 図１１は、比較例１のショットキーバリアダイオードにおける電流密度の分布図である。

以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。
図１（ａ）（ｂ）は、本発明の第１実施形態に係るショットキーバリアダイオードの模式図であって、図１（ａ）は平面図、図１（ｂ）は断面図をそれぞれ示す。
このショットキーバリアダイオード１は、ＳｉＣが採用されたショットキーバリアダイオード１であり、たとえば、図１（ａ）に示すように、平面視正方形のチップ状である。チップ状のショットキーバリアダイオード１は、図１（ａ）の紙面における上下左右方向の長さがそれぞれ数ｍｍ程度である。

このショットキーバリアダイオード１は、ｎ^＋型（たとえば、濃度が１×１０^１８〜１×１０^２１ｃｍ^−３）のＳｉＣ基板２を備えている。ＳｉＣ基板２の裏面には、その全域を覆うようにカソード電極３が形成されている。カソード電極３は、ｎ型のＳｉＣとオーミック接触する金属（たとえば、Ｎｉシリサイド、Ｃｏシリサイドなど）からなる。
ＳｉＣ基板２の表面には、ＳｉＣ基板２よりも低濃度のｎ⁻型（たとえば、濃度が１×１０^１５〜１×１０^１７ｃｍ^−３）のＳｉＣエピタキシャル層４（ＳｉＣ半導体層）が積層されている。ＳｉＣエピタキシャル層４の厚さは、たとえば、１μｍ〜１００μｍである。

ＳｉＣエピタキシャル層４の表面には、酸化シリコン（ＳｉＯ_２）からなるフィールド絶縁膜５が積層されている。フィールド絶縁膜５の厚さは、たとえば、１０００Å以上、好ましくは、３０００Å〜３００００Åである。なお、フィールド絶縁膜５は、窒化シリコン（ＳｉＮ）など、他の絶縁物からなっていてもよい。
フィールド絶縁膜５には、ＳｉＣエピタキシャル層４の中央部を露出させる開口６が形成されている。フィールド絶縁膜５上には、アノード電極７が形成されている。

アノード電極７は、フィールド絶縁膜５の開口６内を埋め尽くし、フィールド絶縁膜５における開口６の周縁部８を上から覆うように、当該開口６の外方へフランジ状に張り出している。すなわち、フィールド絶縁膜５の周縁部８は、ＳｉＣエピタキシャル層４およびアノード電極７により、全周にわたってその上下両側から挟まれている。フィールド絶縁膜５の周縁部８を覆うアノード電極７の、フィールド絶縁膜５の開口６端からのはみ出し量Ｘは、たとえば、１０μｍ以上、好ましくは、１０μｍ〜１００μｍである。

アノード電極７は、たとえば、フィールド絶縁膜５の開口６内でＳｉＣエピタキシャル層４に接合された障壁形成電極としてのショットキーメタル９と、このショットキーメタル９に積層されたコンタクトメタル１０との２層構造を有している。
ショットキーメタル９は、ｎ型のＳｉＣとの接合によりショットキー接合を形成する金属（たとえば、Ｎｉ、Ａｕなど）からなる。ＳｉＣに接合されるショットキーメタル９は、ＳｉＣ半導体との間に、たとえば、０．７ｅＶ〜１．７ｅＶの高さのショットキー障壁（電位障壁）を形成する。また、ショットキーメタル９の厚さは、この実施形態では、たとえば、０．０１μｍ〜５μｍである。

コンタクトメタル１０は、アノード電極７において、ショットキーバリアダイオード１の最表面に露出して、ボンディングワイヤなどが接合される部分である。コンタクトメタル１０は、たとえば、Ａｌからなる。コンタクトメタル１０の厚さは、この実施形態では、ショットキーメタル９よりも大きく、たとえば、０．５μｍ〜１０μｍである。
ショットキーバリアダイオード１の最表面には、表面保護膜１１が形成されている。表面保護膜１１の中央部には、コンタクトメタル１０を露出させる開口１２が形成されている。ボンディングワイヤなどは、この開口１２を介してコンタクトメタル１０に接合される。

また、ＳｉＣエピタキシャル層４の表層部には、アノード電極７のショットキーメタル９に接するようにｐ型のガードリング１３が形成されている。このガードリング１３は、平面視において、フィールド絶縁膜５の開口６の内外に跨るように、当該開口６の輪郭に沿って形成されている。したがって、ガードリング１３は、開口６の内方へ張り出し、開口６内のショットキーメタル９の終端部としての外縁部１４に接する内側部分１５と、開口６の外方へ張り出し、フィールド絶縁膜５の周縁部８を挟んでアノード電極７（ショットキーメタル９）に対向する外側部分１６とを有している。ガードリング１３の内側部分１５の幅ｗ１は、１μｍ〜５０μｍであり、ガードリング１３の外側部分１６の幅ｗ２は、１μｍ〜５００μｍである。これら、ｗ１とｗ２との合計であるガードリング１３の全体幅Ｗは、たとえば、５μｍ〜５５０μｍである。また、ガードリング１３のＳｉＣエピタキシャル層４の表面からの深さＤは、たとえば、１０００Å以上、好ましくは、２０００Å〜７０００Åである。

そして、ｐ型ガードリング１３は、その大部分において、ｎ⁻型のＳｉＣエピタキシャル層４が本来的に有するｎ型不純物濃度よりもｐ型不純物濃度が大きいが、その表層部１７において、ｎ型不純物濃度よりもｐ型不純物濃度が小さくなっている。以下、図２〜図４に一例を取り上げて説明する。
図２は、本発明の第１実施形態のガードリング１３におけるｎ型およびｐ型不純物濃度それぞれのプロファイルを示す図である（第１例）。図３は、本発明の第１実施形態のガードリング１３におけるｎ型およびｐ型不純物濃度それぞれのプロファイルを示す図である（第２例）。図４は、ガードリング１３におけるｎ型およびｐ型不純物濃度それぞれのプロファイルを示す図である（参考例）。

図２を参照して、ｎ⁻型のＳｉＣエピタキシャル層４には、ｎ型不純物（Ｎ（窒素）、Ｐ（リン）、Ａｓ（ヒ素）など）が、層全体にわたって１．０×１０^１６ｃｍ^−３の濃度（エピ濃度）でほぼ均一に含有されている。
これに対し、ｐ型のガードリング１３には、ｎ型不純物に加えて、ｐ型不純物（Ｂ（ホウ素）、Ａｌ（アルミニウム）など）が含有されている。ｐ型不純物は、ガードリング１３全体にわたって均一に含有されているのではなく、ＳｉＣエピタキシャル層４の表面からの深さが大きくなるに従って濃度が増加するように含有されている。具体的には、ｐ型不純物は、ＳｉＣエピタキシャル層４の表面近傍（深さ０〜約２００Å）ではガードリング１３にほぼ含有されておらず、約２００Å〜１０００Åの深さ位置において、ベースとなるＳｉＣエピタキシャル層４の濃度よりも小さな濃度範囲（１．０×１０^１４ｃｍ^−３〜１．０×１０^１６ｃｍ^−３）で増加する。そして、約１０００Åの深さ位置において、ＳｉＣエピタキシャル層４の濃度（１．０×１０^１６ｃｍ^−３）にほぼ一致し、約１０００Åから最深部の４６００Åの深さ位置において、ＳｉＣエピタキシャル層４の濃度よりも大きな濃度範囲（１．０×１０^１６ｃｍ^−３〜１．０×１０^２０ｃｍ^−３）で増加する。すなわち、図２の例では、ガードリング１３における、ＳｉＣエピタキシャル層４の表面から１０００Å以下の深さｄまで（たとえば、ガードリング１３の深さＤを１００としたときに、０〜３０％の深さ位置）の表層部１７において、ｐ型不純物濃度がｎ型不純物濃度よりも小さくなっている。

そして、このような濃度プロファイルは、たとえば、層全体にわたってほぼ均一な濃度でｎ型不純物が含有されたＳｉＣエピタキシャル層４に対して、その表面（深さ０）から１０００Åの深さ位置までのアクセプタ密度＜ドナー密度となるように、ｐ型不純物を注入（たとえば、ドーズ量が１．０×１０^１２ｃｍ^−２〜１．０×１０^１５ｃｍ^−２、加速エネルギが３０ｋｅＶ〜１００ｋｅＶ）し、アニール処理によりｐ型不純物を活性化させることにより実現することができる。

一方、図３の例では、図２の例とは異なり、ｐ型不純物は、約２００Å〜１０００Åの深さ位置においても、ベースとなるＳｉＣエピタキシャル層４の濃度よりも大きな濃度範囲で増加している。しかしながら、図３の例では、約２００Å〜６００Åの深さ位置に、ＳｉＣエピタキシャル層４が本来的に有するｎ型不純物（ＳｉＣエピタキシャル層４形成時に含有されるｎ型不純物）以外に、図３の一点鎖線で示すように、ｎ型不純物が導入されている。これにより、約２００Å〜６００Åの深さ位置においては、ＳｉＣエピタキシャル層４のｎ型不純物が補われ、その結果、ｐ型不純物濃度がｎ型不純物濃度よりも小さくなっている。

そして、このような濃度プロファイルは、たとえば、層全体にわたってほぼ均一な濃度でｎ型不純物が含有されたＳｉＣエピタキシャル層４に対して、アクセプタ密度＞ドナー密度となるように、ｐ型不純物を注入（たとえば、ドーズ量が１．０×１０^１４ｃｍ^−２〜１．０×１０^１６ｃｍ^−２、加速エネルギが８０ｋｅＶ〜４００ｋｅＶ）し、さらに、ｐ型不純物を注入した領域にｎ型不純物を注入（たとえば、ドーズ量が１．０×１０^１２ｃｍ^−２〜１．０×１０^１４ｃｍ^−２、加速エネルギが３０ｋｅＶ〜１００ｋｅＶ）し、その後、アニール処理により、ｎ型およびｐ型不純物を活性化させることにより実現することができる。

また、図４の例のように、典型的なガードリング１３の場合では、図３と同様に、ｐ型不純物は、約２００Å〜１０００Åの深さ位置においても、ベースとなるＳｉＣエピタキシャル層４の濃度よりも大きな濃度範囲で増加している。しかも、この図４の例では、図３の例とは異なり、ｎ型不純物の追加注入がない。したがって、図４の例では、ガードリング１３における約２００Å〜４６００Åの深さ位置のほぼ全域において、ｐ型不純物濃度がｎ型不純物濃度よりも大きくなっている。

以上のように、このショットキーバリアダイオード１によれば、フィールド絶縁膜５の開口６の内外に跨るように、ガードリング１３が形成されており、ガードリング１３の内側部分１５が、当該開口６内のショットキーメタル９の外縁部１４に接している。
そして、ガードリング１３では、図２および図３に示す例のように、ＳｉＣエピタキシャル層４の表面から１０００Å以下の深さｄまで（ガードリング１３の深さＤを１００としたときに、０〜３０％の深さ位置）の表層部１７において、ｐ型不純物濃度がｎ型不純物濃度よりも小さくなっている。つまり、ガードリング１３の表層部１７では、ｐ型不純物濃度＜ｎ型不純物濃度となっており、当該表層部１７は、ｐ型の性質というよりもむしろｎ型の性質を示す。

これにより、ショットキーバリアダイオード１のＳｉＣエピタキシャル層４内に電流が流れたときに、ＳｉＣエピタキシャル層４内における電流密度を分散させることができるか、電流密度の分散とともに、電流密度が比較的高い部分を、アノード電極７の中央部にシフトさせることができる。その結果、たとえば、アノード電極７−カソード電極３間に大きな逆電圧が印加され、アバランシェ降伏が生じても、アノード電極７（ショットキーメタル９）の外縁部１４へ向かう電流の密度を緩和することができる。よって、アバランシェ降伏によるデバイス破壊を防止することができる。

また、ＳｉＣエピタキシャル層４とガードリング１３とのｐｎ接合により、アノード電極７の外縁部１４付近に空乏層が広がるため、当該空乏層によりアノード電極７の外縁部１４への電界集中を抑制することができる。よって、デバイスの耐圧を向上させることもできる。
図５（ａ）（ｂ）は、本発明の第２実施形態に係る電界効果トランジスタの模式図であって、図５（ａ）は平面図、図５（ｂ）は内部拡大図をそれぞれ示す。図６は、本発明の第２実施形態に係る電界効果トランジスタの模式断面図であって、図５（ｂ）の切断線ＶＩ−ＶＩでの切断面を示す。

この電界効果トランジスタ２１は、ＳｉＣが採用されたＤＭＩＳＦＥＴ（Double diffused Metal Insulator Semiconductor Field Effect Transistor）であり、たとえば、図５（ａ）に示すように、平面視正方形のチップ状である。チップ状の電界効果トランジスタ２１は、図５（ａ）の紙面における上下左右方向の長さがそれぞれ数ｍｍ程度である。
電界効果トランジスタ２１の表面には、ソースパッド２２が形成されている。ソースパッド２２は、四隅が外方へ湾曲した平面視略正方形状であり、電界効果トランジスタ２１の表面のほぼ全域を覆うように形成されている。このソースパッド２２には、その一辺の中央付近に除去領域２３が形成されている。この除去領域２３は、ソースパッド２２が形成されていない領域である。

除去領域２３には、ゲートパッド２４が配置されている。ゲートパッド２４とソースパッド２２との間には間隔が設けられており、これらは互いに絶縁されている。
次に、電界効果トランジスタ２１の内部構造について説明する。
電界効果トランジスタ２１は、ｎ^＋型（たとえば、濃度が１×１０^１８〜１×１０^２１ｃｍ^−３）のＳｉＣ基板２５を備えている。

ＳｉＣ基板２５の表面には、ＳｉＣ基板２５よりも低濃度のｎ⁻型（たとえば、濃度が１×１０^１５〜１×１０^１７ｃｍ^−３）のＳｉＣエピタキシャル層２６（ＳｉＣ半導体層）が積層されている。ＳｉＣエピタキシャル層２６の厚さは、たとえば、１μｍ〜１００μｍである。
電界効果トランジスタ２１には、図５（ａ）に示すように、平面視でＳｉＣエピタキシャル層２６の中央部に配置され、電界効果トランジスタ２１として機能する活性領域２７が形成されている。

活性領域２７において、ＳｉＣエピタキシャル層２６の表層部には、ｐ型のボディ領域２８が、行方向および列方向に一定のピッチで行列状（マトリクス状）に配列されて多数形成されている。各ボディ領域２８は、平面視正方形状であり、たとえば、図５（ｂ）の紙面における上下左右方向の長さがそれぞれ７．２μｍ程度である。また、ボディ領域２８の不純物濃度は、たとえば、１．０×１０^１６ｃｍ^−３〜１．０×１０^１９ｃｍ^−３である。一方、ＳｉＣエピタキシャル層２６における、ボディ領域２８よりもＳｉＣ基板２５側の領域は、エピタキシャル成長後のままの状態が維持された、ｎ⁻型のドリフト領域２９となっている。

各ボディ領域２８には、その中央部にｐ^＋型のボディコンタクト領域３０（たとえば、不純物濃度が１．０×１０^１８ｃｍ^−３〜２．０×１０^２１ｃｍ^−３）が形成されており、このボディコンタクト領域３０を取り囲むように、ｎ^＋型のソース領域３１（たとえば、不純物濃度が１．０×１０^１８ｃｍ^−３〜１．０×１０^２１ｃｍ^−３）が形成されている。ボディコンタクト領域３０は、平面視正方形状であり、たとえば、図５（ｂ）の紙面における上下左右方向の長さがそれぞれ１．６μｍ程度である。

ソース領域３１は、平面視正方形環状であり、たとえば、図５（ｂ）の紙面における上下左右方向の長さがそれぞれ５．７μｍ程度である。
また、活性領域２７において、一定のピッチで行列状に配列されたボディ領域２８の各間の領域（隣り合うボディ領域２８の側面により挟まれるボディ間領域３２）は、一定（たとえば、２．８μｍ）幅を有する格子状である。

このボディ間領域３２上には、ボディ間領域３２に沿って、格子状のゲート絶縁膜３３が形成されている。ゲート絶縁膜３３は、隣り合うボディ領域２８の間に跨っていて、ボディ領域２８におけるソース領域３１を取り囲む部分（ボディ領域２８の周縁部）およびソース領域３１の外周縁を覆っている。ゲート絶縁膜３３は、酸化シリコン（ＳｉＯ_２）からなり、その厚さは４００Å程度でほぼ一様である。

ゲート絶縁膜３３上には、ゲート電極３４が形成されている。ゲート電極３４は、格子状のゲート絶縁膜３３に沿って格子状に形成されていて、ゲート絶縁膜３３を挟んで、各ボディ領域２８の周縁部に対向している。ゲート電極３４は、ポリシリコンからなり、たとえば、ｐ型不純物が高濃度に導入されている。また、ゲート電極３４の厚さは、たとえば、６０００Å程度である。

この電界効果トランジスタ２１では、ボディ間領域３２の幅方向中央に単位セル間の境界が設定されている。各単位セルは、たとえば、図５（ｂ）の紙面における上下左右方向の長さがそれぞれ１０μｍ程度である。各単位セルでは、ボディ領域２８の深さ方向がゲート長方向であり、そのゲート長方向に直交するボディ領域２８の周方向がゲート幅方向である。そして、各単位セルでは、ゲート電極３４に印加する電圧を制御することにより、各単位セルのボディ領域２８の周縁部に環状のチャネルを形成して、ドリフト領域２９において各ボディ領域２８の４つの側面に沿ってＳｉＣエピタキシャル層２６の表面側へ流れるドレイン電流を、ソース領域３１に流すことができる。すなわち、単位セルごとにＭＩＳトランジスタ構造が構成されている。

そして、ＳｉＣエピタキシャル層２６の表層部には、マトリクス状に配列された単位セル（活性領域２７）を取り囲むように、活性領域２７から間隔を開けてｐ型のガードリング３５が複数本（この実施形態では、５本）形成されている。これらのガードリング３５は、ｐ型のボディ領域２８を形成する工程と同一のイオン注入工程で形成することができる。

各ガードリング３５は、平面視において、電界効果トランジスタ２１の外周に沿う平面視四角環状に形成されている。また、ガードリング３５のＳｉＣエピタキシャル層２６の表面からの深さＤは、ボディ領域２８とほぼ同じ深さであり、たとえば、２０００Å以上、好ましくは、３０００Å〜１００００Åである。
複数のガードリング３５のうち、最も内側のガードリング３６（全体幅ｗ３）には、ｎ^＋型領域３８とｐ^＋型領域３９とが互いに隣接して形成されている。これらのｎ^＋型領域３８およびｐ^＋型領域３９は、当該ガードリング３６の全周にわたって平面視四角環状に形成されている。ｎ^＋型領域３８は、ｎ^＋型のソース領域３１を形成する工程と同一のイオン注入工程、ｐ^＋型領域３９は、ｐ^＋型のボディコンタクト領域３０を形成する工程と同一のイオン注入工程で、それぞれ形成することができる。また、最も内側のガードリング３６以外のガードリング３７の全体幅ｗ４は、たとえば、１μｍ〜３μｍである。

そして、この第２実施形態においても、ｐ型ガードリング３５は、その大部分において、ｎ⁻型のＳｉＣエピタキシャル層２６が本来的に有するｎ型不純物濃度よりもｐ型不純物濃度が大きいが、前述の第１実施形態の図２〜図４で示したように、その表層部４０において、ｎ型不純物濃度よりもｐ型不純物濃度が小さくなっている。とりわけ、最も内側のガードリング３６においては、その表層部４０にｐ^＋型領域が形成されているので、図３の例のように、ｎ型不純物を追加注入することにより、ＳｉＣエピタキシャル層２６のｎ型不純物を補なうことが好ましい。

ＳｉＣエピタキシャル層２６上には、ゲート電極３４を被覆するように、酸化シリコン（ＳｉＯ_２）からなるフィールド絶縁膜としての層間絶縁膜４１が積層されている。層間絶縁膜４１には、ソース領域３１およびボディコンタクト領域３０を露出させるコンタクトホール４２、および最も内側のガードリング３６を露出させるコンタクトホール４３が形成されている。

層間絶縁膜４１上には、ソース電極４４が形成されている。ソース電極４４は、各コンタクトホール４２，４３を介して、すべての単位セルのボディコンタクト領域３０およびソース領域３１、ならびに最も内側のガードリング３６のｐ^＋型領域３９に一括して接触している。つまり、ソース電極４４は、すべての単位セルに対して共通の配線となっている。そして、このソース電極４４上には層間絶縁膜（図示せず）が形成されており、その層間絶縁膜（図示せず）を介して、ソース電極４４がソースパッド２２（図５（ａ）参照）に電気的に接続されている。一方、ゲートパッド２４（図５（ａ）参照）は、当該層間絶縁膜（図示せず）上に引き回されたゲート配線（図示せず）を介して、ゲート電極３４に電気的に接続されている。

また、ソース電極４４は、ＳｉＣエピタキシャル層２６との接触側から順にＴｉ／ＴｉＮ層４５と、Ａｌ層４６とが積層された構造を有している。
ＳｉＣ基板２５の裏面には、その全域を覆うようにドレイン電極４７が形成されている。このドレイン電極４７は、すべての単位セルに対して共通の電極となっている。ドレイン電極４７としては、たとえば、ＳｉＣ基板２５側から順にＴｉ、Ｎｉ、ＡｕおよびＡｇが積層された積層構造（Ｔｉ／Ｎｉ／Ａｕ／Ａｇ）を適用することができる。

以上のように、この電界効果トランジスタ２１では、マトリクス状の単位セルの周囲にガードリング３５が形成されているため、ＳｉＣエピタキシャル層２６とガードリング３５とのｐｎ接合により、活性領域２７の周囲に空乏層が広がる。これにより、各単位セルの素子表面での電界強度を緩和することができる。よって、デバイスの耐圧を向上させることができる。

また、各単位セルを動作させるためのソース電極４４が、ソース領域３１およびボディコンタクト領域３０だけでなく、活性領域２７を取り囲む最も内側のガードリング３６にも接合されている。これにより、電界効果トランジスタ２１にアバランシェ降伏が生じたときに、その降伏電流を、活性領域２７の周囲にある最も内側のガードリング３６の方向へ流れるように迂回させることができる。その場合、層間絶縁膜４１のコンタクトホール４３内におけるソース電極４４の外縁部に電流集中が起こってデバイスが破壊するおそれがある。

しかしながら、この実施形態では、ガードリング３５において、ＳｉＣエピタキシャル層２６の表面から１０００Å以下の深さｄまで（ガードリング３５の深さＤを１００としたときに、０〜５％の深さ位置）の表層部４０において、ｐ型不純物濃度がｎ型不純物濃度よりも小さくなっている。つまり、ガードリング３５の表層部４０では、ｐ型不純物濃度＜ｎ型不純物濃度となっており、当該表層部４０は、ｐ型の性質というよりもむしろｎ型の性質を示す。

これにより、電界効果トランジスタ２１のＳｉＣエピタキシャル層２６内に電流が流れたときに、幅広ガードリング３６付近の電流密度を分散させることができるか、電流密度の分散とともに、電流密度が比較的高い部分を、コンタクトホール４３内におけるソース電極４４の中央部にシフトさせることができる。その結果、たとえば、ソース−ドレイン間に大きな逆電圧が印加され、アバランシェ降伏が生じても、ソース電極４４の外縁部へ向かう電流の密度を緩和することができる。よって、アバランシェ降伏によるデバイス破壊を防止することができる。

以上、本発明の実施形態を説明したが、本発明は、他の形態で実施することもできる。
たとえば、第１実施形態のショットキーバリアダイオード１において、ショットキーメタル９を、図７（ａ）（ｂ）に示すように、ポリシリコン５２に置き換えることにより、ポリシリコン５２を、ＳｉＣエピタキシャル層４に対してヘテロ接合させたヘテロジャンクションダイオード５１を構成することができる。ＳｉＣに接合されるポリシリコン５２は、ＳｉＣ半導体との間に、たとえば、０．５ｅＶ〜１．８ｅＶの高さの電位障壁を形成する。

また、ショットキーバリアダイオード１、電界効果トランジスタ２１およびヘテロジャンクションダイオード５１の各半導体部分の導電型を反転した構成が採用されてもよい。すなわち、ショットキーバリアダイオード１、電界効果トランジスタ２１およびヘテロジャンクションダイオード５１において、ｐ型の部分がｎ型であり、ｎ型の部分がｐ型であってもよい。

本発明のＳｉＣ半導体装置は、モータ制御システム、電力変換システムなど、各種パワーエレクトロニクス分野におけるシステムに主として使用される。具体的には、自動車用インバータ回路、ＩＰＭ（Intelligent Power Module）などに組み込まれて使用される。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。

次に、本発明を実施例および比較例に基づいて説明するが、本発明は下記の実施例によって限定されるものではない。
下記の実施例１〜３および比較例１は、本発明による電流密度の分散効果を証明するために行ったものである。
＜実施例１＞
（１）ショットキーバリアダイオードの作製
図１（ａ）（ｂ）で説明したショットキーバリアダイオードとほぼ同等の構造を有するショットキーバリアダイオードを作製した。

具体的には、まず、ｎ^＋型ＳｉＣ基板上に、ｎ⁻型のＳｉＣからなるエピタキシャル層を成長させた（ｎ型不純物濃度：１×１０^１６ｃｍ^−３）。ｎ型不純物としては、Ｐを用いた。
次いで、当該エピタキシャル層に対して、ｐ型不純物（Ｂ）を、ドーズ量１．５×１０^１１ｃｍ^−２、加速エネルギ３０ｋｅＶで注入した。続いて、ｎ型不純物（Ｐ）を、ドーズ量３．０×１０^１５ｃｍ^−２、加速エネルギ１８０ｋｅＶで注入した。次いで、１１５０℃でアニール処理することにより、ｎ型およびｐ型不純物を活性化させた。これにより、４５００Åの深さのガードリングを選択的に形成した。

その後、エピタキシャル層上に、ＳｉＯ_２からなるフィールド絶縁膜を形成した。このフィールド絶縁膜には、ガードリングの一部が露出するように開口を形成した。次いで、フィールド絶縁膜の開口を介して、ショットキーメタル（Ｍｏ）を、ガードリングに接するようにエピタキシャル層に接合した。
＜実施例２＞
ｎ型不純物のドーズ量および加速エネルギを、それぞれ３．０×１０^１１ｃｍ^−２および３０ｋｅＶとしたこと以外は、実施例１と同様の方法によりショットキーバリアダイオードを作製した。
＜実施例３＞
ｎ型不純物のドーズ量および加速エネルギを、それぞれ１．５×１０^１２ｃｍ^−２および３０ｋｅＶとしたこと以外は、実施例１と同様の方法によりショットキーバリアダイオードを作製した。
＜比較例１＞
ガードリングを形成する際にｎ型不純物を注入しなかったこと以外は、実施例１と同様の方法によりショットキーバリアダイオードを作製した。
＜電流密度シミュレーション＞
実施例１〜３および比較例１により得られたショットキーバリアダイオードのアノード−カソード間に逆電圧（７６０Ｖ）を印加したときの、エピタキシャル層内の電流密度分布をシミュレーションした。結果を図８〜図１１に示す。なお、図８〜図１１において、図１（ａ）（ｂ）に示された各部の対応部分は同一参照符号で示す。

図１１に示すように、比較例１のショットキーバリアダイオードでは、ショットキーメタルの外縁部に、大きな電流が集中して流れることが確認できた。
これに対して、図８に示すように、実施例１のショットキーバリアダイオードでは、ショットキーメタルの外縁部に、他の部分に比べて大きな電流が集中していることが確認されたが、その電流の大きさはデバイス破壊を起こすほどのものではない。すなわち、ショットキーメタルの外縁部へ向かう電流の密度が緩和されていることが確認できた。

また、図９および図１０に示すように、実施例２および実施例３のショットキーバリアダイオードでは、ショットキーメタルの外縁部へ向かう電流の密度が一層緩和されているとともに、電流密度が比較的高い部分が、ショットキーメタルの中央部にシフトしていることが確認できた。

１ ショットキーバリアダイオード
４ ＳｉＣエピタキシャル層
９ ショットキーメタル
１４ （ショットキーメタルの）外縁部
１７ （ガードリングの）表層部
２１ 電界効果トランジスタ
２６ ＳｉＣエピタキシャル層
２８ ボディ領域
２９ ドリフト領域
３１ ソース領域
３３ ゲート絶縁膜
３４ ゲート電極
３５ ガードリング
４０ （ガードリングの）表層部
４１ 層間絶縁膜
４２ コンタクトホール
４３ コンタクトホール
４４ ソース電極
５１ ヘテロジャンクションダイオード
５２ ポリシリコン

上記目的を達成するための請求項１記載の発明は、第１導電型のＳｉＣ半導体層と、前記ＳｉＣ半導体層の表面に形成された活性領域と、前記ＳｉＣ半導体層の表面に形成され、前記ＳｉＣ半導体層の前記表面を露出させる開口を有するフィールド絶縁膜と、前記フィールド絶縁膜の前記開口を介して前記ＳｉＣ半導体層に接合された電極と、前記ＳｉＣ半導体層の表層部に形成され、前記電極における前記ＳｉＣ半導体層との接合部分の終端部に接する第２導電型のガードリングと、前記ガードリング内に、互いに隣接して形成された第１導電型領域および第２導電型領域とを含み、前記第１導電型領域は、前記電極における前記ＳｉＣ半導体層との接合部分よりも前記活性領域側に配置されている、ＳｉＣ半導体装置である。

また、請求項２に記載のように、前記ガードリングにおける前記電極と接する表層部の前記第２導電型の不純物濃度が、前記第１導電型の不純物濃度よりも小さいことが好ましい。
この構成によれば、フィールド絶縁膜の開口を介して、電極がＳｉＣ半導体層に接合されている。第１導電型のＳｉＣ半導体層の表層部には、電極におけるＳｉＣ半導体層との接合部分の終端部（開口内における電極の外縁部）に接するように、第２導電型のガードリングが形成されている。そして、当該ガードリングにおいて、電極と接する表層部の第２導電型の不純物濃度が、第１導電型の不純物濃度よりも小さい。つまり、ガードリングの表層部では、第２導電型の不純物濃度＜第１導電型の不純物濃度となっており、当該表層部は、第２導電型の性質というよりもむしろ第１導電型の性質を示す。

また、ＳｉＣ半導体層とガードリングとのｐｎ接合により、電極の終端部付近に空乏層が広がるため、当該空乏層により電極の終端部への電界集中を抑制することができる。よって、デバイスの耐圧を向上させることもできる。
また、請求項３に記載のように、前記ガードリングが、２０００Å以上の深さを有している場合、当該ガードリングにおける前記ＳｉＣ半導体層の前記表面から１０００Åの深さ位置までの部分の前記第２導電型の不純物濃度が、前記第１導電型の不純物濃度よりも小さいことが好ましい。

また、前記電極は、請求項４に記載のように、前記フィールド酸化膜における前記開口の周縁部を覆うように形成されていてもよい。
また、前記電極が、請求項５に記載のように、前記ＳｉＣ半導体層との接合により電位障壁を形成する障壁形成電極を含んでいてもよい。その場合、当該障壁形成電極は、請求項６記載のように、前記ＳｉＣ半導体層との接合によりショットキー接合を形成する金属からなっていてもよく、請求項７記載のように、前記ＳｉＣ半導体層との接合によりヘテロ接合を形成するポリシリコンからなっていてもよい。

また、請求項８記載の発明は、第１導電型のＳｉＣ半導体層と、前記ＳｉＣ半導体層の表面に形成された活性領域と、前記活性領域に形成され、前記第１導電型のソース領域と、前記ソース領域に接する第２導電型のボディ領域と、前記ボディ領域に接する前記第１導電型のドリフト領域と、ゲート絶縁膜を介して前記ボディ領域に対向し、前記ドリフト領域と前記ソース領域との間に電流を流すために前記ボディ領域にチャネルを形成するためのゲート電極とを有するＭＩＳトランジスタ構造と、前記ＳｉＣ半導体層の表層部に形成され、前記ＭＩＳトランジスタ構造を取り囲む前記第２導電型のガードリングと、前記ＳｉＣ半導体層の表面に形成され、前記ソース領域および前記ガードリングをそれぞれ露出させる開口を有するフィールド絶縁膜と、前記フィールド絶縁膜の前記開口を介して、前記ソース領域および前記ガードリングにそれぞれ接合されたソース電極と、前記ガードリング内に、互いに隣接して形成された第１導電型領域および第２導電型領域とを含み、前記第１導電型領域は、前記ソース電極における前記ＳｉＣ半導体層との接合部分よりも前記活性領域側に配置されている、ＳｉＣ半導体装置である。

また、請求項９に記載のように、前記ガードリングにおける前記ソース電極と接する表層部の前記第２導電型の不純物濃度が、前記第１導電型の不純物濃度よりも小さいことが好ましい。
この構成によれば、第１導電型のＳｉＣ半導体層に、ＳｉＣからなるＭＩＳ（Metal Insulator Semiconductor）トランジスタ構造が形成されており、このＭＩＳトランジスタ構造を取り囲むように第２導電型のガードリングが形成されている。
ＭＩＳトランジスタ構造（トランジスタ素子）の周囲にガードリングが形成されているため、ＳｉＣ半導体層とガードリングとのｐｎ接合により、トランジスタ素子の周囲に空乏層が広がる。これにより、素子表面での電界強度を緩和することができる。よって、デバイスの耐圧を向上させることができる。

図１（ａ）（ｂ）は、本発明の参考例に係るショットキーバリアダイオードの模式図であって、図１（ａ）は平面図、図１（ｂ）は断面図をそれぞれ示す。 図２は、本発明の参考例のガードリングにおけるｎ型およびｐ型不純物濃度それぞれのプロファイルを示す図である（第１例）。 図３は、本発明の参考例のガードリングにおけるｎ型およびｐ型不純物濃度それぞれのプロファイルを示す図である（第２例）。 図４は、ガードリングにおけるｎ型およびｐ型不純物濃度それぞれのプロファイルを示す図である（第３例）。 図５（ａ）（ｂ）は、本発明の一実施形態に係る電界効果トランジスタの模式図であって、図５（ａ）は平面図、図５（ｂ）は内部拡大図をそれぞれ示す。 図６は、本発明の一実施形態に係る電界効果トランジスタの模式断面図であって、図５（ｂ）の切断線ＶＩ−ＶＩでの切断面を示す。 図７（ａ）（ｂ）は、本発明の他の参考例に係るヘテロジャンクションダイオードの模式図であって、図７（ａ）は平面図、図７（ｂ）は断面図をそれぞれ示す。 図８は、実施例１のショットキーバリアダイオードにおける電流密度の分布図である。 図９は、実施例２のショットキーバリアダイオードにおける電流密度の分布図である。 図１０は、実施例３のショットキーバリアダイオードにおける電流密度の分布図である。 図１１は、比較例１のショットキーバリアダイオードにおける電流密度の分布図である。

以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。
図１（ａ）（ｂ）は、本発明の参考例に係るショットキーバリアダイオードの模式図であって、図１（ａ）は平面図、図１（ｂ）は断面図をそれぞれ示す。
このショットキーバリアダイオード１は、ＳｉＣが採用されたショットキーバリアダイオード１であり、たとえば、図１（ａ）に示すように、平面視正方形のチップ状である。チップ状のショットキーバリアダイオード１は、図１（ａ）の紙面における上下左右方向の長さがそれぞれ数ｍｍ程度である。

アノード電極７は、たとえば、フィールド絶縁膜５の開口６内でＳｉＣエピタキシャル層４に接合された障壁形成電極としてのショットキーメタル９と、このショットキーメタル９に積層されたコンタクトメタル１０との２層構造を有している。
ショットキーメタル９は、ｎ型のＳｉＣとの接合によりショットキー接合を形成する金属（たとえば、Ｎｉ、Ａｕなど）からなる。ＳｉＣに接合されるショットキーメタル９は、ＳｉＣ半導体との間に、たとえば、０．７ｅＶ〜１．７ｅＶの高さのショットキー障壁（電位障壁）を形成する。また、ショットキーメタル９の厚さは、この参考例では、たとえば、０．０１μｍ〜５μｍである。

コンタクトメタル１０は、アノード電極７において、ショットキーバリアダイオード１の最表面に露出して、ボンディングワイヤなどが接合される部分である。コンタクトメタル１０は、たとえば、Ａｌからなる。コンタクトメタル１０の厚さは、この参考例では、ショットキーメタル９よりも大きく、たとえば、０．５μｍ〜１０μｍである。
ショットキーバリアダイオード１の最表面には、表面保護膜１１が形成されている。表面保護膜１１の中央部には、コンタクトメタル１０を露出させる開口１２が形成されている。ボンディングワイヤなどは、この開口１２を介してコンタクトメタル１０に接合される。

そして、ｐ型ガードリング１３は、その大部分において、ｎ⁻型のＳｉＣエピタキシャル層４が本来的に有するｎ型不純物濃度よりもｐ型不純物濃度が大きいが、その表層部１７において、ｎ型不純物濃度よりもｐ型不純物濃度が小さくなっている。以下、図２〜図４に一例を取り上げて説明する。
図２は、本発明の参考例のガードリング１３におけるｎ型およびｐ型不純物濃度それぞれのプロファイルを示す図である（第１例）。図３は、本発明の参考例のガードリング１３におけるｎ型およびｐ型不純物濃度それぞれのプロファイルを示す図である（第２例）。図４は、ガードリング１３におけるｎ型およびｐ型不純物濃度それぞれのプロファイルを示す図である（第３例）。

また、ＳｉＣエピタキシャル層４とガードリング１３とのｐｎ接合により、アノード電極７の外縁部１４付近に空乏層が広がるため、当該空乏層によりアノード電極７の外縁部１４への電界集中を抑制することができる。よって、デバイスの耐圧を向上させることもできる。
図５（ａ）（ｂ）は、本発明の一実施形態に係る電界効果トランジスタの模式図であって、図５（ａ）は平面図、図５（ｂ）は内部拡大図をそれぞれ示す。図６は、本発明の一実施形態に係る電界効果トランジスタの模式断面図であって、図５（ｂ）の切断線ＶＩ−ＶＩでの切断面を示す。

そして、この実施形態においても、ｐ型ガードリング３５は、その大部分において、ｎ⁻型のＳｉＣエピタキシャル層２６が本来的に有するｎ型不純物濃度よりもｐ型不純物濃度が大きいが、前述の参考例の図２〜図４で示したように、その表層部４０において、ｎ型不純物濃度よりもｐ型不純物濃度が小さくなっている。とりわけ、最も内側のガードリング３６においては、その表層部４０にｐ^＋型領域が形成されているので、図３の例のように、ｎ型不純物を追加注入することにより、ＳｉＣエピタキシャル層２６のｎ型不純物を補なうことが好ましい。

以上、本発明の実施形態および参考例を説明したが、本発明は、他の形態で実施することもできる。
たとえば、参考例のショットキーバリアダイオード１において、ショットキーメタル９を、図７（ａ）（ｂ）に示すように、ポリシリコン５２に置き換えることにより、ポリシリコン５２を、ＳｉＣエピタキシャル層４に対してヘテロ接合させたヘテロジャンクションダイオード５１を構成することができる。ＳｉＣに接合されるポリシリコン５２は、ＳｉＣ半導体との間に、たとえば、０．５ｅＶ〜１．８ｅＶの高さの電位障壁を形成する。

Claims (7)

1. 第１導電型のＳｉＣ半導体層と、
   前記ＳｉＣ半導体層の表面に形成され、前記ＳｉＣ半導体層の前記表面を露出させる開口を有するフィールド絶縁膜と、
   前記フィールド絶縁膜の前記開口を介して前記ＳｉＣ半導体層に接合された電極と、
   前記ＳｉＣ半導体層の表層部に形成され、前記電極における前記ＳｉＣ半導体層との接合部分の終端部に接する第２導電型のガードリングとを含み、
   前記ガードリングにおける前記電極と接する表層部の前記第２導電型の不純物濃度が、前記第１導電型の不純物濃度よりも小さい、ＳｉＣ半導体装置。
2. 前記ガードリングは、２０００Å以上の深さを有しており、
   当該ガードリングにおける前記ＳｉＣ半導体層の前記表面から１０００Åの深さ位置までの部分の前記第２導電型の不純物濃度が、前記第１導電型の不純物濃度よりも小さい、請求項１に記載のＳｉＣ半導体装置。
3. 前記電極は、前記フィールド酸化膜における前記開口の周縁部を覆うように形成されている、請求項１または２に記載のＳｉＣ半導体装置。
4. 前記電極が、前記ＳｉＣ半導体層との接合により電位障壁を形成する障壁形成電極を含む、請求項１〜３のいずれか一項に記載のＳｉＣ半導体装置。
5. 前記障壁形成電極が、前記ＳｉＣ半導体層との接合によりショットキー接合を形成する金属からなる、請求項４に記載のＳｉＣ半導体装置。
6. 前記障壁形成電極が、前記ＳｉＣ半導体層との接合によりヘテロ接合を形成するポリシリコンからなる、請求項４に記載のＳｉＣ半導体装置。
7. 第１導電型のＳｉＣ半導体層と、
   前記ＳｉＣ半導体層に形成され、前記第１導電型のソース領域と、前記ソース領域に接する第２導電型のボディ領域と、前記ボディ領域に接する前記第１導電型のドリフト領域と、ゲート絶縁膜を介して前記ボディ領域に対向し、前記ドリフト領域と前記ソース領域との間に電流を流すために前記ボディ領域にチャネルを形成するためのゲート電極とを有するＭＩＳトランジスタ構造と、
   前記ＳｉＣ半導体層の表層部に形成され、前記ＭＩＳトランジスタ構造を取り囲む前記第２導電型のガードリングと、
   前記ＳｉＣ半導体層の表面に形成され、前記ソース領域および前記ガードリングをそれぞれ露出させる開口を有するフィールド絶縁膜と、
   前記フィールド絶縁膜の前記開口を介して、前記ソース領域および前記ガードリングにそれぞれ接合されたソース電極とを含み、
   前記ガードリングにおける前記ソース電極と接する表層部の前記第２導電型の不純物濃度が、前記第１導電型の不純物濃度よりも小さい、ＳｉＣ半導体装置。

Images