JP2020174170A - 超接合半導体装置および超接合半導体装置の製造方法 - Google Patents
超接合半導体装置および超接合半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2020174170A JP2020174170A JP2019173822A JP2019173822A JP2020174170A JP 2020174170 A JP2020174170 A JP 2020174170A JP 2019173822 A JP2019173822 A JP 2019173822A JP 2019173822 A JP2019173822 A JP 2019173822A JP 2020174170 A JP2020174170 A JP 2020174170A
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor
- semiconductor device
- type
- parallel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 197
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 47
- 239000010410 layer Substances 0.000 claims description 116
- 239000012535 impurity Substances 0.000 claims description 68
- 238000005468 ion implantation Methods 0.000 claims description 32
- 238000000034 method Methods 0.000 claims description 27
- 229920002120 photoresistant polymer Polymers 0.000 claims description 13
- 239000002344 surface layer Substances 0.000 claims description 11
- 230000006866 deterioration Effects 0.000 abstract 1
- 230000001681 protective effect Effects 0.000 description 16
- 230000000052 comparative effect Effects 0.000 description 14
- 230000000694 effects Effects 0.000 description 9
- 238000000206 photolithography Methods 0.000 description 8
- 230000005684 electric field Effects 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 6
- 238000009826 distribution Methods 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 6
- 230000033001 locomotion Effects 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 238000007789 sealing Methods 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000000779 depleting effect Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 108091006146 Channels Proteins 0.000 description 1
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 210000000746 body region Anatomy 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000009545 invasion Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66666—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
- H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Recrystallisation Techniques (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
Description
本発明にかかる超接合半導体装置について、SJ−MOSFETを例に説明する。図1は、実施の形態1にかかるSJ−MOSFETの構造を示す断面図である。図2は、実施の形態1にかかるSJ−MOSFETの構造を示す図1のA−A’部分の平面図である。また、図3は、実施の形態1にかかるSJ−MOSFETの構造を示す図1のB−B’部分の平面図である。また、図4は、実施の形態1にかかるSJ−MOSFETの構造を示す図1のB−B’部分の他の平面図である。図1は、図2〜図4のa−a’部分の断面図である。
図5は、実施の形態2にかかるSJ−MOSFETの構造を示す断面図である。図5のA−A’部分は、実施の形態1にかかるSJ−MOSFETの構造を示す図2の平面図と同じである。また、実施の形態2にかかるSJ−MOSFETの構造を示す図5のB−B’部分は、実施の形態1にかかる実施の形態1にかかるSJ−MOSFETの構造を示す図3の平面図と同じである。また、実施の形態2にかかるSJ−MOSFETの構造を示す図5のB−B’部分の他の平面図は、図4の平面図と同じである。
次に、実施の形態1および2にかかる超接合半導体装置の製造方法について説明する。図8〜図13は、実施の形態1および2にかかるSJ−MOSFET50の製造途中の状態を示す断面図である。まず、シリコンからなりn+型ドレイン層となるn+型半導体基板1を用意する。次に、n+型半導体基板1のおもて面上に、n+型半導体基板1より不純物濃度の低いn型層2aをエピタキシャル成長させる。ここまでの状態が図8に記載される。
図14は、実施の形態3にかかるSJ−MOSFETの構造を示す断面図である。実施の形態3は、リサーフ領域17を第1リサーフ領域17a、第2リサーフ領域17b、第3リサーフ領域17cおよび第4リサーフ領域17dの4つに分割した点で、実施の形態1および実施の形態2と異なる。
図15は、実施の形態4にかかるSJ−MOSFETの構造を示す断面図である。実施の形態4は、第4リサーフ領域17dの不純物濃度および外側のp型カラム領域4bの長さが実施の形態3と異なる。実施の形態4においても、実施の形態3と同様に、第1リサーフ領域17aの幅w1、第2リサーフ領域17bの幅w2、第3リサーフ領域17cの幅w3および第4リサーフ領域17dの幅w4は、w1≦w2≦w3≦w4の関係性を有することが好ましい。
2、102 n型ドリフト層
2a〜2f n型層
3a、3b、103 n型カラム領域
4a、4b、4c、4d104 p型カラム領域
5、105 p型ベース領域
6、106 n+型ソース領域
7、107 ゲート絶縁膜
8、108 ゲート電極
10、110 ソース電極
13、113 絶縁膜
14、114 ドレイン電極
15 フィールドプレート電極
15a フィールドプレート電極
15b フィールドプレート電極
15c フィールドプレート電極
15d フィールドプレート電極
16 ストッパー電極
17、117 リサーフ領域
17a 第1リサーフ領域
17b 第2リサーフ領域
17c 第3リサーフ領域
17d 第4リサーフ領域
18 n型領域
19 p型領域
20a、20b イオン注入用マスク
21 イオン注入
25 第1リサーフ領域の端部
30、130 活性領域
40、140 エッジ終端領域
50、150 SJ−MOSFET
60 等電位線
70 表面保護膜
w1 第1リサーフ領域の幅
w2 第2リサーフ領域の幅
w3 第3リサーフ領域の幅
w4 第4リサーフ領域の幅
w11 活性領域の開口幅
w12 エッジ終端領域の開口幅
w13 エッジ終端領域の開口幅
w14 エッジ終端領域のフォトレジスト幅
w15 第1リサーフ領域17aと第2リサーフ領域17bに分けられる箇所のフォトレジスト幅
P1 開口部のピッチ(活性領域)
P2 開口部のピッチ(エッジ終端領域)
P3 開口部のピッチ(エッジ終端領域)
Claims (17)
- 電流が流れる活性領域と、前記活性領域の外側に配置され、前記活性領域の周囲を囲む耐圧構造が形成された終端構造部と、を有する超接合半導体装置であって、
第1導電型の半導体基板と、
前記半導体基板のおもて面上に設けられた前記半導体基板より低不純物濃度の第1導電型の第1半導体層と、
前記第1半導体層の上面に設けられた、第1導電型の第1カラムと第2導電型の第2カラムとが前記おもて面に平行な面において繰り返し交互に配置された前記活性領域に設けられる第1並列pn構造と、
前記第1半導体層の上面に設けられた、第1導電型の第3カラムと第2導電型の第4カラムとが前記おもて面に平行な面において繰り返し交互に配置された前記終端構造部に設けられる第2並列pn構造と、を有し、
前記終端構造部の前記第2並列pn構造の表面に設けられた、互いに離れた複数の領域からなる第2導電型の第1半導体領域と、
前記活性領域の前記第1並列pn構造の前記第2導電型の第2カラムの表面に設けられた、第2導電型の第2半導体領域と、
前記第2半導体領域の、前記半導体基板側に対して反対側の表面層に選択的に設けられた第1導電型の第3半導体領域と、
前記第2半導体領域に接触するゲート絶縁膜と、
前記ゲート絶縁膜の前記第2半導体領域と接触する面と反対側の表面に設けられたゲート電極と、
を備えることを特徴とする超接合半導体装置。 - 前記第1半導体領域は、前記活性領域側の第1領域と、前記第1領域と離れた第2領域を有することを特徴とする請求項1に記載の超接合半導体装置。
- 前記第1半導体領域の前記第1領域および前記第2領域は、前記第1領域の幅と前記第2領域の幅との比が、3:7〜5:5であることを特徴とする請求項2に記載の超接合半導体装置。
- 前記第1半導体領域の前記第1領域および前記第2領域の平面形状は環状であることを特徴とする請求項2に記載の超接合半導体装置。
- 前記活性領域の前記第1並列pn構造の前記第1カラムの幅および前記第2カラムの幅は、前記終端構造部の前記第2並列pn構造の前記第3カラムの幅および前記第4カラムの幅より広いことを特徴とする請求項1〜4のいずれか一つに記載の超接合半導体装置。
- 前記第1半導体領域の、前記半導体基板と反対側の表面に第1導電型の第3半導体領域を備えることを特徴とする請求項1〜5のいずれか一つに記載の超接合半導体装置。
- 電流が流れる活性領域と、前記活性領域の外側に配置され、前記活性領域の周囲を囲む耐圧構造が形成された終端構造部と、を有する超接合半導体装置の製造方法であって、
第1導電型の半導体基板のおもて面に、前記半導体基板より低不純物濃度の第1導電型の第1半導体層を形成する第1工程と、
前記第1半導体層の前記活性領域に、第1導電型の第1カラムと第2導電型の第2カラムとが前記おもて面に平行な面において繰り返し交互に配置された第1並列pn構造と、前記第1半導体層の前記終端構造部に第1導電型の第3カラムと第2導電型の第4カラムとが前記おもて面に平行な面において繰り返し交互に配置された第2並列pn構造とを形成する第2工程と、
前記活性領域において、前記第1並列pn構造の表面に前記第1並列pn構造を、前記終端構造部において、前記第2並列pn構造の表面に互いに離れた複数の領域からなる第2導電型の第1半導体領域を形成する第3工程と、
前記活性領域の前記第1並列pn構造の前記第2カラムの表面に、第2導電型の第2半導体領域を形成する第4工程と、
前記第2半導体領域の、前記半導体基板側に対して反対側の表面層に選択的に第1導電型の第3半導体領域を形成する第5工程と、
前記第2半導体領域に接触するゲート絶縁膜を形成する第6工程と、
前記ゲート絶縁膜の前記第2半導体領域と接触する面と反対側の表面にゲート電極を形成する第7工程と、
を含むことを特徴とする超接合半導体装置の製造方法。 - 前記第3工程では、エピタキシャル成長とイオン注入とにより、前記第1並列pn構造と前記第1半導体領域とを同時に形成することを特徴とする請求項7に記載の超接合半導体装置の製造方法。
- 前記第2並列pn構造を形成する際のイオン注入のフォトレジストの開口幅は、前記第1半導体領域を形成する際のイオン注入のフォトレジストの開口幅より広いことを特徴とする請求項8に記載の超接合半導体装置の製造方法。
- 前記第3工程では、イオン注入により不純物を複数の箇所に注入し、注入された前記不純物を熱拡散させることにより前記第1半導体領域を形成することを特徴とする請求項8または9に記載の超接合半導体装置の製造方法。
- 前記第1半導体領域は、前記活性領域側の第1領域と、前記第1領域と離れた第2領域と、前記第2領域と離れた第3領域と、前記第3領域と離れた第4領域と、を有することを特徴とする請求項1に記載の超接合半導体装置。
- 前記第1領域の幅w1、前記第2領域の幅w2、前記第3領域の幅w3、前記第4領域の幅w4は、w1≦w2≦w3≦w4を満たすことを特徴とする請求項11に記載の超接合半導体装置。
- 前記第1領域、前記第2領域、前記第3領域および前記第4領域は、前記第2半導体領域を介して、前記終端構造部に設けられた電極に接続していることを特徴とする請求項11または12に記載の超接合半導体装置。
- 前記第2並列pn構造は、前記活性領域側の内側構造と、前記内側構造より前記活性領域から離れている外側構造とを有し、
前記外側構造の前記第4カラムの、前記第1半導体層の上面からの長さは、前記内側構造の前記第4カラムの、前記第1半導体層の上面からの長さ以下であることを特徴とする請求項11〜13のいずれか一つに記載の超接合半導体装置。 - 前記第1領域、前記第2領域、前記第3領域および前記第4領域のうちの、いずれかの領域は、前記活性領域に近いほど不純物濃度が高くなっていることを特徴とする請求項11〜14のいずれか一つに記載の超接合半導体装置。
- 前記第1領域、前記第2領域、前記第3領域および前記第4領域のうちの、いずれかの領域は、前記活性領域に近い第1部分と、前記第1部分より前記活性領域から離れている第2部分と、前記第2部分より前記活性領域から離れている第3部分とを有し、
前記第1部分の不純物濃度D1、前記第2部分の不純物濃度D2、前記第3部分の不純物濃度D3は、D1:D2=1.5:1〜1.2:1およびD2:D3=1:0.75〜1:0.5を満たすことを特徴とする請求項11〜15のいずれか一つに記載の超接合半導体装置。 - 前記第1半導体層の上面から前記第1半導体領域の中心までの深さから前記第1部分の表面までの距離d1、前記深さから前記第2部分の表面までの距離d2、前記深さから前記第3部分の表面までの距離d3は、d1>d2>d3を満たすことを特徴とする請求項16に記載の超接合半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010107098.6A CN111816694A (zh) | 2019-04-12 | 2020-02-21 | 超结半导体装置及超结半导体装置的制造方法 |
US16/807,140 US11430862B2 (en) | 2019-04-12 | 2020-03-02 | Superjunction semiconductor device including parallel PN structures and method of manufacturing thereof |
JP2023204281A JP2024009372A (ja) | 2019-04-12 | 2023-12-01 | 超接合半導体装置 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019076689 | 2019-04-12 | ||
JP2019076689 | 2019-04-12 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023204281A Division JP2024009372A (ja) | 2019-04-12 | 2023-12-01 | 超接合半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2020174170A true JP2020174170A (ja) | 2020-10-22 |
Family
ID=72831842
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019173822A Pending JP2020174170A (ja) | 2019-04-12 | 2019-09-25 | 超接合半導体装置および超接合半導体装置の製造方法 |
JP2023204281A Pending JP2024009372A (ja) | 2019-04-12 | 2023-12-01 | 超接合半導体装置 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023204281A Pending JP2024009372A (ja) | 2019-04-12 | 2023-12-01 | 超接合半導体装置 |
Country Status (2)
Country | Link |
---|---|
JP (2) | JP2020174170A (ja) |
CN (1) | CN111816694A (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011216847A (ja) * | 2010-03-15 | 2011-10-27 | Renesas Electronics Corp | 半導体装置 |
JP2013089921A (ja) * | 2011-10-21 | 2013-05-13 | Fuji Electric Co Ltd | 超接合半導体装置 |
JP2013149761A (ja) * | 2012-01-18 | 2013-08-01 | Fuji Electric Co Ltd | 半導体装置 |
JP2014232838A (ja) * | 2013-05-30 | 2014-12-11 | 住友電気工業株式会社 | 炭化珪素半導体装置 |
JP2019021788A (ja) * | 2017-07-18 | 2019-02-07 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
-
2019
- 2019-09-25 JP JP2019173822A patent/JP2020174170A/ja active Pending
-
2020
- 2020-02-21 CN CN202010107098.6A patent/CN111816694A/zh active Pending
-
2023
- 2023-12-01 JP JP2023204281A patent/JP2024009372A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011216847A (ja) * | 2010-03-15 | 2011-10-27 | Renesas Electronics Corp | 半導体装置 |
JP2013089921A (ja) * | 2011-10-21 | 2013-05-13 | Fuji Electric Co Ltd | 超接合半導体装置 |
JP2013149761A (ja) * | 2012-01-18 | 2013-08-01 | Fuji Electric Co Ltd | 半導体装置 |
JP2014232838A (ja) * | 2013-05-30 | 2014-12-11 | 住友電気工業株式会社 | 炭化珪素半導体装置 |
JP2019021788A (ja) * | 2017-07-18 | 2019-02-07 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2024009372A (ja) | 2024-01-19 |
CN111816694A (zh) | 2020-10-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8957502B2 (en) | Semiconductor device | |
JP5741567B2 (ja) | 半導体装置 | |
JP5511124B2 (ja) | 絶縁ゲート型半導体装置 | |
JP4289123B2 (ja) | 半導体装置 | |
US9159846B2 (en) | SiC semiconductor device | |
CN105097934B (zh) | 半导体器件及其制造方法 | |
US8742534B2 (en) | Semiconductor device having lateral diode | |
US20080001217A1 (en) | Semiconductor device having superjunction structure and method for manufacturing the same | |
JP7077648B2 (ja) | 半導体装置 | |
JP2019071314A (ja) | 半導体装置 | |
US11322607B2 (en) | Semiconductor device | |
US11469318B2 (en) | Superjunction semiconductor device having parallel PN structure with column structure and method of manufacturing the same | |
US10707301B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP7290973B2 (ja) | 半導体装置 | |
US20230050319A1 (en) | Silicon carbide semiconductor device | |
US20220344455A1 (en) | Semiconductor device | |
US20220077312A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
KR102660669B1 (ko) | 수퍼 정션 반도체 장치 및 이의 제조 방법 | |
US11430862B2 (en) | Superjunction semiconductor device including parallel PN structures and method of manufacturing thereof | |
JP2020174170A (ja) | 超接合半導体装置および超接合半導体装置の製造方法 | |
US20240063269A1 (en) | Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device | |
US20230299131A1 (en) | Superjunction semiconductor device | |
US20230387291A1 (en) | Silicon carbide semiconductor device | |
KR20220028679A (ko) | 수퍼 정션 반도체 장치 및 이의 제조 방법 | |
JP2024060452A (ja) | 半導体装置とその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220810 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230822 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230824 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20231020 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231201 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240206 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240405 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240618 |