JP2007220878A - 炭化珪素半導体装置 - Google Patents

炭化珪素半導体装置 Download PDF

Info

Publication number
JP2007220878A
JP2007220878A JP2006039235A JP2006039235A JP2007220878A JP 2007220878 A JP2007220878 A JP 2007220878A JP 2006039235 A JP2006039235 A JP 2006039235A JP 2006039235 A JP2006039235 A JP 2006039235A JP 2007220878 A JP2007220878 A JP 2007220878A
Authority
JP
Japan
Prior art keywords
silicon carbide
semiconductor device
region
layer
carbide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006039235A
Other languages
English (en)
Other versions
JP5030434B2 (ja
Inventor
Koichi Nishikawa
恒一 西川
Yusuke Maeyama
雄介 前山
Yusuke Fukuda
祐介 福田
Masaaki Shimizu
正章 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP2006039235A priority Critical patent/JP5030434B2/ja
Publication of JP2007220878A publication Critical patent/JP2007220878A/ja
Application granted granted Critical
Publication of JP5030434B2 publication Critical patent/JP5030434B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】 素子破壊を防止し得る炭化珪素半導体装置を提供する。
【解決手段】 本発明の炭化珪素半導体装置は、第1導電型の炭化珪素基板20と、該炭化珪素基板の一方の面にアノードのための電極30と、炭化珪素基板の他方の面にカソードのための電極40と、炭化珪素基板の一方の面側の層の所定位置で所定の間隔を有してアノード電極と電気的なコンタクトを得る第2導電型の炭化珪素領域50と、炭化珪素基板の他方の面側の層において、一方の面層からの空乏層のリーチスルーを誘因すべく、第2導電型の領域に対向する位置でカソード電極と電気的なコンタクトを得る第1導電型の高濃度領域をリーチスルー誘因領域60として備える。
【選択図】 図1

Description

本発明は炭化珪素半導体装置に関するものであり、特に炭化珪素基板の一方の面層の所定位置でアノード電極へ印加される逆方向電圧によって生じる電界強度を緩和するための炭化珪素領域を備える炭化珪素半導体装置に関するものである。
炭化珪素基板を用いた炭化珪素半導体装置が特許文献1に開示されている。当該炭化珪素半導体装置は、アノード電極の端部下に位置する第1導電型の炭化珪素基板の一方の面層にアノード電極に印加される電圧によって生じる電界集中を緩和するための第2導電型の炭化珪素領域をガードリングとして備えている。ガードリングは、アノード電極へ印加される逆方向電圧によって生じる電界集中、すなわち炭化珪素基板の面層においてアノード電極の端部下に位置する箇所での電界集中を緩和し、電界集中で生じる素子破壊を防止している。
ところで、前記したガードリングを備えた炭化珪素半導体装置はアノード電極に逆方向電圧が印加されると、印加電圧に応じてアノード電極下からカソード電極に向かって空乏層を形成する。このとき、カソード電極に向かって形成される空乏層は、ドリフト間隔が狭いガードリング下においてカソード電極と最も早く接触する。この接触により、いわゆるリーチスルーが生じると、アノード電極およびカソード電極間が電気的に接続され電流が流れる。
特開2003−258271
ところで、前記したような逆方向電圧の特性指標として、指定の温度および逆電力で非繰り返しで許容し得る逆電力ピーク値を示す定格サージ逆電力(以降、単にPRSMと略称する)が用いられている。例えば良好なPRSM特性を示す炭化珪素半導体装置としてPiN接合を用いた炭化珪素半導体装置が知られており、他方、特許文献1に示されたショットキー接合を用いた炭化珪素半導体装置はPiN接合を用いた炭化珪素半導体装置と比較してPRSMが悪いことが知られている。
ショットキー接合を用いた炭化珪素半導体装置は、PiN接合を用いた炭化珪素半導体装置よりも比較的低い逆電力で素子破壊を招く恐れがあり、これが危惧されている。なぜなら、ショットキー接合は金属−半導体接合で形成されているので温度が上昇すると1000℃以下の低温で界面反応が進行して障壁が小さくなって破壊し易いのに対し、PiN接合は1500℃以上に温度が上昇しても拡散現象がほとんど生じずに破壊し難いからである。この現象は、Si製ショットキーバリアダイオード(以降、SBDと略称する)では耐圧が100V程度と低いので顕在化しなかったが、SiC製SBDでは耐圧が1000V程度と高いので耐える電流値が、Si製SBDの場合の10分の1に小さくなって顕在化する。
従って、本発明は上記した事情に鑑みてなされたものであり、本発明の目的は低い逆電力で素子破壊を招くことが無いように、逆方向電圧においてはPiN接合を用いた半導体装置として機能させて素子破壊を防止し得る炭化珪素半導体装置を提供することにある。
本発明は、以上の問題点を解決するために、次の構成を採用する。
本発明の炭化珪素半導体装置は、第1導電型の炭化珪素基板と、該炭化珪素基板の一方の面にアノードのための電極と、炭化珪素基板の他方の面にカソードのための電極と、炭化珪素基板の一方の面側の層の所定位置で所定の間隔を有してアノード電極と電気的なコンタクトを得る第2導電型の炭化珪素領域と、を備えた炭化珪素半導体装置において、炭化珪素基板の他方の面側の層において、一方の面層からの空乏層のリーチスルーを誘因すべく、第2導電型の領域に対向する位置でカソード電極と電気的なコンタクトを得る第1導電型の高濃度領域をリーチスルー誘因領域として備えることを特徴とする。
炭化珪素領域は、ガードリングであることを特徴とする。
炭化珪素基板は、一方の面側に低濃度層を他方の面側に高濃度層を有することを特徴とする。
炭化珪素基板の一方の面側の層の所定の間隔に、所定の微細間隔で配置される第2導電型の微細炭化珪素領域を備えることを特徴とする。
本発明の炭化珪素半導体装置は、炭化珪素基板の他方の面層において、一方の面層からの空乏層のリーチスルーを誘因すべく、第2導電型領域に対向する位置にカソード電極と電気的なコンタクトを得るリーチスルー誘因領域を備えることにより、逆方向電圧におけるリーチスルーを誘因し、当該リーチスルーによって炭化珪素基板の一方の面の第2導電型領域と他方の面のリーチスルー誘因領域との間でPiNダイオードとして機能させることができる。これにより本発明の炭化珪素半導体装置は、逆方向電圧においてPiNダイオードとして機能することから、PiNダイオードの良好な特性により、素子破壊を防止することができる。
以下、図面を用いて、本発明の印刷装置の実施の形態を詳細に説明するが、以下の説明では、各実施の形態に用いる図面について同一の構成要素は同一の符号を付し、かつ重複する説明は可能な限り省略する。
本発明の炭化珪素半導体装置10は、図1に示すように、ショットキー障壁によりPiNダイオード(以降、単にPiNDと略称する)と比較して順方向におけるビルトイン電圧が低く、低い順方向電圧でもって動作可能のショットキーバリアダイオードとして機能するための構成を備えており、具体的には第1導電型としてのn型の炭化珪素半導体基板20と、該半導体基板20の一方の面にアノード電極30と、炭化珪素半導体基板20の他方の面にカソードのための電極40(以降、単にカソード電極40と称する)と、炭化珪素半導体基板20の一方の面側の層に所定の間隔を有してアノード電極30と電気的なコンタクトを得る第2導電型としてのp型の炭化珪素領域と、アノード電極30間に配置されたパッシベーション層70とを備えている。
更に、本発明の炭化珪素半導体装置10は、炭化珪素半導体基板20の他方の面側の層においてp型の炭化珪素領域と対向する位置に、本発明の特徴であるリーチスルー誘因領域60を備えている。
炭化珪素半導体基板20は、一方の面側にn型の低濃度層21を有し、他方の面側にn型の高濃度層22を有している。
低濃度層21は例えば層厚が10μmで形成されており、当該低濃度層21はドリフト領域と称されている。
ところで、p型の炭化珪素領域は、炭化珪素半導体基板20の一方の面側の層において、チャネル間隔として例えば1mm乃至10mmの間隔を有するアノード電極30端に対応する位置に、例えば10μm乃至100μmの幅間隔を有し、0.5μm以下の深さ寸法で配置されている。p型の炭化珪素領域は、アノード電極30に逆方向に印加される電圧によって生じる電界強度を緩和して逆方向電圧における耐圧を向上させるための、いわゆるガードリングである。尚、以降の説明において当該炭化珪素領域をガードリング50と称して説明を行う。
ガードリング50は、アノード電極30と電気的にコンタクトを得るべく、例えば0・05μm乃至0.1μmの深さ寸法を有した高濃度のp型領域51と、該高濃度のp型領域を取り囲むp型領域52とを備えている。
アノード電極30に逆方向電圧が印加されると、印加電圧に応じてアノード電極30下からカソード電極40に向かって空乏層が形成される。このとき、アノード電極30下に所定の間隔を有して配置されたガードリングにも電圧が印加されている。アノード電極30に逆方向電圧が印加されると、該アノード電極30と良好な特性で電気的に接続されている高濃度のp型領域51を介してp型領域52に電圧が印加されると、該p型領域52の周囲、すなわちガードリング50の周囲にカソード電極40に向かって空乏層が形成される。
ところで、カソード電極40に向かって形成される空乏層はドリフト間隔が狭いアノード電極30下に配置されたガードリング50下においてカソード電極40と最も早く接触する。この接触により、いわゆるリーチスルーが生じると、アノード電極30およびカソード電極40間が電気的に接続されて電流が流れる。
リーチスルー誘因領域60は、炭化珪素半導体基板20に埋め込み形成されており、具体的には低濃度層21の他方の面側に深さ寸法が例えば1μm乃至2μmおよび幅寸法が例えば0.5mm乃至5mmで埋め込み形成されており、低濃度層21の一方の面と電気的に接続されている。
尚、リーチスルー誘因領域60は、第1導電型としてのn型の高濃度の領域であり、当該高濃度領域により、アノード電極30下からカソード電極40に向かって伸長する空乏層によるリーチスルーを誘因している。
アノード電極30は、複数種類の金属層を積層して形成されており、例えばはチタン(Ti)層31を形成し、該チタン層31上にアルミ(Al)層32を積層して形成されている。ところで、チタン層31には、ガードリング50の高濃度のp型領域51上に位置する箇所には、アルミ系の金属(Ti−AlやNi−Ti−Al)がオーミック接触領域33として設けられている。
アノード電極30のオーミック接触領域33下に高濃度のp型領域51が配置されており、高濃度のp型領域51はアノード電極30と良好なオーミック接触を得ている。これにより、高濃度のp型領域51を有するガードリング50は、アノード電極30と電気的に良好なオーミック接触を得ることができる。
ところで、ガードリング50はp型の炭化珪素領域であり、p型の炭化珪素領域とn型のリーチスルー誘因領域60との間にはn型の低濃度層21が配置されており、PiN接合としての構成を備えている。これにより本発明の炭化珪素半導体装置10はPiNDとして機能させることができる。
ところで、PiNDはIFSMおよびPRSMなどのサージ耐量特性が良好なことが知られており、本発明の炭化珪素半導体装置10をPiNDとして機能させることで良好なサージ耐量特性を得ることができる。
本発明の炭化珪素半導体装置10は、逆方向電圧において積極的にPiNDとして機能させるためのリーチスルー誘因領域60を備えており、当該リーチスルー誘因領域60によりリーチスルーを積極的に誘因する。これにより、図2に示すように、印加電圧による炭化珪素半導体の素子破壊を招く前にリーチスルーによってカソード電極40からアノード電極30へ電流を流すことができる。
次に、本発明の炭化珪素半導体装置10の動作を説明する。
アノード電極30に順方向電圧が印加されると、当該アノード電極30下のガードリング50間に位置するチャネル領域において電位障壁を移動する電子により、図1の位置Bで示される箇所でアノード電極30およびカソード電極40間に電流が流れ、いわゆるSBDとして機能する。
ところで本発明の炭化珪素半導体装置10は、順方向の電圧が更に高くなると、図1の位置Bで示されるチャネル領域での電子の移動に加えて、図1の位置Aで示されるガードリング50およびリーチスルー誘因領域60間でも電子の移動が生じて電流が流れる。すなわち、順方向の電圧がPiNDのビルトイン電圧より高くなると、順方向の電圧がアノード電極30を介してガードリング50に印加され、図1の位置Aで示される箇所において、該ガードリング50から低濃度層21およびリーチスルー誘因領域60を介してカソード電極40へ電流が流れる。
前記したように、本発明の炭化珪素半導体装置10は、印加される順方向電圧が低いときはSBDとして動作し、印加される電圧が高くなるとSBDとしての動作に加えて更にPiNDとしても動作する。これにより、本発明の炭化珪素半導体装置10は、SBDおよびPiNDとして動作することから、図2に示すようにビルトイン電圧の低減を図ることができ、かつ良好なIFSM特性を得ることができる。
次に、アノード電極30に逆方向電圧が印加されたときの動作を説明する。
アノード電極30に逆方向の電圧が印加されると、炭化珪素半導体装置10は先ずSBDとして機能する。すなわちアノード電極30下にあるガードリング50の形状に応じてアノード電極30からカソード電極40に向かって伸長する空乏層がドリフト領域に形成される。
具体的には、チャネル領域において図1の位置Bで示されるアノード電極30下および図1の位置Aで示されるガードリング50下からカソード電極40に向かってドリフト領域に空乏層が形成される。空乏層は逆方向電圧の印加量に応じてアノード電極30側からカソード電極40へ向かって伸長しており、ガードリング50下において最もカソード電極40に接近する。
ガードリング50に対向する位置にリーチスルー誘因領域60が形成されていることから、所定の値以上の逆方向電圧が印加されると、アノード電極30側からカソード電極40へ向かって、図1の位置Aにおいて伸長する空乏層がリーチスルー誘因領域60と接触する。
ところで、図1に示すように、n型のガードリング50およびn型のリーチスルー誘因領域60との間にn型の低濃度層21を有しており、図1の位置AにおいてPiNDとしての構成を備えている。これにより、図3に示すように逆方向電圧が所定値以上になるまではSBDとして動作し、逆方向電圧が所定値以上になると、PiNDとしても動作することから、炭化珪素半導体装置10は、良好なPRSMを得ることがでる。
ところで、リーチスルー誘因領域60はn型の高濃度領域であり、n型の高濃度層22を介してカソード電極40に電気的に接続されていることから、ドリフト領域においてアノード電極30側からカソード電極40へ伸長する空乏層がリーチスルー誘因領域60に接触すると、アノード電極30およびカソード電極40間に電流が流れる、いわゆるリーチスルーが発生する。これにより、本発明の炭化珪素半導体装置10は、リーチスルー発生前と比較して、より多くの電流を流すことができ、良好なPRSMを得て素子破壊を防止することができる。
前記したように、本発明の炭化珪素半導体装置10は、アノード電極30とオーミック接触を得るガードリング50と、該ガードリング50に対向する位置にリーチスルー誘因領域60を備えることから、印加される電圧が低いときはSBDとして動作して低ビルトイン電圧の良好な特性を得ることができ、所定の電圧値より高くなるとPiNDとしても動作し、IFSMおよびPRSMなどが良好なサージ耐量特性を得ることができる。更に、本発明の炭化珪素半導体装置10は、ガードリング50に対向する位置にリーチスルー誘因領域60を備えることにより、リーチスルーを積極的に誘引することから、リーチスルーの発生により、多くの電流を流すことができ、良好なPRSM特性を得ることができ素子破壊の発生を防止することができる。
尚、本発明の主要な構成をJBS(Junction Barrier Schottky)およびMPS(Merged PiN diode and Schottky Barrier diode)と称される炭化珪素半導体装置に適用してもよく、具体的には図4に示すように、前記した炭化珪素半導体装置10の構成において、炭化珪素半導体基板20の一方の面側の層のチャネル領域に所定の微細化された間隔、例えば約1μmの間隔でn型の微細炭化珪素領域を備える。
微細炭化珪素領域はアノード電極30に電気的に接続されており、アノード電極30に逆方向電圧が印加されると、微細化炭化珪素領域から空乏層がカソード電極40に向かって形成される。前記した空乏層は、チャネル領域に微細化されて配置されている微細化炭化珪素領域により、低電圧でも形成される。これにより、チャネル領域間における漏れ電流を低減することができる。
尚、前記したように、図4に示す炭化珪素半導体装置は、図5に示すように良好なPRSM特性を得て素子破壊を防止することができるとともに、逆方向において漏れ電流を低減することができる。
尚、前記した実施例ではn型を第1導電型およびp型を第2導電型とした例で説明したが、p型を第1導電型およびn型を第2導電型としても本発明の炭化珪素半導体装置を形成することができる。
前記した実施例では、炭化珪素半導体装置10の構成を具体的な寸法を用いて説明したが当該寸法に限る必要は無く、所望の性能および所望の特性を得るべく各種寸法やn型およびp型の不純物濃度を適宜変更してもよい。
本発明の炭化珪素半導体装置を示す図である。 本発明の炭化珪素半導体装置および従来の炭化珪素半導体装置の特性を示す図である。 本発明の炭化珪素半導体装置の素子破壊特性および従来の炭化珪素半導体装置の素子破壊特性を示す図である。 本発明を応用した炭化珪素半導体装置を示す図である。 本発明を応用した炭化珪素半導体装置の素子破壊特性を示す図である。
符号の説明
10 本発明の炭化珪素半導体装置
20 炭化珪素半導体基板
21 低濃度層
22 高濃度層
30 アノード電極
31 チタン層
32 アルミ層
33 オーミック接触領域
40 カソード電極
50 ガードリング
51 高濃度のp型領域
52 p型領域
60 リーチスルー誘因領域
70 パッシベーション層

Claims (4)

  1. 第1導電型の炭化珪素基板と、該炭化珪素基板の一方の面にアノードのための電極と、前記炭化珪素基板の他方の面にカソードのための電極と、前記炭化珪素基板の一方の面側の層の所定位置で所定の間隔を有して前記アノード電極と電気的なコンタクトを得る第2導電型の炭化珪素領域と、を備えた炭化珪素半導体装置において、
    前記炭化珪素基板の他方の面側の層において、前記一方の面層からの空乏層のリーチスルーを誘因すべく、前記第2導電型の領域に対向する位置で前記カソード電極と電気的なコンタクトを得る第1導電型の高濃度領域をリーチスルー誘因領域として備えることを特徴とする炭化珪素半導体装置。
  2. 前記炭化珪素領域は、ガードリングであることを特徴とする請求項1記載の炭化珪素半導体装置。
  3. 前記炭化珪素基板は、前記一方の面側に低濃度層を前記他方の面側に高濃度層を有することを特徴とする請求項1記載の炭化珪素半導体装置。
  4. 前記炭化珪素基板の一方の面側の層の前記所定の間隔に、所定の微細間隔で配置される第2導電型の微細炭化珪素領域を備えることを特徴とする請求項1記載の炭化珪素半導体装置。
JP2006039235A 2006-02-16 2006-02-16 炭化珪素半導体装置 Expired - Fee Related JP5030434B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006039235A JP5030434B2 (ja) 2006-02-16 2006-02-16 炭化珪素半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006039235A JP5030434B2 (ja) 2006-02-16 2006-02-16 炭化珪素半導体装置

Publications (2)

Publication Number Publication Date
JP2007220878A true JP2007220878A (ja) 2007-08-30
JP5030434B2 JP5030434B2 (ja) 2012-09-19

Family

ID=38497829

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006039235A Expired - Fee Related JP5030434B2 (ja) 2006-02-16 2006-02-16 炭化珪素半導体装置

Country Status (1)

Country Link
JP (1) JP5030434B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009094203A (ja) * 2007-10-05 2009-04-30 Denso Corp 炭化珪素半導体装置
JP2009277807A (ja) * 2008-05-13 2009-11-26 Shindengen Electric Mfg Co Ltd 半導体装置
JP2009277809A (ja) * 2008-05-13 2009-11-26 Shindengen Electric Mfg Co Ltd 半導体装置
JP2015029046A (ja) * 2013-07-01 2015-02-12 株式会社東芝 半導体装置
JP2016004965A (ja) * 2014-06-19 2016-01-12 株式会社東芝 半導体装置
JP2017098578A (ja) * 2017-01-31 2017-06-01 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
CN111799336A (zh) * 2020-07-27 2020-10-20 西安电子科技大学 一种SiC MPS二极管器件及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05267644A (ja) * 1992-03-24 1993-10-15 Hitachi Ltd ダイオード及び半導体集積回路
JP2000058876A (ja) * 1998-08-12 2000-02-25 Rohm Co Ltd ショットキーバリア半導体装置およびその製法
JP2000077682A (ja) * 1998-08-28 2000-03-14 Hitachi Ltd ショットキーダイオード
JP2007134521A (ja) * 2005-11-10 2007-05-31 Matsushita Electric Ind Co Ltd ショットキーバリアダイオード及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05267644A (ja) * 1992-03-24 1993-10-15 Hitachi Ltd ダイオード及び半導体集積回路
JP2000058876A (ja) * 1998-08-12 2000-02-25 Rohm Co Ltd ショットキーバリア半導体装置およびその製法
JP2000077682A (ja) * 1998-08-28 2000-03-14 Hitachi Ltd ショットキーダイオード
JP2007134521A (ja) * 2005-11-10 2007-05-31 Matsushita Electric Ind Co Ltd ショットキーバリアダイオード及びその製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009094203A (ja) * 2007-10-05 2009-04-30 Denso Corp 炭化珪素半導体装置
US7808003B2 (en) 2007-10-05 2010-10-05 Denso Corporation Silicon carbide semiconductor device
JP2009277807A (ja) * 2008-05-13 2009-11-26 Shindengen Electric Mfg Co Ltd 半導体装置
JP2009277809A (ja) * 2008-05-13 2009-11-26 Shindengen Electric Mfg Co Ltd 半導体装置
JP2015029046A (ja) * 2013-07-01 2015-02-12 株式会社東芝 半導体装置
JP2016004965A (ja) * 2014-06-19 2016-01-12 株式会社東芝 半導体装置
CN105280724A (zh) * 2014-06-19 2016-01-27 株式会社东芝 半导体装置
JP2017098578A (ja) * 2017-01-31 2017-06-01 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
CN111799336A (zh) * 2020-07-27 2020-10-20 西安电子科技大学 一种SiC MPS二极管器件及其制备方法

Also Published As

Publication number Publication date
JP5030434B2 (ja) 2012-09-19

Similar Documents

Publication Publication Date Title
JP6625673B2 (ja) 半導体デバイスおよびその製造方法
JP5030434B2 (ja) 炭化珪素半導体装置
US8937319B2 (en) Schottky barrier diode
JP2008251772A (ja) 半導体装置
KR20150026812A (ko) 탄화 규소 반도체장치
WO2013179728A1 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2009267032A (ja) 半導体装置とその製造方法
JP2007281231A (ja) 半導体装置
JP5888214B2 (ja) 窒化物系化合物半導体装置およびその製造方法
WO2017134508A1 (en) Schottky diode
JP5655932B2 (ja) 半導体装置
JP2009224661A (ja) 炭化珪素ショットキダイオード
JP2012227429A (ja) 半導体装置
JP2018125443A (ja) 半導体装置
JP6730237B2 (ja) 半導体装置
JP2017139289A (ja) ダイオード
JP5865860B2 (ja) 半導体装置
TWI790141B (zh) 寬能隙半導體元件與其製造方法
JP5607120B2 (ja) 炭化珪素ショットキダイオード
JP2012004466A (ja) 半導体装置
JP7257912B2 (ja) 半導体装置
JP2008235588A (ja) ショットキーバリアダイオード
JP5358141B2 (ja) 半導体装置
JP4322183B2 (ja) ショットキーバリアダイオード
TWI518921B (zh) 蕭基二極體結構

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080909

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120315

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120626

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120626

R150 Certificate of patent or registration of utility model

Ref document number: 5030434

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150706

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees