JP2007134521A - ショットキーバリアダイオード及びその製造方法 - Google Patents

ショットキーバリアダイオード及びその製造方法 Download PDF

Info

Publication number
JP2007134521A
JP2007134521A JP2005326576A JP2005326576A JP2007134521A JP 2007134521 A JP2007134521 A JP 2007134521A JP 2005326576 A JP2005326576 A JP 2005326576A JP 2005326576 A JP2005326576 A JP 2005326576A JP 2007134521 A JP2007134521 A JP 2007134521A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
guard ring
layer
type semiconductor
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005326576A
Other languages
English (en)
Other versions
JP4907955B2 (ja
Inventor
Naotoshi Kajima
直敏 鹿島
Yasuhiko Doi
弥寿彦 土居
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2005326576A priority Critical patent/JP4907955B2/ja
Publication of JP2007134521A publication Critical patent/JP2007134521A/ja
Application granted granted Critical
Publication of JP4907955B2 publication Critical patent/JP4907955B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】動作領域の抵抗を小さく抑えることで順方向印加電圧を下げ、かつ、逆方向特性の耐圧を高くすることができるショットキーバリアダイオード及びその製造方法の提供。
【解決手段】ショットキーバリアダイオードは、不純物濃度が低い低濃度第一導電型半導体基板1の第一の主面8から該基板1の内部に環状に形成され第一導電型とは反対導電型の高濃度第二導電型半導体領域として形成されたガードリング層2と、第一導電型半導体基板の第一の主面8に接触してショットキーバリアを形成しガードリング層2表面にも接触するように形成された金属層3と、第一導電型半導体基板1の動作領域となる部分16に第一の主面8とは反対側の第二の主面9からガードリング層2と接触しない範囲で形成された凹部5と、凹部5を充填し該凹部5内壁面7とオーミックコンタクトする金属充填部13とを備える。
【選択図】図1

Description

本発明はショットキーバリアダイオード及びその製造方法に関し、より詳しくは、動作領域の抵抗を抑えて順方向印加電圧を下げ、かつ、逆方向特性の耐圧を高くすることができ、しかも製造工程が少なく製造速度の高いショットキーバリアダイオード及びその製造方法に関するものである。
ショットキーバリアダイオード(以下、SBDと称す)は、一般にスイッチング特性が高速で順方向電圧降下が小さいため、高周波用の整流回路に広く用いられている。
図3は従来のSBDの一例を示すものである。
図3に示されるSBDは、動作領域となる部分に不純物が導入されて周囲より不純物濃度が高くされた高濃度不純物領域101bを有する第一導電型の半導体基板101と、該半導体基板101上にエピタキシャル成長され第一導電型で上記高濃度不純物領域101bより不純物濃度が低い半導体層102と、上記半導体基板101の高濃度不純物領域101bより外周にある不純物濃度が低い領域101aの上部から上記半導体層102の表面にかけて形成された第二導電型のガードリング104と、上記半導体層102の表面に上記ガードリング104にかかるように設けられショットキーバリアを形成する金属層103とからなるものである(特許文献1参照)。
このSBDによれば、動作領域での不純物濃度が低い半導体層102をエピタキシャル成長によって非常に薄く制御しながら形成することができる。しかも、ガードリング104の周囲には、エピタキシャル成長により形成された不純物低濃度の半導体層102に加え、基板101の不純物低濃度領域101aが存在する。この不純物低濃度領域101aは、ガードリング104と基板101裏面の間全体に存在するので、不純物低濃度領域を基板101の厚み方向において分厚く確保することができる。その結果、高耐圧で動作電圧の低いSBDを得ることができる。
特開平10−117002号公報
しかしながら、上記従来のSBDには以下のような問題が存在した。
すなわち、半導体基板101の高濃度不純物領域101bより外周に位置する不純物低濃度領域101aを形成するために、第一導電型の半導体基板101の動作領域となる部分に両面から第一導電型の不純物を拡散し、上記基板101を貫通するように高濃度不純物領域101bを形成している。このため、動作領域の厚み方向においてその大部分(高濃度不純物領域101b)で抵抗が大きくなり順方向印加電圧が高くなる。また、半導体基板101の厚み方向全体に不純物を拡散させる必要があるから、拡散工程に非常に長い時間がかかるという問題があった。更に、該半導体基板101上にエピタキシャル成長させる必要があり、工程が多く複雑になるという問題があった。
本発明は、上記従来の課題を解決するためになされたもので、動作領域の抵抗を小さく抑えることで順方向印加電圧を下げることができ、しかも基板への不純物拡散工程にかかる時間を低減するとともに製造の工程数を減らして製造速度を高めることができ、更に、逆方向特性の耐圧を高く保持することができるショットキーバリアダイオード及びその製造方法の提供を目的とする。
上記従来の課題を解決するために、請求項1に記載の発明は、不純物濃度が低い低濃度第一導電型半導体基板の第一の主面から該基板の内部に環状に形成され第一導電型とは反対導電型の高濃度第二導電型半導体領域として形成されたガードリング層と、第一導電型半導体基板の第一の主面に接触してショットキーバリアを形成しガードリング層表面にも接触するように形成された金属層と、第一導電型半導体基板の動作領域となる部分に第一の主面とは反対側の第二の主面からガードリング層と接触しない範囲で形成された凹部と、凹部を充填し該凹部内壁面とオーミックコンタクトする金属充填部と、を備えたことを特徴とするショットキーバリアダイオードである。
本発明において、「動作領域」とは、金属層とその直下の低濃度不純物第一導電型半導体基板の接触部分、すなわちショットキーバリア接合部分からその下方域(第一導電型半導体基板の裏面まで)に渡る領域であって、実質的に順方向電流が流れる領域である。
この発明によれば、第一導電型半導体基板の動作領域となる部分に第一導電型半導体基板の第一の主面とは反対側の第二の主面から凹部を形成している。この凹部には、該凹部周辺部分の半導体とオーミックコンタクトし、該凹部内を充填する金属充填部が形成されている。この金属充填部を設けることで動作抵抗を従来よりも小さく抑えることができ、順方向電圧を下げることができる。以下にその理由を説明する。
図3に示される従来例では、本発明における金属充填部に相当する部分が、不純物高濃度の半導体である。この半導体は不純物高濃度で導電型ではあっても半導体であることに変わりはなく、金属と比べれば抵抗が大きく導電性は低い。よって、本発明の方が順方向電圧を小さくすることができる。しかも、第一導電型半導体基板において凹部より外周に位置する部分は、第一導電型半導体基板の厚み全体に渡って不純物が低濃度のままである。この低濃度領域は、金属層と凹部底面の間の不純物低濃度領域と共同して厚く広くガードリング層を囲む。ガードリング層により形成されるpn接合の空乏域はその周囲の半導体の不純物濃度が低い程広く厚く形成され、またその不純物低濃度領域の厚みが大きい程厚く形成される。よって、不純物濃度が小さい領域が十分に厚く広く確保される本発明では、逆方向電圧印加時にガードリング層から広がる空乏層が十分に厚く広がり、逆方向特性の耐圧を高く確保することができる。
また、凹部はガードリング層と接触しない範囲で形成されているので、凹部内に充填される金属充填層とガードリング層も接触しない。よって、金属充填層とガードリング層の間にリーク電流が流れ、短絡が生じるのを防ぐことができる。
また、凹部周辺部分の半導体と金属充填層とをオーミックコンタクトさせているので、金属充填層を電極とすることができる。一方、金属充填層とは反対側に位置する金属層は、第一導電型半導体基板とショットキー接合しているので、金属充填層とは反対の極性を持つ電極とすることができる。
請求項2に記載の発明は、金属層が、第一の電極とされていることを特徴とする請求項1に記載のショットキーバリアダイオードである。
本発明によれば、金属層が第一の電極、例えばアノード電極とされている。従来は、金属層の上に別途電極用の金属層を形成していたので、製造工程数が増える一因となっていたが、本発明の構成を採用することで、工程数を減らして製造速度を高めることができる。
請求項3に記載の発明は、金属充填部が、第一の電極とは極性が反対の第二の電極とされていることを特徴とする請求項1に記載のショットキーバリアダイオードである。
本発明によれば、金属充填部が、上記第一の電極とは極性が反対の第二の電極とされている。本発明では上記の如く、金属充填部を電極とすることが可能である。従来はこの金属充填部に相当する箇所が、高濃度の不純物を含む半導体であったので、ショットキー接合側に形成される電極と反対極性の電極を設けるために、この半導体の裏面に別途、金属の電極を設ける必要があった。本発明では、金属充填部を凹部の中に形成しているので、この金属充填部の裏面を電極として利用することができ、別途に電極を形成する工程をなくしてショットキーバリアダイオードの製造時間を削減することができる。
請求項4に記載の発明は、第一導電型半導体基板の第二の主面上に、金属充填部と一体的に裏面金属層が形成され、この裏面金属層が、第一の電極とは極性が反対の第二の電極とされていることを特徴とする請求項1に記載のショットキーバリアダイオードである。
本発明によれば、上記金属充填部と一体的に裏面金属層が形成されているのでこれらは電気的に接続状態にある。この裏面金属層を第一導電型半導体基板の第二の主面上に形成することで、裏面金属層を電極とし、広い面積に電極を形成することができる。従って、電極上にリードフレーム等を容易にハンダ付け等で接続することができる。
請求項5に記載の発明は、凹部は筒状であって、その直径がガードリング層の内径より小さく、凹部の底面がガードリング層の内側に収まっており、ガードリング層の第二の主面側の端縁より凹部の底面の方が第一の主面に近い位置にあることを特徴とする請求項1に記載のショットキーバリアダイオードである。
本発明によれば、ガードリング層の上記第二の主面に臨む端縁より上記凹部の底面の方が上記第一の主面に近い。よって、金属層と凹部底面の間に位置する低濃度不純物を含む第一導電型半導体領域を薄く形成することができる。これにより、ショットキーバリア接合での順方向電圧降下を小さく抑え、順方向損失を小さく抑えることができる。よって順方向印加電圧を小さく抑えることが可能となり、低電力型のショットキーバリアダイオードの提供に貢献する。
請求項6に記載の発明は、凹部の周面が、ガードリング層の内周面との間で短絡を生じない程度に該ガードリング層内周面に近接していることを特徴とする請求項5に記載のショットキーバリアダイオードである。
本発明によれば、上記凹部の周面が、上記ガードリング層の内周面との間で短絡を生じない程度にガードリング層内周面に近接している。凹部の周面をガードリング層の内周面に近接させることで、凹部底面を大きくすることができる。凹部底面を大きく形成すれば、その内部の金属充填部も径が大きくなるので、動作領域の抵抗が更に小さくなり、導電性を高めて順方向印加電圧を下げることができる。しかも、短絡が生じない程度に近接させるので、リーク電流や短絡によって素子が破壊されるのを防ぐことができる。
請求項7に記載の発明は、金属層と第一導電型半導体基板との接合面から該第一導電型半導体基板の方に延びる第一空乏層による耐圧がガードリング層と第一導電型半導体基板との接合面から該第一半導体基板の方に延びる第二空乏層による耐圧以上となる範囲で、凹部の底面が金属層と第一導電型半導体基板との接合面に近接していることを特徴とする請求項5に記載のショットキーバリアダイオードである。
本発明によれば、第一空乏層による耐圧が第二空乏層による耐圧以上となる範囲で、凹部の底面が金属層と上記第一導電型半導体基板との接合面、すなわちショットキー接合面に近接している。第一空乏層による耐圧が第二空乏層による耐圧を下回る場合、ショットキー接合面で熱が発生するため、外部電流や外部電圧によるサージに弱くなる虞がある。本発明では第一空乏層による耐圧が第二空乏層による耐圧以上に設定されているのでpn接合部で熱が発生し、ショットキー接合部では熱が殆ど発生しないため、金属と半導体間の熱歪の差を小さく抑えることができ、サージに強いショットキーバリアダイオードとすることができる。
請求項8に記載の発明は、不純物濃度が低い低濃度第一導電型半導体基板の第一の主面から該基板の内部に第一導電型とは反対導電型の高濃度第二導電型半導体領域として環状のガードリング層を形成する工程と、第一導電型半導体基板の第一の主面とガードリング層表面に接触し第一導電型半導体基板との間でショットキーバリアを形成する金属層を形成する工程と、第一導電型半導体基板の動作領域となる部分に第一の主面とは反対側の第二の主面からガードリング層と接触しない範囲で凹部を形成する工程と、凹部を充填し該凹部内壁面とオーミックコンタクトする金属充填部を形成する工程と、を備えたことを特徴とするショットキーバリアダイオードの製造方法である。
本発明によれば、第一導電型半導体層の動作領域となる部分に第一導電型半導体基板の第一の主面とは反対側の第二の主面から上記ガードリング層と接触しない範囲で凹部を形成する。この凹部内には金属充填部を形成する。この金属充填部を設けることで、請求項1に係る発明と同様、動作抵抗を従来よりも小さく抑えることができ、順方向印加電圧を下げることができる。
また、請求項1記載の発明と同様、ガードリング層の周囲で不純物濃度が小さい領域が十分に厚く広く形成される本発明では、逆方向電圧印加時にガードリング層から広がる空乏層が十分に厚く広がり、逆方向特性の耐圧を高く確保することができる。
凹部はガードリング層と接触しない範囲で形成されているので、凹部内に充填される金属充填部とガードリング層が接触することがない。よって、金属充填部とガードリング層の間にリーク電流が流れて短絡が生じるのを防ぐことができる。
第一導電型半導体基板の第一の主面側にショットキー接合を形成し、反対側の第二の主面側にオーミックコンタクトを形成することで、ショットキー接合側に第一の電極を形成し、オーミックコンタクト側に第一の電極とは反対の極性の第二の電極を形成することができる。これにより、ショットキーバリアダイオードとして機能させることができる。
本発明のSBD及びその製造方法によれば、第一導電型半導体基板の第二の主面(裏面)に凹部を形成し、その内部に該凹部内壁面とオーミックコンタクトする金属充填部を設ける。これにより、半導体基板とエピタキシャル層を用いた従来の場合と比較して動作領域の抵抗成分を大きく低減し、順方向印加電圧を低減することができる。また、逆方向電圧印加時にガードリング層から発生する空乏層が十分に広がることができるため高耐圧化が可能となる。
以下本発明の実施の形態について、図面を参照しながら説明する。
(第1の実施形態)
この実施形態では、第一導電型半導体をN型半導体とし、第二導電型半導体をP型半導体としている。
図1は本発明の第1実施形態におけるショットキーバリアダイオードを示す図であり、(a)はその断面図、(b)はその各部分の寸法を示すための断面図、(c)は逆方向電圧印加時の空乏層形成状態の一例を示す断面図である。
本実施形態に係るショットキーバリアダイオード(以下、SBDと称する)は、ガードリング層2と、金属層3と、凹部5と、金属充填部13と、を備えている。
ガードリング層2は、不純物濃度が低い低濃度第一導電型半導体基板1の第一の主面8からその内部に第一導電型とは反対導電型の高濃度第二導電型半導体領域として環状に形成されたものである。
図1において、低濃度第一導電型半導体基板1は、シリコン(Si)のN型半導体基板である。不純物として例えばリン(P)を1×1016/cm3の濃度で拡散させている。第一の主面8は、図示例では第一導電型半導体基板1の天面である。
ガードリング層2に拡散される不純物は例えばホウ素(B)イオンであり、例えば表面濃度1×1020/cm2で深さ3μmで拡散されている。
金属層3は、第一導電型半導体基板1の第一の主面8に接触してショットキーバリアを形成し、ガードリング層2表面の一部にも接触するように形成されたものである。金属層3の金属の種類は特に限定されるものではないが、例えばクロム(Cr)から構成されている。金属層3の上には別途に金属膜(図示せず)を形成しその金属膜を電極とすることも可能であるが、金属層3自体を電極とすることも可能である。図示例では金属層3自体をアノード電極としている。但し、金属層3自体を電極とする場合には酸化等により劣化しにくい素材を選択することが好ましい。
凹部5は、第一導電型半導体基板1の動作領域となる部分16(破線内、図1(b)参照)に、第一の主面8とは反対側の第二の主面9からガードリング層2と接触しない範囲で形成されたものである。この凹部5内にはスパッタリング法等により金属充填部13が形成される。図示例では、第二の主面9は、第一導電型半導体基板1の裏面(図1に示す例では下面)である。
凹部5の形状は特に限定されるものではないが、例えば筒状に形成することができ、好ましくは円筒状に形成することができる。凹部5の深さ(高さ)及び幅は、第一導電型半導体基板1の動作領域16に入り、かつ、ガードリング層2と接触しない大きさであれば、特に限定されるものではないが、以下の条件を満たすことが好ましい。
すなわち、凹部5が筒状であり、その径d1(図1(b)参照)がガードリング層2の内径d2より小さく、凹部5の底面14がガードリング層2の内側に収まっており、ガードリング層2における第二の主面9側の端縁15より凹部5の底面14の方が第一の主面8に近い位置にあることが好ましい。
ガードリング層2における第二の主面9側の端縁15より凹部5の底面14の方が第一の主面8に近い位置にあることにより、金属層3と凹部5の底面14間の第一導電型半導体領域11を薄く形成することができる。これにより、ショットキーバリア接合での順方向電圧降下を小さく抑え、順方向損失を小さくすることができる。従って順方向印加電圧を更に小さくすることができる。
凹部5の底面14が、金属層3と第一導電型半導体基板1との接合面すなわちショットキー接合面に接近すればする程、電流が半導体を通過する距離が短くなるから順方向電圧特性は良好となる。しかしながら、逆方向電圧印加時においてショットキー接合により形成される空乏層の耐圧と、ガードリング層2と第一導電型半導体基板1とのpn接合により形成される空乏層の耐圧の大きさのバランスが悪いと、ショットキー接合面で熱が発生するため外部電流やサージに弱くなる。
そこで、更に以下の構成を採用することが好ましい。
すなわち、逆方向電圧を印加した際に金属層3と第一導電型半導体基板1との接合面から該第一導電型半導体基板1の方に延びる空乏層(以下、第一空乏層18(図1(c)参照)と称する)による耐圧が、ガードリング層2と第一導電型半導体基板1との接合面から該第一導電型半導体基板1の方に延びる空乏層(以下、第二空乏層19(図1(c)参照)と称する)による耐圧以上となる範囲で、凹部5の底面14が、金属層3と第一導電型半導体基板1との接合面に近接していることが好ましい。
第一空乏層18による耐圧が第二空乏層19による耐圧以上となる範囲で、凹部5の底面14が、金属層3と第一導電型半導体基板1との接合面に近接することにより、空乏層18,19同士の耐圧バランスが良好となり、サージに強いショットキーバリアダイオードを得ることができる。
第一導電型半導体基板1の不純物濃度やガードリング層2の深さh1(図1(b)参照)等によってこの近接距離は異なるが、例えば、Siに不純物としてリン(P)を拡散させその不純物濃度を1×1016/cm3に設定して第一導電型半導体基板1を形成する一方、この第一導電型半導体基板1に不純物としてホウ素イオンを拡散させその表面濃度を1×1020/cm2に設定してガードリング層2を形成し、ガードリング層2の深さh1を3μmとした場合には、近接距離h2は2.5μm程度とすることができる。
また、以下の構成を採用することが好ましい。
すなわち、凹部5の周面が、ガードリング層2の内周面との間で短絡を生じない程度に該ガードリング層2内周面に近接していることが好ましい。
凹部5の周面をガードリング層2の内周面に近接させることで、凹部5の底面14を大きくすることができる。凹部5の底面14を形成すれば、その内部の金属充填部13も径が大きくなるので、動作領域16の抵抗が小さくなり、導電性を高めて順方向印加電圧を下げることができる。
この構成において、「短絡が生じない程度に近接させる」とは、短絡が生じない範囲でぎりぎりまで接近させることを意味する。半導体の不純物濃度やガードリング層2の幅d3(図1(b)参照)等によってこの近接距離d4(図1(a)参照)は異なるが、例えば、Siに不純物としてリン(P)を拡散させその濃度を1×1016/cm3に設定して第一導電型半導体基板1を形成する一方、この第一導電型半導体基板1に不純物としてホウ素イオンを拡散させその表面濃度を1×1020/cm2に設定してガードリング層2を形成し、ガードリング層2の幅d3を20μmとした場合には、近接距離d4は10μm程度とすることができる。
凹部5の深さや幅は目的とする耐圧によって異なる。
金属充填部13は、凹部5を充填し該凹部5の内壁面7とオーミックコンタクトするものである。この金属充填部13により、従来よりも抵抗を減らして導電性を高め、順方向損失を小さく抑えて順方向印加電圧を小さくすることができる。
オーミックコンタクトするものでなければ、第一の主面8側に形成される第一の電極と極性が反対の第二の電極を第二の主面9側に形成することができず、実質的にショットキーバリアダイオードを構成することが困難となる。金属の種類は、凹部5の内壁面7とオーミックコンタクトできるものであれば特に限定されるものではないが、例えば金(Au)、金アンチモン(AuSb)等の金合金を挙げることができる。
尚、凹部5の内壁面7とオーミックコンタクトする金属層を形成できれば、必ずしも凹部5内全体を同一の金属で充填する必要はない。例えば、オーミックコンタクトする金属を凹部5内壁面7に沿って真空蒸着やスパッタリングにより付着させて薄膜状のオーミックコンタクト層(図示せず)を形成し、このオーミックコンタクト層上に別の種類の金属を付着させて凹部5内を充填することもできる。オーミックコンタクト層上に付着させる金属は、導電性が比較的高い金属であれば採用することができる。例えば、銀(Ag)、銅(Cu)等を用いることができる。
この構成を採ると、凹部5内全体を充填するのに十分な量のオーミックコンタクト可能金属を確保できなくても、少量のオーミックコンタクト可能金属で本発明に係るショットキーバリアダイオードを構成することができる。
金属充填部13は、凹部5の内壁面7とオーミックコンタクトされているので、上述の如く、第一の電極とは極性が反対の第二の電極とすることができる。第二の電極とすれば、別途、第二の電極を形成する必要がないのでショットキーバリアダイオードの製造工程を減らすことができる。
尚、金属充填部13を必ずしも電極とする必要はなく、以下の構成を採用することも可能である。すなわち、第一導電型半導体基板1の第二の主面9上に、金属充填部13と一体的に裏面金属層4を形成し、この裏面金属層4を、第一の電極(図示例では、例えば金属層3であり、アノード電極)とは極性が反対の第二の電極(図示例ではカソード電極)とすることも可能である。
本発明によれば、逆方向で耐圧を決定するガードリング層2による空乏層は、ガードリング層2の周囲に十分な厚みで第一導電型半導体領域11が存在しているので、その半導体領域11内で十分に延びることができるため高耐圧化を達成できる。また、凹部5に金属充填部13を形成したため順方向に電流を流した時の動作抵抗を抑えることができる。よって、順方向印加電圧を下げ、かつ、逆方向特性の耐圧を向上させることができる。
図2は、本発明に係るショットキーバリアダイオードの製造工程を順に示す断面図である。図2(a)〜(e)において、図1と同じ構成については説明を適宜に省略する。
まず、不純物濃度が低い低濃度第一導電型半導体基板(本実施形態ではN型半導体基板)1上の第一の主面8上に熱酸化によりシリコン酸化膜6を形成する。フォトリソグラフィ技術により所定の形にレジスト(図示せず)によりパターンニングした後、シリコン酸化膜6をフッ酸によりエッチングする。これにより、酸化膜6に開口部17を形成する。この開口部17から、P型ガードリング層2形成のための不純物として例えばホウ素イオン12をイオン注入する。イオン注入したホウ素イオン12の活性化させ、ガードリングとしての機能を確保する目的の深さまでホウ素イオン12を拡散するため、例えば1100℃で25分間熱処理を行なう。この熱処理を行なうことにより、注入されたホウ素イオン12が活性化し、P型ガードリング層2が形成される(図2(a)参照)。
次に、シリコン酸化膜6をフッ酸によりエッチングした後、クロム(Cr)を蒸着する。Crの蒸着により、N型半導体基板1の第一の主面8及びガードリング層2表面に接触しN型半導体基板1との間でショットキーバリアを形成する金属層3を形成する。この金属層3は、ショットキーバリアを形成するためのものであるが、例えばCrを選択することでアノード電極としても機能させ、2つの機能を持つ部分とすることができる(図2(b)参照)。
尚、金属層3は、酸化劣化しにくい素材であればアノード電極としても機能させることができるが、そのような素材でなければ、金属層3の上に別途金属層(図示せず)を形成し、この金属層を電極とすることも可能である。
次いで、N型半導体基板1の動作領域16となる部分に、第一の主面8とは反対側の第二の主面9からガードリング層2と接触しない範囲で凹部5を形成する。具体的には、N型半導体基板1の第二の主面(裏面)9にフォトリソグラフィ技術により所定の形にレジスト(図示せず)によりパターンニングした後、ドライエッチングもしくはウエットエッチングを用いてN型半導体基板1の第二の主面9をエッチングし、凹部5を形成する(図2(c)参照)。このとき、N型半導体基板1を例えば1.5乃至3μm残る深さまでエッチングする。凹部5を形成した後、レジスト(図示せず)を除去する。
次いで、凹部5内に該凹部5内壁面7とオーミックコンタクトする金属充填部13を形成する(図2(d)参照)。充填する金属としては上述の如く、例えば金(Au)を採用することができる。充填する方法は、特に限定されるものではないが、例えばスパッタリング法を用いることができる。スパッタリング法を用いた場合、凹部5入り口付近に軒状の出っ張り部分ができてその背後に空洞部分ができてしまうのを防止することができる。
尚、上述の如く、該凹部5内壁面7上にオーミックコンタクト可能金属を薄膜状に付着させてオーミックコンタクト層(図示せず)を形成し、この層上に別の金属(図示せず)を付着させて凹部5内を充填することも可能である。
この金属充填部13は、第二の電極として利用することができるが、金属充填部13の裏面と一体的に、N型半導体基板1の第二の主面上にオーミックコンタクトした裏面金属層4を形成してもよい。この裏面金属層4は電極(例えばカソード電極)とすることができる。
本実施形態のSBDの特徴は、N型半導体基板1の裏面に凹部5を形成しその内部に金属充填部13を設けることにより、動作領域16の抵抗を耐圧が確保できる限りにおいて小さくすることができ、オン抵抗を減少させることができる。また、逆方向電圧印加時にガードリング層2とN型半導体基板1の接合面から延びる空乏層を十分に広げることができる。
第1の実施形態では、半導体層にSiを用いたが、SiCやその他の化合物半導体に同様の処理を施してもよい。
順方向印加電圧を下げて省電力型とするとともに耐圧を改善したSBDの製造、及びその製造の簡略化等に有用である。
本発明の実施の形態1におけるショットキーバリアダイオードを示す図であり、(a)はその断面図、(b)はその各部分の寸法を示すための断面図、(c)は逆方向電圧印加時の空乏層形成状態の一例を示す断面図 本発明の実施形態1に係るショットキーバリアダイオードの製造工程を順に示す断面図 従来のショットキーバリアダイオードの断面図
符号の説明
1 N型半導体基板
2 ガードリング層
3 金属層(アノード電極)
4 裏面金属層(カソード電極)
5 凹部
6 酸化膜
7 凹部の内壁面
8 第一の主面
9 第二の主面
11 第一導電型半導体領域
12 ホウ素イオン
13 金属充填部
14 凹部の底面
16 動作領域
18 第一空乏層
19 第二空乏層

Claims (8)

  1. 不純物濃度が低い低濃度第一導電型半導体基板の第一の主面から該基板の内部に環状に形成され前記第一導電型とは反対導電型の高濃度第二導電型半導体領域として形成されたガードリング層と、
    前記第一導電型半導体基板の第一の主面に接触してショットキーバリアを形成し前記ガードリング層表面にも接触するように形成された金属層と、
    前記第一導電型半導体基板の動作領域となる部分に前記第一の主面とは反対側の第二の主面から前記ガードリング層と接触しない範囲で形成された凹部と、
    前記凹部を充填し該凹部内壁面とオーミックコンタクトする金属充填部と、
    を備えたことを特徴とするショットキーバリアダイオード。
  2. 前記金属層が、第一の電極とされていることを特徴とする請求項1に記載のショットキーバリアダイオード。
  3. 前記金属充填部が、前記第一の電極とは極性が反対の第二の電極とされていることを特徴とする請求項1に記載のショットキーバリアダイオード。
  4. 前記第一導電型半導体基板の前記第二の主面上に、前記金属充填部と一体的に裏面金属層が形成され、この裏面金属層が、前記第一の電極とは極性が反対の第二の電極とされていることを特徴とする請求項1に記載のショットキーバリアダイオード。
  5. 前記凹部は筒状であって、その直径が前記ガードリング層の内径より小さく、前記凹部の底面が前記ガードリング層の内側に収まっており、前記ガードリング層の前記第二の主面側の端縁より前記凹部の底面の方が前記第一の主面に近い位置にあることを特徴とする請求項1に記載のショットキーバリアダイオード。
  6. 前記凹部の周面が、前記ガードリング層の内周面との間で短絡を生じない程度に該ガードリング層内周面に近接していることを特徴とする請求項5に記載のショットキーバリアダイオード。
  7. 前記金属層と前記第一導電型半導体基板との接合面から該第一導電型半導体基板の方に延びる第一空乏層による耐圧が前記ガードリング層と前記第一導電型半導体基板との接合面から該第一半導体基板の方に延びる第二空乏層による耐圧以上となる範囲で、前記凹部の底面が前記金属層と前記第一導電型半導体基板との接合面に近接していることを特徴とする請求項5に記載のショットキーバリアダイオード。
  8. 不純物濃度が低い低濃度第一導電型半導体基板の第一の主面から該基板の内部に前記第一導電型とは反対導電型の高濃度第二導電型半導体領域として環状のガードリング層を形成する工程と、
    前記第一導電型半導体基板の第一の主面と前記ガードリング層表面に接触し前記第一導電型半導体基板との間でショットキーバリアを形成する金属層を形成する工程と、
    前記第一導電型半導体基板の動作領域となる部分に前記第一の主面とは反対側の第二の主面から前記ガードリング層と接触しない範囲で凹部を形成する工程と、
    前記凹部を充填し該凹部内壁面とオーミックコンタクトする金属充填部を形成する工程と、
    を備えたことを特徴とするショットキーバリアダイオードの製造方法。

JP2005326576A 2005-11-10 2005-11-10 ショットキーバリアダイオード及びその製造方法 Expired - Fee Related JP4907955B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005326576A JP4907955B2 (ja) 2005-11-10 2005-11-10 ショットキーバリアダイオード及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005326576A JP4907955B2 (ja) 2005-11-10 2005-11-10 ショットキーバリアダイオード及びその製造方法

Publications (2)

Publication Number Publication Date
JP2007134521A true JP2007134521A (ja) 2007-05-31
JP4907955B2 JP4907955B2 (ja) 2012-04-04

Family

ID=38155929

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005326576A Expired - Fee Related JP4907955B2 (ja) 2005-11-10 2005-11-10 ショットキーバリアダイオード及びその製造方法

Country Status (1)

Country Link
JP (1) JP4907955B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007220878A (ja) * 2006-02-16 2007-08-30 Shindengen Electric Mfg Co Ltd 炭化珪素半導体装置
CN109923678A (zh) * 2016-11-09 2019-06-21 Tdk株式会社 肖特基势垒二极管和具备其的电子电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000312013A (ja) * 1999-04-26 2000-11-07 Rohm Co Ltd ショットキーバリア半導体装置
JP2002170963A (ja) * 2000-12-01 2002-06-14 Sanken Electric Co Ltd 半導体素子、半導体装置、及び半導体素子の製造方法
JP2002185016A (ja) * 2000-12-12 2002-06-28 Sanken Electric Co Ltd 半導体装置及びその製造方法
WO2004066394A1 (ja) * 2003-01-20 2004-08-05 Mitsubishi Denki Kabushiki Kaisha 半導体装置
JP2006156658A (ja) * 2004-11-29 2006-06-15 Toshiba Corp 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000312013A (ja) * 1999-04-26 2000-11-07 Rohm Co Ltd ショットキーバリア半導体装置
JP2002170963A (ja) * 2000-12-01 2002-06-14 Sanken Electric Co Ltd 半導体素子、半導体装置、及び半導体素子の製造方法
JP2002185016A (ja) * 2000-12-12 2002-06-28 Sanken Electric Co Ltd 半導体装置及びその製造方法
WO2004066394A1 (ja) * 2003-01-20 2004-08-05 Mitsubishi Denki Kabushiki Kaisha 半導体装置
JP2006156658A (ja) * 2004-11-29 2006-06-15 Toshiba Corp 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007220878A (ja) * 2006-02-16 2007-08-30 Shindengen Electric Mfg Co Ltd 炭化珪素半導体装置
CN109923678A (zh) * 2016-11-09 2019-06-21 Tdk株式会社 肖特基势垒二极管和具备其的电子电路
US10840384B2 (en) * 2016-11-09 2020-11-17 Tdk Corporation Schottky barrier diode and electronic circuit provided with same

Also Published As

Publication number Publication date
JP4907955B2 (ja) 2012-04-04

Similar Documents

Publication Publication Date Title
JP5303819B2 (ja) 半導体装置およびその製造方法
US7183575B2 (en) High reverse voltage silicon carbide diode and method of manufacturing the same high reverse voltage silicon carbide diode
JP2005191227A (ja) 半導体装置
JP2004127968A (ja) 半導体装置およびその製造方法
JP3983671B2 (ja) ショットキーダイオード
JP2010109221A (ja) 半導体装置
US8441017B2 (en) Schottky barrier diode and method for making the same
JP2006173297A (ja) Igbt
JP2005229071A (ja) ショットキーバリアダイオード
JP2005150352A (ja) 炭化珪素半導体装置およびその製造方法
JP2012204480A (ja) 半導体装置及びその製造方法
JP4907955B2 (ja) ショットキーバリアダイオード及びその製造方法
JP2008251925A (ja) ダイオード
JP4018650B2 (ja) ショットキーバリアダイオードおよびその製造方法
JP2005135972A (ja) 半導体装置の製造方法
JP4659490B2 (ja) ショットキバリアダイオードおよびその製造方法
JP2007235064A (ja) ショットキーバリア半導体装置及びその製造方法
JP4322183B2 (ja) ショットキーバリアダイオード
CN108198758B (zh) 一种垂直结构的氮化镓功率二极管器件及其制作方法
JP2000294805A (ja) ショットキバリアダイオード及びその製造方法
JP2009059764A (ja) ショットキーバリアダイオードおよびその製造方法
JP2008235588A (ja) ショットキーバリアダイオード
JP5090043B2 (ja) ダイオード
JP4383250B2 (ja) ショットキバリアダイオード及びその製造方法
JP3581027B2 (ja) ショットキーバリア半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081107

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101118

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101227

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110412

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110826

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120112

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150120

Year of fee payment: 3

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees