JP3983671B2 - ショットキーダイオード - Google Patents

ショットキーダイオード Download PDF

Info

Publication number
JP3983671B2
JP3983671B2 JP2002556952A JP2002556952A JP3983671B2 JP 3983671 B2 JP3983671 B2 JP 3983671B2 JP 2002556952 A JP2002556952 A JP 2002556952A JP 2002556952 A JP2002556952 A JP 2002556952A JP 3983671 B2 JP3983671 B2 JP 3983671B2
Authority
JP
Japan
Prior art keywords
doped well
layer
doped
metal layer
schottky diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002556952A
Other languages
English (en)
Other versions
JP2004520707A (ja
Inventor
ヨーゼフ ディートル,
ハンス タッデケン,
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of JP2004520707A publication Critical patent/JP2004520707A/ja
Application granted granted Critical
Publication of JP3983671B2 publication Critical patent/JP3983671B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、CMOSプロセスの観点から製造可能なショットキーダイオードに関する。
ある金属層が、弱い導電性を有するようにドープされた半導体材料に表面コンタクトとして付与される場合、荷電粒子に関して濃縮されたか、または空乏の層が、使用された材料の種類に応じて、半導体材料のうちの金属に近接したエッジ領域に形成される。空乏エッジ層については、こうして得られた金属と半導体とのコンタクトは、半導体材料のpn接合と同様の特性を有する。このようなダイオード型の金属と半導体とのコンタクトは、W.Schottkyによって研究されており、それゆえショットキーダイオードと呼ばれる。
ショットキーダイオードは、高い抵抗を特徴とする逆方向と、印加された電圧の極性に応じてショットキーダイオードが動作され得る順方向とを有する。ショットキーダイオードは、pn接合を有する従来型のダイオードのような電流の遮断能力を持たないが、それでもなお弱い順方向電圧に対して優れた特徴を示す。それゆえ、ショットキーダイオードは、CMOS技術と同様に、特に高周波回路の用途において必要とされている。しかし、CMOSプロセスの観点からショットキーダイオードを製造することは困難である。なぜなら、一般的に利用可能な半導体の層はショットキーダイオードに対して高ドープすぎるからである。
CMOSプロセスの観点からは、トランジスターの製造のために、通常のp導電の半導体本体あるいは基板中に、互いに相補的なドープウェルが製造される。n型ドープウェルは基板の半導体材料内に配置される。一方、p型ドープウェルはn型ドープウェル内に配置される。ドープウェルの占める体積は、どんな場合でも基板の上面まで拡がる。ウェルの界面の上部エッジ、すなわち、基板の上面においては、半導体材料の酸化によって、または、いわゆるSTI領域(浅いトレンチ分離(Shallow Trench Isolatiion))として絶縁領域が形成される。そして、基板の上面においてウェルを互いに分離する。ウェルの電気接続のためには金属コンタクトが付与される。その金属コンタクトは、コンタクトホールの充填(ビア)、すなわち、ウェル上の誘電層をエッチングして形成したコンタクトホールの金属充填(ビアホール)によって、好ましくは形成される。そのコンタクトの金属と半導体材料との間の低インピーダンス接合を得るために、ウェル中に形成され、かつ、導電率の符号が等しい、高ドープコンタクト領域に、そのコンタクトが付与される。
US4,874,714は、CMOSプロセスの観点からショットキーダイオードを製造する方法を記載している。n型に低ドープされた半導体材料上のショットキーダイオードとしてのシリサイド半導体接合は、半導体本体の上面上のスペーサーによって、低インピーダンス金属半導体コンタクトから絶縁されている。
DE 198 24 417 A1は、低インピーダンスn導電層がn型ウェルの内部に存在する集積可能なショットキーダイオードについて記載している。その導電層にはショットキーコンタクトが提供され、ガードリングによって囲われている。ショットキーコンタクトは中央のpn接合の周囲のリングとして配置されている。
JP 2000174293は、半導体材料上のチタンシリサイドがショットキーダイオードを形成するのに適していることを開示している。
本発明の目的は、CMOSプロセスの観点から、大きなコストを追加することなく実現し得る改善されたショットキーダイオードの構造を、特定することである。
この目的は、請求項1の特徴を有するショットキーダイオードによって達成される。さらに詳細な点は従属クレームより明らかになる。
本発明によるショットキーダイオードは、半導体本体または基板内におけるドープウェルの上面に位置する、薄い金属層、および/または、金属シリサイド層によって形成されたショットキー接合を有する。序論で述べたように、CMOSウェル上での低インピーダンスコンタクトの製造と対照的に、金属、好適な実施形態において厳密にいうとチタンは、高ドープコンタクト領域にではなく、ドープウェル(例えば、高圧トランジスター製造のためのHVウェル)の低ドープ半導体材料に付与される。
薄い金属層は好ましくはいわゆるライナーによって形成される。ライナーは、コンタクトホールの充填の場合には、半導体材料が金属中に拡散することに対するバリアとして働き、そして半導体材料上でのコンタクトの接着特性を改善することもできる。このライナーは、半導体材料上の薄い層として存在するか、あるいは他の代替の実施形態では、半導体材料上の同様の薄い金属シリサイド層として存在する。ショットキーダイオードの電気的な結合は、基板の上面のコンタクトホール充填部、または、基板上のリードによって形成される。
ショットキーダイオードの動作特性は、基板の表面に平行な電流の流れによって実質的に制御される。そしてその動作特性は、ショットキー接合エッジが可能な限り大きく、特に湾曲するように設計することによって改善される。ライナーあるいは金属シリサイド層によって形成されるショットキー接合のエッジと、高ドープコンタクト領域のショットキー接合に面したエッジとの間の距離が実質的に一定となるように、高ドープコンタクト領域を介して低ドープウェルとの電気的な結合が、為されることが好ましい。金属シリサイド層および高ドープコンタクト領域は、特に、指の形状にパターニングされ、櫛状形態互いに噛み合わされ得る。
本発明によるショットキーダイオードのさらに詳細については、図1から図5に図示した例を用いて以下に説明される。
図1は、ドープウェル2,3を図示している。ウェル2,3は半導体本体内または基板1内に形成され、ウェル3の中にウェル2が配置されている。この場合、基板1はp導電基板であり、ドープウェルは、下方高圧n型ウェルHVn、および、その中に埋め込まれた高圧p型ウェルHVpであり、それらはCMOSプロセスで相当する構成要素を用いた場合と同様である。内側のドープウェル2の電気結合のために、少なくとも1つのコンタクト領域4が存在する。その領域は、低いコンタクト抵抗を有するように、十分に高ドープされている(この例ではp型にドープさている)。
この場合には、ドープウェル2は、さらなるドープウェル3の中に配置される。ウェル3では半導体材料は、反対の導電性の符号を有するようにドープされ、この場合はn導電である。この例では、電気接続のために、さらなるドープウェルには、導電性が同じ符号を有する(n型ドーピング)、少なくとも1つの高ドープコンタクト領域5が設けられ、基板1に対するショットキーダイオードの遮蔽を可能にする。ドープウェル2,3の上部のエッジには、絶縁領域Oxが設けられる。この場合、基板1は電気接続のために、p型ドープコンタクト領域6を有する。
この例では、ショットキーダイオードの電気接続は、コンタクトホール充填部8,9によって実現される。コンタクトホール充填部8,9は、構成要素全体の上面を覆う絶縁層11内のコンタクトホールKLに導入されたものである。これらのコンタクトホール充填部はライナー7のような薄い金属層の使用を前提としている。このライナー7は、ショットキー接合として、コンタクトホール充填部8とドープウェル2との間の境界、および、コンタクトホール充填部9とそれ自体CMOSプロセスから知られている機能を持つ、高ドープコンタクト領域4,5,6との間の境界に存在する。ショットキーダイオードを形成するために、ライナー7とドープウェル2の半導体材料との間に、付加的に金属シリサイド層10があり得る。
図2は、代替の例示的な実施形態を示している。ここでは、ショットキーダイオードは、p導電の基板1内の高圧n型ウェルHVn上に形成される。この場合は、ドープウェル2内のコンタクト領域4は、強くn導電的にドープされる。ショットキーダイオードの個々の部分が形成されるコンタクトホール充填部8の配置は、ここでは、図1に従った例示的な実施形態での配置と比較して改変されている。参照記号は、図1に対応する部分を示している。
ショットキー接合の側方エッジは可能な限り長くなるように設計されるのが好ましい。それゆえ、金属シリサイド層10が存在する場合には、そのエッジが層平面内に可能な限り広くにパターニングされることが望ましい。ドープウェル2内に配置されたコンタクト領域4の側方境界が類似した構造を有する場合、電力がショットキー接合全体にほぼ等しい小さな距離で供給されるため、より一層有効である。
図3は、図2に従った構造の平面図を示し、対応する場所には印をつけてある。この図3より明らかになることは、この例示的な実施形態においては、コンタクト領域4はドープウェル2と近接して格子を形成していることである。金属シリサイド層10の細片は格子の部分の間に配置されている。薄いライナーとコンタクトホールに導入されたコンタクトホール充填部は、コンタクト領域4上と、金属シリサイド層10上にコンタクトKを形成する。金属シリサイド層10上のコンタクトはショットキーダイオードの個々の部分を形成する。
図4は、図3の例示的な実施形態の構造と、金属シリサイド層10が省かれ、ショットキー接合が低ドープ半導体材料上のライナーによって形成されている点が異なる、ある例示的な実施形態を図示している。
図5は、本発明によるショットキーダイオードのさらに好ましい構造を平面図により図示している。この場合には、金属シリサイド層10は指の形状にパターニングされる。この構造は、半導体本体あるいは基板の上面のドープウェル2内に付与され、埋め込まれる。この場合、高ドープコンタクト領域4も好ましくは同様に指の形状に設計され、金属シリサイド層1と櫛型形態噛み合わされる。
この例示的な実施形態においては、パターニングされた金属シリサイド層10の一部であるリード18が、好ましくは電気接続のために設けられる。電流は、同じように高ドープされたさらなるリード19を介して、半導体材料内部のコンタクト領域4に供給することができる。リード19は、コンタクト領域4と結合している。リード18,19は、ショットキーダイオードが構成要素として属する電気回路の他の部分にルート決めすることができる。あるいは、図1に従った例示的な実施形態と類似した方法で、リード18,19は、上面において金属コンタクトが設けられ得る。後者の場合では、リードは好ましくは、金属コンタクトが上に付与されるコンタクト領域として適した広さに設けられる。
金属シリサイド層10とコンタクト領域4の互いに平行に伸びる境界により形成される指型形状の構造の場合には、金属シリサイド層10のエッジとコンタクト領域4との間の距離は、全ての点においてほぼ一様に小さい。金属シリサイド層10の側方エッジと、好ましくはそこから全ての点で等しい小さな距離にある、対応するコンタクト領域のエッジは、また、代わりに、不規則に湾曲するか分岐するか、亀裂があるように設計され得る。金属シリサイド層が存在しない場合には、同じことがドープウェル内の半導体材料上のライナーとコンタクトホール充填部とによって形成されたショットキー接合のエッジに同様に適用される。
ショットキーダイオードとして作用する接合のエッジは、常に可能な限り長い全長を有するべきである。ショットキーダイオードの金属層は、薄い金属層、特に、コンタクトホール充填部のライナー、金属シリサイド層、または金属シリサイド層上のライナーであり得る。全ての例示的な実施形態において、ショットキー接合に適した金属として好ましいのはチタンである。この場合での金属シリサイド層は、チタンシリサイドである。
図1は、本発明によるショットキーダイオードの例の断面図を示している。 図2は、本発明によるショットキーダイオードの例の断面図を示している。 図3は、図2に従った例の平面図を示している。 図4は、図2に従った例の平面図を示している。 図5は、さらなる例の平面図を示す。
符号の説明
1 基板
2 ドープウェル
3 ドープウェル
4 コンタクト領域
5 コンタクト領域
6 コンタクト領域
7 ライナー
8 コンタクトホール充填部
9 コンタクトホール充填部
10 金属シリサイド層
11 誘電体層
18 リード
19 リード
K コンタクト
KL コンタクトホール
Ox 絶縁領域

Claims (9)

  1. 上面を有する半導体本体と、
    該半導体本体に形成された第1のドープされたウェルと、
    第1のドープされたウェル上の金属層であって、該金属層はショットキー接合を形成し、該金属層は、該ショットキー接合を区切るためのエッジを有する、金属層と、
    該第1のドープされたウェル内に形成された第2のドープされたウェルであって格子型構造、複数の指の形状のパターン、分岐した部分を含むエッジ、亀裂を含むエッジ、間隙を含むエッジのうちの1つを有する第2のドープされたウェル
    を備え、
    該金属層は、
    半導体本体の上面を覆う誘電体層を貫通するように設けられたコンタクトホール内に配置されたチタン層と、
    チタンシリサイド層と、
    該チタンシリサイド層上のチタン層と
    からなる層の群から選択される少なくとも1つの層である、ショットキーダイオード。
  2. 前記金属層のエッジと前記第2のドープされたウェルのエッジとは、該金属層のエッジと該第2のドープされたウェルのエッジとに沿ったすべての点においてそれらの間に一定の距離を有する、請求項1に記載のショットキーダイオード。
  3. 前記第1のドープされたウェルと前記第2のドープされたウェルとは、CMOS技術のn型ウェルおよびp型ウェルからなる群から選択される、請求項1に記載のショットキーダイオード。
  4. 前記第1のドープされたウェルを含む第3のドープされたウェルであって、該第1のドープされたウェルとは逆の符号の導電性を有するようにドープされた第3のドープされたウェルと、
    第3のドープされたウェル設けられた第4のドープされたウェルであって、該第3のドープされたウェルと同一の符号の導電性を有する第4のドープされたウェル
    をさらに含む、請求項1に記載のショットキーダイオード。
  5. 前記チタンシリサイド層は、複数の指の形状にパターニングされている、請求項1に記載のショットキーダイオード。
  6. 前記第2のドープされたウェルは、前記複数の指の形状にパターニングされており、第2のドープされたウェルは、櫛状の形態で前記チタンシリサイド層と噛み合わされている、請求項5に記載のショットキーダイオード。
  7. 上面を有する半導体本体と、
    半導体本体の上面を覆う誘電体層であって、コンタクトホールが形成された誘電体層と、
    該コンタクトホールを充填するように該コンタクトホール内に配置された材料と、
    該半導体本体に形成された第1のドープされたウェルと、
    第1のドープされたウェル上の金属層であって、該金属層はショットキー接合を形成し、該金属層は、該ショットキー接合を区切るためのエッジを有する、金属層と、
    該第1のドープされたウェル内に形成された第2のドープされたウェルであって、格子型構造、複数の指の形状のパターン、分岐した部分を含むエッジ、亀裂を含むエッジ、間隙を含むエッジのうちの1つを有する第2のドープされたウェル
    を備え、
    該金属層は、
    該第1のドープされたウェルと該コンタクトホール内に配置された該材料との境界に位置するように該コンタクトホール内に配置されたチタン層と、
    チタンシリサイド層と、
    該チタンシリサイド層上のチタン層と
    からなる層の群から選択される少なくとも1つの層であり、
    該コンタクトホールは、該第2のドープされたウェルの上方に位置する、ショットキーダイオード。
  8. 前記チタンシリサイド層は、複数の指の形状にパターニングされている、請求項7に記載のショットキーダイオード。
  9. 前記第2のドープされたウェルは、前記複数の指の形状にパターニングされており、該第2のドープされたウェルは、櫛状の形態で前記チタンシリサイド層と噛み合わされている、請求項8に記載のショットダイオード。
JP2002556952A 2001-01-11 2001-12-27 ショットキーダイオード Expired - Fee Related JP3983671B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10101081A DE10101081B4 (de) 2001-01-11 2001-01-11 Schottky-Diode
PCT/DE2001/004906 WO2002056387A1 (de) 2001-01-11 2001-12-27 Schottky-diode

Publications (2)

Publication Number Publication Date
JP2004520707A JP2004520707A (ja) 2004-07-08
JP3983671B2 true JP3983671B2 (ja) 2007-09-26

Family

ID=7670292

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002556952A Expired - Fee Related JP3983671B2 (ja) 2001-01-11 2001-12-27 ショットキーダイオード

Country Status (7)

Country Link
US (1) US6885077B2 (ja)
EP (1) EP1350273A1 (ja)
JP (1) JP3983671B2 (ja)
CN (1) CN100409458C (ja)
DE (1) DE10101081B4 (ja)
TW (1) TW511295B (ja)
WO (1) WO2002056387A1 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003280020A (ja) * 2002-03-22 2003-10-02 Seiko Epson Corp 電気光学装置及びその製造方法並びに電子機器
US6825073B1 (en) * 2003-09-17 2004-11-30 Chip Integration Tech Co., Ltd. Schottky diode with high field breakdown and low reverse leakage current
US7485941B2 (en) * 2004-12-15 2009-02-03 Tower Semiconductor Ltd. Cobalt silicide schottky diode on isolated well
US7544557B2 (en) * 2004-12-15 2009-06-09 Tower Semiconductor Ltd. Gate defined Schottky diode
US7436039B2 (en) * 2005-01-06 2008-10-14 Velox Semiconductor Corporation Gallium nitride semiconductor device
US20060157748A1 (en) * 2005-01-20 2006-07-20 Nui Chong Metal junction diode and process
US7732887B2 (en) * 2005-03-30 2010-06-08 Virage Logic Corporation Schottky junction diode devices in CMOS
US8759937B2 (en) * 2005-03-30 2014-06-24 Synopsys, Inc. Schottky junction diode devices in CMOS with multiple wells
JP4993941B2 (ja) * 2006-04-27 2012-08-08 パナソニック株式会社 半導体集積回路及びこれを備えたシステムlsi
CN101740381B (zh) * 2008-11-25 2012-02-22 上海华虹Nec电子有限公司 肖特基二极管的制备方法
US7808069B2 (en) * 2008-12-31 2010-10-05 Taiwan Semiconductor Manufacturing Co., Ltd. Robust structure for HVPW Schottky diode
TWI397986B (zh) * 2008-12-31 2013-06-01 Sitronix Technology Corp High voltage device with electrostatic discharge protection
US20100193904A1 (en) * 2009-01-30 2010-08-05 Watt Jeffrey T Integrated circuit inductor with doped substrate
US8237239B2 (en) * 2009-10-28 2012-08-07 Vanguard International Semiconductor Corporation Schottky diode device and method for fabricating the same
EP2325884B1 (en) 2009-11-23 2014-01-01 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a Schottky diode
US8878329B2 (en) * 2010-09-17 2014-11-04 United Microelectronics Corp. High voltage device having Schottky diode
US8518811B2 (en) 2011-04-08 2013-08-27 Infineon Technologies Ag Schottky diodes having metal gate electrodes and methods of formation thereof
US8860168B2 (en) * 2012-09-04 2014-10-14 Taiwan Semiconductor Manufacturing Company, Ltd. Schottky isolated NMOS for latch-up prevention
US9152841B1 (en) * 2014-03-24 2015-10-06 Fingerprint Cards Ab Capacitive fingerprint sensor with improved sensing element
US9997510B2 (en) * 2015-09-09 2018-06-12 Vanguard International Semiconductor Corporation Semiconductor device layout structure
US11164979B1 (en) 2020-08-06 2021-11-02 Vanguard International Semiconductor Corporation Semiconductor device
US11973148B2 (en) * 2021-01-15 2024-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Surface damage control in diodes

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3508125A (en) * 1966-01-06 1970-04-21 Texas Instruments Inc Microwave mixer diode comprising a schottky barrier junction
GB1539784A (en) * 1975-02-13 1979-02-07 Honeywell Inc Integrated circuit rectifier
DE2837283C2 (de) * 1978-08-25 1980-08-28 Siemens Ag, 1000 Berlin Und 8000 Muenchen Planare, in eine Wellenleitung eingefügte Schottky-Diode für hohe Grenzfrequenz
JPS6022357A (ja) * 1983-07-18 1985-02-04 Sumitomo Electric Ind Ltd レベルシフト用シヨツトキダイオ−ド
US4956688A (en) * 1984-10-29 1990-09-11 Hitachi, Ltd. Radiation resistant bipolar memory
US4835580A (en) * 1987-04-30 1989-05-30 Texas Instruments Incorporated Schottky barrier diode and method
US4871686A (en) * 1988-03-28 1989-10-03 Motorola, Inc. Integrated Schottky diode and transistor
US4874714A (en) * 1988-06-02 1989-10-17 Texas Instruments Incorporated Method of making laterally oriented Schottky diode
JPH0226118A (ja) * 1988-07-15 1990-01-29 Clarion Co Ltd 弾性表面波コンボルバ
JPH0470110A (ja) * 1990-07-10 1992-03-05 Clarion Co Ltd 弾性表面波装置
DE19824417A1 (de) * 1997-06-03 1998-12-10 El Mos Elektronik In Mos Techn Integrierbare Schottkydiode
JP2000174293A (ja) * 1998-12-03 2000-06-23 Global Alliance Kk ショットキーバリア半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2004520707A (ja) 2004-07-08
DE10101081B4 (de) 2007-06-06
TW511295B (en) 2002-11-21
CN100409458C (zh) 2008-08-06
US20040012066A1 (en) 2004-01-22
EP1350273A1 (de) 2003-10-08
US6885077B2 (en) 2005-04-26
DE10101081A1 (de) 2002-07-25
CN1639876A (zh) 2005-07-13
WO2002056387A1 (de) 2002-07-18

Similar Documents

Publication Publication Date Title
JP3983671B2 (ja) ショットキーダイオード
KR100733751B1 (ko) 반도체 디바이스 및 그 제조 방법
CN102549754B (zh) 屏蔽栅极mosfet中的屏蔽接触
US8338906B2 (en) Schottky device
US20080135970A1 (en) High Voltage Shottky Diodes
CN108346579A (zh) 具有单元沟槽结构和接触点的半导体器件及其制造方法
CN103545311A (zh) 具有平行电阻器的高压器件
WO2006007143A2 (en) Schottky device and method of forming
CN113035955B (zh) 集成肖特基二极管的碳化硅mosfet器件及其制备方法
KR20080073313A (ko) 반도체 장치 및 그 제조 방법
US10340147B2 (en) Semiconductor device with equipotential ring contact at curved portion of equipotential ring electrode and method of manufacturing the same
US20090166795A1 (en) Schottky diode of semiconductor device and method for manufacturing the same
CN111697057B (zh) 半导体结构及其制造方法
CN113614883B (zh) 半导体装置
JP7368121B2 (ja) 半導体装置および半導体装置の製造方法
CN111092075B (zh) 沟槽式晶体管结构及其制造方法
US20130001734A1 (en) Schottky diode structure
JP2002026314A (ja) 半導体装置
CN110504326B (zh) 萧特基二极管
US7309921B2 (en) Semiconductor device
JP6555284B2 (ja) 半導体装置
CN111199970A (zh) 用于静电防护的晶体管结构及其制造方法
KR101184378B1 (ko) 쇼트키 다이오드 및 그 제조방법
CN216054719U (zh) 半导体结构
JP2629426B2 (ja) 2重拡散型misfetを備えた半導体装置及びその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060913

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061006

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070130

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070501

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070605

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070704

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100713

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 3983671

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100713

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110713

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120713

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130713

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees