CN216054719U - 半导体结构 - Google Patents

Abstract

本申请技术方案提供一种半导体结构，所述半导体结构位于器件区外侧的边缘区，包括：半导体衬底及位于所述半导体衬底上的外延层；绝缘层，自所述外延层的部分表面延伸至所述外延层中；保护层，位于所述绝缘层与所述外延层之间，且与所述外延层的掺杂类型不同；过渡层，自所述绝缘层一侧的外延层表面延伸至所述外延层中，且所述过渡层与所述保护层的掺杂类型相同；场氧化层，位于所述绝缘层以及所述绝缘层另一侧的保护层和外延层的表面；金属场板，位于所述过渡层和部分所述场氧化层上，且所述金属场板连接所述器件区的器件结构。本申请技术方案的半导体结构能够大幅度提高边缘区终端结构的击穿电压。

Description

半导体结构

技术领域

本申请涉及半导体制造领域，尤其涉及一种半导体结构。

背景技术

为了使功率器件的外围能够支持高击穿电压，维持高电压水平电场，需要在功率器件的边缘区设置终端结构。目前的终端结构一般有结终端扩展(JTE)、场限环(FLR)和场板(FP)。在功率器件的结构设计中，要求终端结构较为可靠。通常情况下，当功率器件的工作电压为1200V时，终端结构的击穿电压至少应为1560V。沟槽终端结构可有效大幅减短边缘区长度，但是目前的沟槽终端结构在1200V的电压下工作时，终端结构的击穿电压最高仅为1380V。因此，还需对现有的终端结构进行改进，以提高终端结构的击穿电压。

实用新型内容

本申请要解决的技术问题是提供一种半导体结构，能够大幅度提高边缘区终端结构的击穿电压。

为解决上述技术问题，本申请提供了一种半导体结构，位于器件区外侧的边缘区，包括：半导体衬底及位于所述半导体衬底上的外延层；绝缘层，自所述外延层的部分表面延伸至所述外延层中；保护层，位于所述绝缘层与所述外延层之间，且与所述外延层的掺杂类型不同；过渡层，自所述绝缘层一侧的外延层表面延伸至所述外延层中，且所述过渡层与所述保护层的掺杂类型相同；场氧化层，位于所述绝缘层以及所述绝缘层另一侧的保护层和外延层的表面；金属场板，位于所述过渡层和部分所述场氧化层上，且所述金属场板连接所述器件区的器件结构。

在本申请实施例中，所述过渡层的掺杂浓度大于所述保护层的掺杂浓度。

在本申请实施例中，所述保护层的厚度为0.4μm-2μm，掺杂浓度为5×10¹⁶/cm³-5×10¹⁷/cm³。

在本申请实施例中，所述过渡层的深度为0.3μm-1.5μm，掺杂浓度为1×10¹⁸/cm³-1×10²⁰/cm³；所述外延层的厚度为9μm-12μm，掺杂浓度为6×10¹⁵/cm³-1.4×10¹⁶/cm³。

在本申请实施例中，所述绝缘层和所述保护层之间还包括电介质层，所述电介质层与所述绝缘层的材料相同或不同。

在本申请实施例中，所述电介质层或所述绝缘层的材料包括氮化硅、氧化硅、氮氧化硅、氧化铝、氧化铪及氧化镧中的至少一种。

在本申请实施例中，位于所述场氧化层上的所述金属场板具有第一宽度，所述绝缘层的宽度与所述保护层的厚度之和为第二宽度，所述场氧化层具有第三宽度，其中所述第一宽度至少占所述第三宽度的1％，且所述第一宽度小于所述第二宽度。

在本申请实施例中，所述器件区包括二极管、金属氧化物半导体场效应晶体管、结型场效应晶体管、半导体存储器件、半导体光伏器件中的一种或多种。

在本申请实施例中，所述器件区包括金属氧化物半导体场效应晶体管，所述场氧化层的表面还包括层间介电层，且所述金属场板位于所述过渡层和部分所述层间介电层的表面。

本申请技术方案的半导体结构通过在绝缘层与外延层之间形成保护层，所述保护层可以大幅度降低绝缘层和金属场板的电场，使得外延层中的电场降低至1.94MV/cm，远远低于外延层的雪崩击穿电场。

所述保护层的设置，还大幅度提高了外缘区的击穿电压，将器件在工作电压1200V下的击穿电压提升至1810V，并且外延层中的电场均匀分布，因此本申请技术方案的半导体结构具有优异的反向性能。

本申请技术方案的绝缘层的电场可达2.48MV/cm，远低于行业通用标准，具有较好的安全可靠性，因此具有本申请技术方案的半导体结构的器件具有较长的使用寿命。

附图说明

以下附图详细描述了本申请中披露的示例性实施例。其中相同的附图标记在附图的若干视图中表示类似的结构。本领域的一般技术人员将理解这些实施例是非限制性的、示例性的实施例，附图仅用于说明和描述的目的，并不旨在限制本申请的范围，其他方式的实施例也可能同样的完成本申请中的发明意图。应当理解，附图未按比例绘制。其中：

图1为本申请技术方案的半导体结构的形成方法的流程示意图；

图2至图9为本申请实施例的半导体结构的形成方法各步骤的结构示意图；

图10为本申请实施例的半导体结构的击穿电压仿真图；

图11为在1200V漏电压下，本申请实施例的外延层中的电场仿真图；

图12为在1200V漏电压下，本申请实施例的绝缘层中的电场仿真图。

具体实施方式

以下描述提供了本申请的特定应用场景和要求，目的是使本领域技术人员能够制造和使用本申请中的内容。对于本领域技术人员来说，对所公开的实施例的各种局部修改是显而易见的，并且在不脱离本申请的精神和范围的情况下，可以将这里定义的一般原理应用于其他实施例和应用。因此，本申请不限于所示的实施例，而是与权利要求一致的最宽范围。

目前，设置在功率器件边缘区的终端结构，虽然在一定程度上也能提高边缘区的击穿电压，但目前的终端结构能承受的最大击穿电压仅能达到1380V，远远不能达到目前的需求。

鉴于此，本申请技术方案提供了一种半导体结构，通过在边缘区的外延层中形成绝缘层，并在绝缘层与外延层之间形成保护层，所述保护层一方面能够降低绝缘层和金属场板的电场；另一方面由于所述保护层的存在，使得本申请的半导体结构具有较小深度的绝缘层，还能大幅度提高边缘区的击穿电压，完全能够满足现有技术对边缘区击穿电压的要求。

参考图1，本申请技术方案提供一种半导体结构的形成方法，其中所述半导体结构位于器件区外侧的边缘区，所述半导体结构可以作为功率器件的终端结构。所述形成方法包括：

步骤S1：提供半导体衬底，所述半导体衬底上形成有外延层；

步骤S2：形成自所述外延层的部分表面延伸至所述外延层中的过渡层，且所述过渡层与所述外延层的掺杂类型不同；

步骤S3：在所述过渡层一侧的外延层中形成沟槽；

步骤S4形成自所述沟槽的底部表面及侧壁表面向所述外延层中延伸的保护层，且所述保护层与所述过渡层的掺杂类型相同；

步骤S5：向所述沟槽中填充绝缘层，且所述绝缘层与所述过渡层的表面共面；

步骤S6：在所述绝缘层的表面以及所述绝缘层一侧的保护层和外延层的表面形成场氧化层；

步骤S7：在所述过渡层和部分所述场氧化层上形成金属场板，且所述金属场板连接所述器件区的器件结构。

下面结合附图和具体实施例对本申请技术方案的半导体结构的形成方法进行详细的说明，图2-图9为本申请实施例的半导体结构的形成方法各步骤的结构示意图。

参考图2，本申请实施例的半导体结构位于器件区外侧的边缘区10，边缘区10能够改善反向偏压时电场在器件边缘或端部的分布，提高器件的击穿电压，同时提供对器件区的保护，图2中仅示出了边缘区10的结构。进行步骤S1，提供半导体衬底100，所述半导体衬底100的材料可以是以下材料中的至少一种：Si、SiC、Ge、SiGe、SiGeC、InAs、GaAs、InP或者其它III/V化合物半导体材料，还可以包括所述材料构成的多层结构或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)等。在本申请实施例中，所述半导体衬底100的材料包括SiC。所述半导体衬底100中还可以掺杂杂质离子，例如可以掺杂N型离子。

所述半导体衬底100上形成有外延层110。所述外延层110的材料可以包括Si、SiC、Ge、SiGe、SiGeC、InAs、GaAs、InP或者其它III/V化合物半导体材料。所述外延层110中还掺杂有杂质离子，例如所述外延层110中可以掺杂N型离子，掺杂浓度可以为6×10¹⁵/cm³-1.4×10¹⁶/cm³。所述外延层110的形成工艺可以是外延生长工艺。生长的所述外延层110的厚度可以为9μm-12μm。

进行步骤S2，形成自所述外延层110的部分表面延伸至所述外延层110中的过渡层200。在一些实施例中，所述过渡层200与器件区相邻。所述过渡层200的形成工艺可以是第一离子注入工艺，且所述第一离子注入工艺的注入能量为10keV-600keV，掺杂浓度为1×10¹⁸/cm³-1×10²⁰/cm³。所述过渡层200的深度可以为0.3μm-1.5μm。所述过渡层200与所述外延层110的掺杂类型不同。作为示例，所述外延层110的掺杂离子类型为N型，所述过渡层200的掺杂离子类型为P型。所述过渡层200的作用是同后续形成的金属场板间形成低阻接触(如欧姆接触)。

参考图3，在所述过渡层200一侧的外延层110中形成沟槽310。在本申请实施例中，所述过渡层200与器件区相邻，所述沟槽310位于所述过渡层200远离器件区的一侧。形成所述沟槽310的工艺可以是光刻工艺。所述沟槽310的深度可以为1μm-9μm，宽度可以为5μm-80μm。本申请实施例可以通过较浅的沟槽310达到较高的击穿电压。

继续参考图3，形成自所述沟槽310的底部表面及侧壁表面向所述外延层110中延伸的保护层400。形成所述保护层400的工艺可以是第二离子掺杂工艺。在本申请实施例中，所述第二离子掺杂工艺为倾斜离子注入工艺，且所述倾斜离子注入工艺的注入角度为10°-40°，注入能量为10keV-670keV。所述保护层400与所述过渡层200的掺杂类型相同，且所述保护层400的掺杂浓度小于所述过渡层200的掺杂浓度其中低浓度的保护层400在高反向电压时，可以产生耗尽区来分担在后续形成的绝缘层的电场，从而保护绝缘层，而过渡层200的作用则是将保护层400与器件区连接并形成低阻接触。在一些实施例中，所述保护层400的掺杂浓度为5×10¹⁶/cm³-5×10¹⁷/cm³。所述保护层的厚度可以为0.4μm-2μm。

然后，可以向所述沟槽中填充绝缘层，且所述绝缘层与所述过渡层的表面共面；在所述绝缘层的表面以及所述绝缘层一侧的保护层和外延层的表面形成场氧化层。

在一些实施例中，所述绝缘层和所述场氧化层采用同一道工序形成。参考图4，在所述过渡层200和所述沟槽310一侧的保护层400和外延层110的表面以及所述沟槽310中形成绝缘材料320。所述绝缘材料320的形成工艺可以是沉积工艺，例如化学气相沉积、物理气相沉积、原子层沉积等。所述绝缘材料320的材料可以包括氮化硅、氧化硅、氮氧化硅、氧化铝、氧化铪及氧化镧中的至少一种。

参考图5，研磨所述绝缘材料320至目标厚度，所述目标厚度可以根据场氧化层的厚度决定。研磨所述绝缘材料320的工艺可以采用物理机械研磨、化学机械研磨等研磨工艺。在一些实施例中，所述目标厚度可以在1μm-2μm。

参考图6，去除所述过渡层200表面的绝缘材料320。去除所述绝缘材料320的工艺可以是光刻工艺。在剩余的绝缘材料320中，填满所述沟槽310的绝缘材料作为绝缘层330，位于所述绝缘层330的表面以及所述绝缘层330一侧的保护层400和外延层110的表面的绝缘材料作为场氧化层340，也即构成所述绝缘层330和所述场氧化层340的材料相同。由于边缘区的电位电压与器件电压相同，且电压较高，所述场氧化层340一方面可以降低外延层110和后续形成的金属场板之间的电场，另一方面可以降低外延层110与绝缘层330上其他材料之间之间的电场，防止边缘区出现击穿现象。

在一些实施例中，所述绝缘层330和所述场氧化层340采用不同道工序形成。形成工艺可以包括：参考图4，在所述过渡层200和所述沟槽310一侧的保护层400和外延层110的表面以及所述沟槽310中形成绝缘材料320；研磨所述绝缘材料320，停止在所述过渡层200的表面，形成绝缘层，且所述绝缘层和所述过渡层200的表面共面；在所述过渡层200、所述绝缘层、保护层400和外延层110的表面形成场氧化材料，可以采用沉积工艺或热氧化工艺形成所述场氧化材料；刻蚀所述过渡层200表面的场氧化材料，形成场氧化层。所述场氧化层和绝缘层的材料可以相同，也可以不同。

以下以所述绝缘层330和所述场氧化层340在同一道工序中形成为例，进行说明。

在一些实施例中，向所述沟槽310中填充绝缘层330之前，还包括：在所述沟槽310的侧壁表面和底部表面形成电介质层，所述电介质层与所述绝缘层330的材料可以相同，也可以不同。若所述电介质层与所述绝缘层330的材料相同时，可以在同一道工序中形成。所述电介质层和所述绝缘层330的材料可以包括氮化硅、氧化硅、氮氧化硅、氧化铝、氧化铪及氧化镧中的至少一种。在本申请实施例中，不形成所述电介质层。

参考图7，在所述过渡层200和部分所述场氧化层340上形成金属场板500。形成所述金属场板500的工艺可以是物理气相沉积。所述金属场板500的材料可以包括铝、镍、钛、银、铂、金或钼，或者可以是由上述两种或更多种金属形成的多层结构。在一些实施例中，所述金属场板500的材料包括铝，厚度在1μm-4μm。所述金属场板500还连接器件区的器件结构。

在本申请实施例中，位于所述场氧化层340上的金属场板500具有第一宽度W1，所述绝缘层330的宽度与所述保护层400的厚度之和为第二宽度W2，所述场氧化层340具有第三宽度W3，其中所述第一宽度W1至少占所述第三宽度W3的1％，且所述第一宽度W1小于所述第二宽度W2。由于工艺对准的困难性，一般会在场氧化层340上留下具有第一宽度W1的金属场板500，所述第一宽度W1的大小对电性表现和工艺控制具有影响。当所述第一宽度W1较短时，具有良好的电性表现，但在工艺上较难控制；而当第一宽度W1较长时，会降低金属场板500与绝缘层330一侧的保护层400的距离，使能够保护的绝缘层330的厚度减少，进而增加金属场板500角落的电场，影响器件的可靠性。

在本申请实施例中，所述器件区设置有器件结构。所述器件结构可以是二极管、金属氧化物半导体场效应晶体管、结型场效应晶体管、半导体存储器件、半导体光伏器件中的一种或多种，其中所述二极管例如可以是肖特基二极管、双极型晶体管、绝缘栅双极晶体管、金属氧化物场效应晶体管等。

在一些实施例中，所述器件区20具有如图8所示的二极管结构。所述二极管结构包括离子注入区600和金属层700。本申请实施例的边缘区10的半导体结构与器件区20的二极管结构的形成工艺具有兼容性，例如所述边缘区10和所述器件区20可以共用一半导体衬底100及外延层110，所述边缘区10的过渡层200可以与器件区20的离子注入区600在同一道工序形成，边缘区10的金属场板500可以和器件区20的金属层700在同一道工序形成。

在一些实施例中，所述器件区20具有如图9所示的金属氧化物半导体场效应晶体管结构。与器件区20具有二极管结构不同的是，若器件区20的器件结构为金属氧化物半导体场效应晶体管结构时，边缘区10在形成金属场板500之前，还包括：在所述场氧化层340的表面形成第一层间介电层710。在一些实施例中，还包括：在所述第一层间介电层710的部分表面形成第二层间介电层730。本申请实施例的边缘区10的半导体结构与器件区20的金属氧化物半导体场效应晶体管结构的形成工艺具有兼容性，例如所述边缘区10和所述器件区20可以共用一半导体衬底100及外延层110，所述边缘区10的过渡层200与体区610的掺杂离子类型相同，且属于高浓度掺杂，因此所述过渡层200可作为器件区20内的低阻接触以及与器件区20的体区610的阱区连接；在形成所述器件区20的栅氧化层720时，可以同时形成所述边缘区10的第一层间介电层710；在所述器件区20中形成隔离栅极层800和金属连线900的层间介电层740时，可以同时在所述边缘区10形成第二层间介电层730；所述边缘区10的金属场板500和器件区20的金属连线900可以同时在一道工序中形成。

继续参考图7，采用上述制备方法获得的半导体结构位于器件区外侧的边缘区10，包括：半导体衬底100及位于所述半导体衬底100上的外延层110；绝缘层330，自所述外延层110的部分表面延伸至所述外延层110中；保护层400，位于所述绝缘层330与所述外延层110之间，且与所述外延层110的掺杂类型不同；过渡层200，自所述绝缘层330一侧的外延层110表面延伸至所述外延层110中，且所述过渡层200与所述保护层400的掺杂类型相同；场氧化层340，位于所述绝缘层330以及所述绝缘层330另一侧的保护层400和外延层110的表面；金属场板500，位于所述过渡层200和部分所述场氧化层340上，且所述金属场板500连接所述器件区的器件结构。

在一些实施例中，所述过渡层200的掺杂浓度大于所述保护层400的掺杂浓度。作为示例，所述过渡层200的掺杂浓度为1×10¹⁸/cm³-1×10²⁰/cm³。所述保护层400的掺杂浓度为5×10¹⁶/cm³-5×10¹⁷/cm³。所述保护层400的厚度可以为0.4μm-2μm，所述过渡层200的深度可以为0.3μm-1.5μm。在一些实施例中，所述外延层110的厚度可以为9μm-12μm，掺杂浓度可以为6×10¹⁵/cm³-1.4×10¹⁶/cm³。

在一些实施例中，所述绝缘层330和所述保护层400之间还可以包括电介质层(未示出)，所述电介质层与所述绝缘层330的材料相同或不同。所述电介质层或所述绝缘层330的材料包括氮化硅、氧化硅、氮氧化硅、氧化铝、氧化铪及氧化镧中的至少一种。

在一些实施例中，位于所述场氧化层上的所述金属场板具有第一宽度，所述绝缘层的宽度与所述保护层的厚度之和为第二宽度，所述场氧化层具有第三宽度，其中所述第一宽度至少占所述第三宽度的1％，且所述第一宽度小于所述第二宽度。

在本申请实施例中，所述器件区可以包括二极管、金属氧化物半导体场效应晶体管、结型场效应晶体管、半导体存储器件、半导体光伏器件中的一种或多种，其中所述二极管例如可以是肖特基二极管、双极型晶体管、绝缘栅双极晶体管、金属氧化物场效应晶体管等。

参考图8，在一些实施例中，所述器件区20包括二极管，所述二极管包括离子注入区600和金属层700。

参考图9，在一些实施例中，所述器件区20包括金属氧化物半导体场效应晶体管，所述金属氧化物半导体场效应晶体管包括半导体衬底100；位于半导体衬底100上的外延层110；自所述外延层110的部分表面延伸至所述外延层110中的体区610，所述体区610和所述过渡层200的掺杂类型相同，但其掺杂浓度及注入能量有所不同，会根据器件要求作出调整；自所述体区610表面向所述体区610延伸的漏极620，所述漏极620与所述体区610的掺杂类型不同，例如所述体区610的掺杂类型为P型，所述漏极620的掺杂类型为N型；位于所述外延层110、所述体区610及部分漏极620表面的栅氧化层720；位于部分所述栅氧化层720表面的栅极层800；位于所述栅极层800的表面和侧壁的层间介电层740；以及位于所述层间介电层740和所述漏极620表面的金属连接线900。所述金属连接线900与所述金属场板500相连。

当所述器件区20包括金属氧化物半导体场效应晶体管时，所述场氧化层340的表面还包括第一层间介电层710，且所述金属场板500位于所述过渡层200和部分所述第一层间介电层710的表面。在一些实施例中，部分所述第一层间介电层710的表面还包括第二层间介电层730。

在一些实施例中，可以根据实际需要在边缘区10形成多个如图7所示的半导体结构，以形成沟道截断环。其中多个半导体结构的分布方式根据实际情况进行设计，在此不作特殊限制。

对图7所示的半导体结构进行仿真电场与击穿电压测试，其中外延层110的厚度为10μm，掺杂浓度为1.2×10¹⁶/cm³，图10为本申请实施例的半导体结构的击穿电压仿真结果。由图10可知，本申请实施例的半导体结构的击穿电压高达1810V，约高于工作电压(1200V)50％。较现有的击穿电压1380V相比，提高了31.16％。

图11为在1200V漏电压下，外延层110中的电场仿真结果，图中的曲线代表电场线。由图11可知，在工作电压为1200V时，器件的外延层110中的电场降低至1.94MV/cm，保护层400角落的电场为1.88MV/cm，这些均远低于外延层的雪崩击穿电场(2.8MV/cm)。电场均衡的分布于绝缘层330的角落及过渡层200，结合高达1810V击穿电压，可以说明本申请实施例的半导体结构拥有良好的反向性能。

图12为在1200V漏电压下，绝缘层中的电场仿真结果。绝缘层的可靠性关系到半导体产品的使用寿命。由图可知，在1200V的工作电压下，绝缘层的电场达到2.48MV/cm，远低于行业通用标准(3MV/cm)，因此本申请实施例的绝缘层具有较高的安全可靠性。

综上所述，在阅读本申请内容之后，本领域技术人员可以明白，前述申请内容可以仅以示例的方式呈现，并且可以不是限制性的。尽管这里没有明确说明，本领域技术人员可以理解本申请意图囊括对实施例的各种合理改变，改进和修改。这些改变，改进和修改都在本申请的示例性实施例的精神和范围内。

应当理解，本实施例使用的术语“和/或”包括相关联的列出项目中的一个或多个的任意或全部组合。应当理解，当一个元件被称作“连接”或“耦接”至另一个元件时，其可以直接地连接或耦接至另一个元件，或者也可以存在中间元件。

类似地，应当理解，当诸如层、区域或衬底之类的元件被称作在另一个元件“上”时，其可以直接在另一个元件上，或者也可以存在中间元件。与之相反，术语“直接地”表示没有中间元件。还应当理解，术语“包含”、“包含着”、“包括”或者“包括着”，在本申请文件中使用时，指明存在所记载的特征、整体、步骤、操作、元件和/或组件，但并不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组。

还应当理解，尽管术语第一、第二、第三等可以在此用于描述各种元件，但是这些元件不应当被这些术语所限制。这些术语仅用于将一个元件与另一个元件区分开。因此，在没有脱离本申请的教导的情况下，在一些实施例中的第一元件在其他实施例中可以被称为第二元件。相同的参考标号或相同的参考标记符在整个说明书中表示相同的元件。

此外，本申请说明书通过参考理想化的示例性截面图和/或平面图和/或立体图来描述示例性实施例。因此，由于例如制造技术和/或容差导致的与图示的形状的不同是可预见的。因此，不应当将示例性实施例解释为限于在此所示出的区域的形状，而是应当包括由例如制造所导致的形状中的偏差。例如，被示出为矩形的蚀刻区域通常会具有圆形的或弯曲的特征。因此，在图中示出的区域实质上是示意性的，其形状不是为了示出器件的区域的实际形状也不是为了限制示例性实施例的范围。

Claims (9)

1.一种半导体结构，位于器件区外侧的边缘区，其特征在于，包括：

半导体衬底及位于所述半导体衬底上的外延层；

绝缘层，自所述外延层的部分表面延伸至所述外延层中；

保护层，位于所述绝缘层与所述外延层之间，且与所述外延层的掺杂类型不同；

过渡层，自所述绝缘层一侧的外延层表面延伸至所述外延层中，且所述过渡层与所述保护层的掺杂类型相同；

场氧化层，位于所述绝缘层以及所述绝缘层另一侧的保护层和外延层的表面；

金属场板，位于所述过渡层和部分所述场氧化层上，且所述金属场板连接所述器件区的器件结构。

2.根据权利要求1所述的半导体结构，其特征在于，所述过渡层的掺杂浓度大于所述保护层的掺杂浓度。

3.根据权利要求1所述的半导体结构，其特征在于，所述保护层的厚度为0.4μm-2μm，掺杂浓度为5×10¹⁶/cm³-5×10¹⁷/cm³。

4.根据权利要求1所述的半导体结构，其特征在于，所述过渡层的深度为0.3μm-1.5μm，掺杂浓度为1×10¹⁸/cm³-1×10²⁰/cm³；所述外延层的厚度为9μm-12μm，掺杂浓度为6×10¹⁵/cm³-1.4×10¹⁶/cm³。

5.根据权利要求1所述的半导体结构，其特征在于，所述绝缘层和所述保护层之间还包括电介质层，所述电介质层与所述绝缘层的材料相同或不同。

6.根据权利要求5所述的半导体结构，其特征在于，所述电介质层或所述绝缘层的材料包括氮化硅、氧化硅、氮氧化硅、氧化铝、氧化铪及氧化镧中的至少一种。

7.根据权利要求1所述的半导体结构，其特征在于，位于所述场氧化层上的所述金属场板具有第一宽度，所述绝缘层的宽度与所述保护层的厚度之和为第二宽度，所述场氧化层具有第三宽度，其中所述第一宽度至少占所述第三宽度的1％，且所述第一宽度小于所述第二宽度。

8.根据权利要求1所述的半导体结构，其特征在于，所述器件区包括二极管、金属氧化物半导体场效应晶体管、结型场效应晶体管、半导体存储器件、半导体光伏器件中的一种或多种。

9.根据权利要求8所述的半导体结构，其特征在于，所述器件区包括金属氧化物半导体场效应晶体管，所述场氧化层的表面还包括层间介电层，且所述金属场板位于所述过渡层和部分所述层间介电层的表面。

Images